CN105680870A - 一种并行lfsr架构的实现方法 - Google Patents

一种并行lfsr架构的实现方法 Download PDF

Info

Publication number
CN105680870A
CN105680870A CN201610080848.9A CN201610080848A CN105680870A CN 105680870 A CN105680870 A CN 105680870A CN 201610080848 A CN201610080848 A CN 201610080848A CN 105680870 A CN105680870 A CN 105680870A
Authority
CN
China
Prior art keywords
matrix
transition matrix
lfsr
framework
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610080848.9A
Other languages
English (en)
Other versions
CN105680870B (zh
Inventor
沙金
胡光辉
陈万雄
张盟盟
李伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Original Assignee
Nanjing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University filed Critical Nanjing University
Priority to CN201610080848.9A priority Critical patent/CN105680870B/zh
Publication of CN105680870A publication Critical patent/CN105680870A/zh
Application granted granted Critical
Publication of CN105680870B publication Critical patent/CN105680870B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa

Abstract

本发明公开一种并行LFSR架构的实现方法，适用于基于LFSR结构的各种硬件电路，如BCH编码器、CRC校验编码器等。本发明基于状态空间变换，提出了一种新的构造转换矩阵的方法，利用该矩阵完成状态空间变换后得到的电路架构比之前的架构面积更小、复杂度更低，同时具有一致的速度。对应于转换矩阵构造的方式，两种搜索最优转换矩阵的算法也被提出，其中第二种算法比之前的搜索算法具有更短的搜索时间，能够快速的找到最优的转换矩阵。

Description

一种并行LFSR架构的实现方法
技术领域
本发明属于硬件系统中的并行LFSR架构设计技术领域，涉及应用LFSR的硬件电路设计，如并行BCH编码器构造和CRC校验编码器构造，更为具体的是，设计应用高速并行LFSR架构处理数据的硬件系统。
背景技术
线性反馈移位寄存器(LinearFeedbackShiftRegister,LFSR)广泛应用于BCH编码器设计和CRC校验编码器设计领域，用于计算两个多项式的余子式。假设相关的生成多项式g(x)＝gn-kxn-k+...+g1x+g0(k为编码前信息长度，n为编码后信息长度)，则对应串行LFSR编码器结构如图1所示。图中的⊕为异或操作，为伽罗华域的相乘操作，rn-k-1(t),...,r1(t),r0(t)为存储校验位信息的寄存器，u(t)为输入的待编码信息。这种编码器虽然结构简单，具有很高的运行速度，但还是受到输入位宽的限制，吞吐率不高，很难应用在高速通信系统中。
为解决现有的串行LFSR架构在吞吐率上的劣势，JeffH.Derby提出了基于状态空间模型的并行LFSR架构，该架构可同时处理pbit(称p为并行度)的数据，只需要个时钟周期即可完成校验位的计算。
应用状态空间模型，普通的串行LFSR结构(图1)可以被描述为以下的公式：
R(t+1)＝A×R(t)+b×u(t)
其中R(t)为t时刻各校验位寄存器的值，u(t)为t时刻输入的待编码信息，A和b的构造如下：
b＝(gn-k-1,...,g1,g0)T
基于该串行公式能推导出pbit数据处理后的结果，即pbit数据并行输入时校验位的计算公式：
R(t+1)＝Ap×R(t)+Bp×Up(t)
其中，Up(t)和Bp的构造如下：
Up(t)＝(u(tp),u(tp+1),...,u(tp+p-1))T
Bp＝(Ap-1b,...,Ab,b)
该公式表示的电路结构如图2所示，由于矩阵Ap和Bp实际上表示的是电路两个部分连接的方式，该类矩阵又被称之为连接矩阵。
状态空间变换法通过引入一个转换矩阵T，将上述的公式转换为：
RT(t+1)＝ApT×RT(t)+BpT×Up(t)
R(t+1)＝T×RT(t+1)
其中：
ApT＝T-1×Ap×T
BpT＝T-1×Bp
通过这种变换，各连接矩阵中非零元素的个数减少，系统的复杂度也因此降低，达到优化的目的。变换后电路的结构如图3所示。
为了使变换后的电路的复杂度最低，状态空间转换法采用如下的方法构造转换矩阵T：先假设一个向量b1，再利用它构造T，结构如下：
T＝(b1,Apb1,A2pb1,...,A(p-1)pb1)
只要此时的T是可逆矩阵，通过状态空间变换便可将矩阵Ap转换为一个友矩阵ApT，即ApT每一行最多只有两个非零元素，则每一条反馈通路最多只包含一个异或门，从而降低了电路的复杂度。在这种方式的基础上，只要遍历所有b1(2p种可能值)，便可以找到最佳的T，使得电路整体的复杂度最低。
但是，状态空间转换法存在以下两个问题。首先，状态空间转换法构造转换矩阵的目的是为了使矩阵Ap转换为一个友矩阵ApT，为了完成这样的变换，可能会额外增加矩阵BpT和T中“1”的个数，最后虽然矩阵ApT有很少的“1”，但需要很长的关键路径计算矩阵BpT和T表示的连接电路。其次，状态空间转换法以向量b1为媒介构造矩阵T，而b1的可能值只有2n-k种，远远小于T的可能值的数量(2(n-k)×(n-k)种)。这些都暗示着可能有更好的构造转换矩阵的方式。
发明内容
发明目的：为了构造高速的并行LFSR架构，寻找潜在的更优的状态空间转换方式，本发明提供了一种新的构造转换矩阵的方法，能够保证转换后的电路结构比现有的并行LFSR架构具有更低的复杂度，更少的面积和一致的速度。
技术方案：一种并行LFSR架构的实现方法，该架构可用于构造并行的BCH码编码器或CRC校验编码器，将现有的用于构造并行LFSR架构的状态空间转换法中转换矩阵的构造方式，修改为构造一个上三角矩阵。
所述的转换矩阵(记作T)的构造方式，先寻找一个首元素为1的n-k维的向量(记作b2＝(1,b1,b2,...,bn-k-2,bn-k-1),其他元素的值为0或1)作为转换矩阵的第一行，之后的每一行通过上一行右移一位得到，记作：
在以上新的构造转换矩阵的方法的基础上，应用状态空间转化法，可以得到新的转换电路。为了找到使转换电路面积最小的转换矩阵，本发明提供两种算法搜索最优的转换矩阵。一种遍历了向量b2的所有可能值，另一种只遍历包含少量非零元素的b2的值，具有更快的搜索速度。
所述的寻找使电路面积最小的最佳转换矩阵的搜索算法，第一种算法通过穷举法列出b2的所有可能的值，再构造出相应的转换矩阵T，计算转换后的电路的连接矩阵中的“1”的总数，将找到的使“1”总数最小的转换矩阵T视作最佳转换矩阵。
所述的寻找使电路面积最小的最佳转换矩阵的搜索算法，第二种算法通过限定向量b2中“1”的个数，仅列举b2的一部分仅包含少量“1”(通常小于b2长度的)的可能值，再构造出相应的转换矩阵T，计算转换后的电路的连接矩阵中的“1”的总数，将找到的使“1”总数最小的转换矩阵T视作最佳转换矩阵。
附图说明
图1为常规的串行LFSR结构；
图2为常规的并行LFSR结构；
图3为经过状态空间变换的并行LFSR结构。
具体实施方式
下面结合具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
并行LFSR架构的实现方法，该架构可用于构造并行的BCH码编码器或CRC校验编码器，将现有的用于构造并行LFSR架构的状态空间转换法中转换矩阵的构造方式，新的转换矩阵的构造方式如下：首先构造一个与矩阵行向量同维度的向量b2＝(1,b1,b2,...,bn-k-1)作为矩阵的第一行，b2的第一个元素一定为“1”，其余元素为“0”或“1”。其他行均通过上一行右移一位得到；由b2得到的新的转化矩阵可以表示为：
通过新的转换矩阵，对常规并行LFSR的数学模型作状态空间变换，即：
RT(t+1)＝ApT×RT(t)+BpT×Up(t)
R(t+1)＝T×RT(t+1)
ApT＝T-1×Ap×T
BpT＝T-1×Bp
得到新的连接矩阵(连接电路结构)。
相应于本发明构造转换矩阵的方式，本发明搜索最优的转换矩阵的算法如下。
第一种算法首先计算出连接矩阵A和Bp，然后构造向量b2的全部可能值，共2n-k-1种，接着按照转换矩阵构造的方式构造出所有可能的转换矩阵T，根据公式计算出所有转换后的连接矩阵ApT和BpT，统计矩阵ApT，BpT和T中“1”的总数，将总数最少的情况对应的转换矩阵作为最优的转换矩阵。
第一种算法需要遍历b2的全部2n-k-1种可能值，在维度较大时需要很长的运行时间。观察到已知的最优转换矩阵均只包含少量的“1”，因此提出了第二种搜索算法。
第二种算法首先计算出连接矩阵A和Bp，然后构造出向量b2所有包含i个“1”的可能值，共种，接着按照转换矩阵构造的方式构造出所有可能的转换矩阵T，根据公式计算出所有转换后的连接矩阵ApT和BpT，统计矩阵ApT，BpT和T中“1”的总数，将总数最少的情况对应的“1”的个数记作Smin(i)，分别计算i从1递增时Smin(i)的值，其出现的局部最小值对应的转换矩阵作为最优的转换矩阵。
根据以上两种搜索算法，可以为常见的几种生成多项式找到相应的最优转换矩阵，下表列出了各生成多项式的对应的最优转换矩阵的第一行元素(b2)。
下表列出了本发明和其他LFSR并行架构在面积和速度上的对比(XOR表示异或门个数，DE表示延迟元件个数，CPD表示关键路径，以异或门为单位，AT＝(1.5×XOR+DE)×CPD，表示面积时间积，用于衡量电路的品质，括号里的数值为单位化后的结果)，可以看到本发明在与其他架构一致的速度下，有更小的面积和更低的复杂度。
[1]J.H.Derby,“High-speedCRCcomputationusingstate-spacetransformations,”inProc.IEEEGLOBECOM,Nov.2001,pp.166–170.
[2]M.AyinalaandK.K.Parhi,“High-speedparallelarchitecturesforlinearfeedbackshiftregisters,”IEEETrans.SignalProcess.,vol.59,no.9,pp.4459–4469,Sep.2011.
[3]JaehwanJung,HoyoungYooandYoungjooLee,“EfficientParallelArchitectureforLinearFeedbackShiftRegisters”,IEEETransactionsonCircuitsAndSystems—Ii:ExpressBriefs,Vol.62,No.11,November2015。

Claims (4)

1.一种并行LFSR架构的实现方法，该架构可用于构造并行的BCH码编码器或CRC校验编码器，其特征在于：将现有的用于构造并行LFSR架构的状态空间转换法中转换矩阵的构造方式，修改为构造一个上三角矩阵。
2.如权利要求1所述的并行LFSR架构的实现方法，其特征在于：所述的转换矩阵(记作T)的构造方式，先寻找一个首元素为1的n-k维的向量(记作b2＝(1,b1,b2,…,bn-k-2,bn-k-1),其他元素的值为0或1)作为转换矩阵的第一行，之后的每一行通过上一行右移一位得到，记作：
3.如权利要求1或2所述的并行LFSR架构的实现方法，其特征在于：构造转换矩阵的方法的基础上，应用状态空间转化法，得到新的转换电路；为了找到使转换电路面积最小的转换矩阵，第一种算法通过穷举法列出b2的所有可能的值，再构造出相应的转换矩阵T，计算转换后的电路的连接矩阵中的“1”的总数，将找到的使“1”总数最小的转换矩阵T视作最佳转换矩阵。
4.如权利要求1或2所述的并行LFSR架构的实现方法，其特征在于：构造转换矩阵的方法的基础上，应用状态空间转化法，得到新的转换电路；为了找到使转换电路面积最小的转换矩阵，第二种算法通过限定向量b2中“1”的个数，仅列举b2的一部分仅包含少量“1”的可能值，再构造出相应的转换矩阵T，计算转换后的电路的连接矩阵中的“1”的总数，将找到的使“1”总数最小的转换矩阵T视作最佳转换矩阵。
CN201610080848.9A 2016-02-05 2016-02-05 一种并行lfsr架构的实现方法 Active CN105680870B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610080848.9A CN105680870B (zh) 2016-02-05 2016-02-05 一种并行lfsr架构的实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610080848.9A CN105680870B (zh) 2016-02-05 2016-02-05 一种并行lfsr架构的实现方法

Publications (2)

Publication Number Publication Date
CN105680870A true CN105680870A (zh) 2016-06-15
CN105680870B CN105680870B (zh) 2018-08-14

Family

ID=56304264

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610080848.9A Active CN105680870B (zh) 2016-02-05 2016-02-05 一种并行lfsr架构的实现方法

Country Status (1)

Country Link
CN (1) CN105680870B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060109888A1 (en) * 1999-12-30 2006-05-25 Infineon Technologies Ag Apparatus and method for calculating and implementing a fibonacci mask for a code generator
CN101795175A (zh) * 2010-02-23 2010-08-04 中兴通讯股份有限公司 数据的校验处理方法及装置
CN103873181A (zh) * 2014-04-04 2014-06-18 中国科学院自动化研究所 一种lte系统中伪随机序列并行生成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060109888A1 (en) * 1999-12-30 2006-05-25 Infineon Technologies Ag Apparatus and method for calculating and implementing a fibonacci mask for a code generator
CN101795175A (zh) * 2010-02-23 2010-08-04 中兴通讯股份有限公司 数据的校验处理方法及装置
CN103873181A (zh) * 2014-04-04 2014-06-18 中国科学院自动化研究所 一种lte系统中伪随机序列并行生成方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MANOHAR AYINALA ET AL.: "High-Speed Parallel Architectures for Linear Feedback Shift Registers", 《IEEE TRANSACTIONS ON SIGNAL PROCESSING》 *

Also Published As

Publication number Publication date
CN105680870B (zh) 2018-08-14

Similar Documents

Publication Publication Date Title
Alamdar-Yazdi et al. A simplified successive-cancellation decoder for polar codes
CN100425017C (zh) 基于预编码的并行卷积ldpc码的编码器及其快速编码方法
CN101904101B (zh) 编码器、解码器、编码方法和解码方法
TW201123745A (en) Low density parity check codec and method of the same
CN101902228B (zh) 快速循环冗余校验编码方法及装置
CN103248372A (zh) 基于循环左移的准循环ldpc串行编码器
La Guardia On classical and quantum MDS-convolutional BCH codes
CN102820892B (zh) 一种用于并行bch编码的电路、编码器及方法
CN110971244A (zh) 基于突发错误检测的前向纠错译码译码器
Xie et al. Quantum synchronizable codes from quadratic residue codes and their supercodes
CN103957016B (zh) 一种低存储容量的Turbo码译码器及其设计方法
Chen et al. Cyclic and convolutional codes with locality
Qian et al. New optimal asymmetric quantum codes
CN105680870A (zh) 一种并行lfsr架构的实现方法
Zou et al. FPGA-based rate-compatible LDPC codes for the next generation of optical transmission systems
US20170288697A1 (en) Ldpc shuffle decoder with initialization circuit comprising ordered set memory
Xu et al. New optimal asymmetric quantum codes constructed from constacyclic codes
CN105515588B (zh) 一种ldpc‑cc高速译码器
CN109245775B (zh) 一种译码器及其实现译码的方法
CN110166060A (zh) 高吞吐流水线型极化码bp译码器及其实现方法
Van Nghia Development of the parallel BCH and LDPC encoders architecture for the second generation digital video broadcasting standards with adjustable encoding parameters on FPGA
Hu et al. Beyond 100Gbps encoder design for staircase codes
US20230037965A1 (en) Layered semi parallel ldpc decoder system having single permutation network
JP2021525976A (ja) 階段符号復号方法及び階段符号復号装置
Yoon et al. High-speed two-parallel concatenated BCH-based super-FEC architecture for optical communications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant