CN105679373B - 一种与非型闪存中坏列的处理方法、装置及与非型闪存 - Google Patents
一种与非型闪存中坏列的处理方法、装置及与非型闪存 Download PDFInfo
- Publication number
- CN105679373B CN105679373B CN201511030051.XA CN201511030051A CN105679373B CN 105679373 B CN105679373 B CN 105679373B CN 201511030051 A CN201511030051 A CN 201511030051A CN 105679373 B CN105679373 B CN 105679373B
- Authority
- CN
- China
- Prior art keywords
- memory block
- bad column
- bad
- column
- redundant columns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
本发明实施例公开一种与非型闪存中坏列的处理方法、装置及与非型闪存,该方法包括:扫描所述与非型闪存的存储区块,并扫描出的所述存储区块中的坏列;通过所述存储区块中的冗余列替换所述坏列并将所述坏列的地址记录在与该冗余列对应的标记锁存器中,记录所述坏列个数;扫描写入数据后的所述存储区块并得出所述存储区块的错误信息个数,根据所述错误信息个数和所述坏列个数得出所述存储区块的错误数据个数。本发明实施例仅需要至少一个标记锁存器记录坏列信息,并且标记锁存器的位置可以自由设计,与现有技术相比,不再需要将标记锁存器设置成横跨整个存储阵列的形状,由此可大大减少标记锁存器占用的面积,也降低与非型闪存排版布局的难度。
Description
技术领域
本发明涉及集成电路存储技术领域,尤其涉及一种与非型闪存中坏列的处理方法、装置及与非型闪存。
背景技术
NAND FLASH是一种与非型闪存,可以在给定的芯片尺寸内提供较高的容量。NANDFLASH以页为基本单元进行存储,以块为基本单元进行擦除,具有很快的写入和擦除速度,是一种比硬盘驱动器更好的存储设备。
如图1所示,在NAND FLASH中,除了用来存储数据的存储器外,一般还包括灵敏放大器(Sense Amplifier,SA)、标记锁存器(Isolation latch,ISOL)和控制电路(图中未给出),一组灵敏放大器(Sense Amplifier,SA)对应一组标记锁存器(Isolation latch,ISOL)。在NAND FLASH中,除了用户可访问到的存储资源外,还配备有冗余列(如图2所示),若SA或是存储器中出现坏列,则动用冗余列资源将坏列替换掉,此时,将该坏列的地址、该坏列对应的替换冗余列的地址记录到该列所对应的标记锁存器中;若超出冗余列的替换范围,则将该坏列不可替换的信息记录到其对应的标记锁存器中;若某列不是坏列,则将其对应的标记锁存器标记为未使用。可见,存储器中某一列所对应的标记锁存器存储的信息包括:该标记锁存器本身是否可用,该标记锁存器是否已经使用,若已经使用,则记录其对应的坏列地址和替换冗余列地址;若未使用,则记录该信息。
但是,现有的NAND FLASH中,即使某列不是坏列,其也有对应的标记锁存器,导致标记锁存器资源被浪费;每一列存储单元都对应一组标记锁存器,使得在NAND FLASH中,标记锁存器占据了很大的面积;标记锁存器横跨整个存储器,在排版布局时需使用较大的面积。
发明内容
有鉴于此,本发明实施例提供一种与非型闪存中坏列的处理方法、装置及与非型闪存,以解决现有技术中标记锁存器数量多,所占面积大,需横跨整个存储器,给电路板的排版布局造成不便等问题。
第一方面,本发明实施例提供了一种与非型闪存中坏列的处理方法,包括:
扫描所述与非型闪存的存储区块,并扫描出所述存储区块中的坏列;
通过所述存储区块中的冗余列替换所述坏列并将所述坏列的地址记录在与该冗余列对应的标记锁存器中,记录所述坏列个数;
扫描写入数据后的所述存储区块并得出所述存储区块的错误信息个数,根据所述错误信息个数和所述坏列个数得出所述存储区块的错误数据个数。
进一步的,通过所述存储区块中的冗余列替换所述坏列,并将所述坏列的地址记录在与该冗余列对应的标记锁存器中,记录所述坏列个数,包括:调用一个冗余列并判断所述冗余列是否是正常列;若所述冗余列为坏列,则返回并调用下一个冗余列;若所述冗余列为正常列,则通过该冗余列替换所述坏列,并将所述坏列的地址记录在与该冗余列对应的标记锁存器中;当所述存储区块中的全部坏列替换完成后,统计所述坏列的个数。
进一步的,扫描写入数据后的所述存储区块并得出所述存储区块的错误信息个数,根据所述错误信息个数和所述坏列个数得出所述存储区块的错误数据个数,包括:上电结束后,向所述存储区块中写入数据;对所述存储区块进行错误数据扫描,以得出所述存储区块中的错误信息个数;计算所述错误信息个数与所述坏列个数的差值,以得到所述错误数据个数。
进一步的,在所述计算所述错误信息个数与所述坏列个数的差值以得到所述错误数据个数之后,还包括:判断所述错误数据个数是否超出预设个数阈值;若未超出,则写入数据操作完成;若超出,则返回重新将数据写入所述存储区块中。
第二方面,本发明实施例提供了一种与非型闪存中坏列的处理装置,包括:
坏列扫描模块,用于扫描所述与非型闪存的存储区块,并扫描出所述存储区块中的坏列;
坏列个数统计模块,用于通过所述存储区块中的冗余列替换所述坏列并将所述坏列的地址记录在与该冗余列对应的标记锁存器中,记录所述坏列个数;
错误数据个数获取模块,用于扫描写入数据后的所述存储区块并得出所述存储区块的错误信息个数,根据所述错误信息个数和所述坏列个数得出所述存储区块的错误数据个数。
进一步的,所述坏列个数统计模块包括:冗余列调用单元,用于调用一个冗余列并判断所述冗余列是否是正常列,若所述冗余列为坏列,则返回并调用下一个冗余列;若所述冗余列为正常列,则通过该冗余列替换所述坏列,并将所述坏列的地址记录在与该冗余列对应的标记锁存器中;坏列个数统计单元,用于当所述存储区块中的全部坏列替换完成后,统计所述坏列的个数。
进一步的,所述错误数据个数获取模块包括:存储数据写入单元,用于上电结束后,向所述存储区块中写入数据;错误信息统计单元,用于对所述存储区块进行错误数据扫描,以得出所述存储区块中的错误信息个数;错误数据个数获取单元,用于计算所述错误信息个数与所述坏列个数的差值,以得到所述错误数据个数。
进一步的,该装置还包括:错误数据判断模块,用于在所述计算所述错误信息个数与所述坏列个数的差值,以得到所述错误数据个数之后,判断所述错误数据个数是否超出预设个数阈值,若未超出,则写入数据操作完成;若超出,则返回重新将数据写入所述存储区块中。
第三方面,本发明实施例还提供了一种与非型闪存,包括:至少一个存储区块,与所述存储区块中的冗余列一一对应设置的标记锁存器,以及本发明实施例任一所述的与非型闪存中坏列的处理装置。
本发明实施例提供的与非型闪存中坏列处理的技术方案,扫描与非型闪存中存储区块的坏列并记录坏列的个数,扫描写入数据后存储区块中的错误信息个数,根据错误信息个数和坏列个数得到该存储区块中的错误数据个数。本发明实施例通过采用上述技术方案,通过标记锁存器记录坏列信息,可以大大减少标记锁存器的个数,从而可以有效地减小标记锁存器所占的面积;与现有技术相比,不再需要将标记锁存器设置成横跨整个存储阵列的形状,标记锁存器的位置布局可以根据电路板的布局自由设置,能够降低与非型闪存电路板排版布局的难度,有利于电路板的合理设计。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显:
图1为现有技术中NAND FLASH的标记锁存器示意图;
图2为现有技术中NAND FLASH的冗余列示意图;
图3为本发明实施例一提供的一种与非型闪存中坏列的处理方法的流程示意图;
图4为本发明实施例二提供的一种与非型闪存中坏列的处理方法的流程示意图;
图5为本发明实施例三提供的一种与非型闪存中坏列的处理装置的结构框图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部内容。
实施例一
本发明实施例一提供一种与非型闪存中坏列的处理方法,该方法可以由与非型闪存中坏列的处理装置执行,其中该装置可由软件和/或硬件实现,一般可集成在与非型闪存中。图3是本发明实施例一的与非型闪存中坏列的处理方法的流程示意图。如图3所示,该方法包括:
S110、扫描所述与非型闪存的存储区块,并扫描出所述存储区块中的坏列。
在本实施例中与非型闪存为NAND FLASH、NOR FLASH或其他类型的与非型闪存。在此优选与非型闪存为NAND FLASH。
在此存储区块中设置有至少一个标记锁存器。对存储区块进行扫描后可确定存储区块中的坏列和正常列,并可获取到坏列的信息,在此坏列信息至少包括坏列的个数、坏列的地址等。对于扫描出的一个坏列,可将该坏列地址存储在一个标记锁存器中以便于后续进行数据存储和写入,优选一个标记锁存器中存储一个坏列地址。对于扫描出的坏列个数,可将该坏列个数存储在一个标记锁存器中,优选一个存储区块中的坏列个数存储在一个标记锁存器中。需要说明的是,还可将坏列个数存储在计数器中,在扫描存储区块坏列的过程中,如果扫描发现存储区块当中的某一列为坏列,可以将计数器计数加1,以此类推,直至存储区块扫描完成。
示例性的,扫描与非型闪存存储区块中的坏列时,可以按照存储阵列地址从小到大、从低到高的顺序进行扫描。
S120、通过所述存储区块中的冗余列替换所述坏列并将所述坏列的地址记录在与该冗余列对应的标记锁存器中,记录所述坏列个数。
在与非型闪存的存储区块中,除了用户可以访问到的存储资源外,一般还配备有冗余列,冗余列被用于替换存储区块中的坏列,在本发明实施例中,标记锁存器与冗余列一一对应设置,即某冗余列所替换的坏列的地址会存储到与该冗余列所对应的标记锁存器中。需要说明的是,若存储区块中采用标记锁存器存储坏列个数,则存储区块中除了与冗余列一一对应的存储地址的标记锁存器,还包括一个存储坏列个数的标记锁存器。
相应的,当坏列被冗余列替换后,坏列中的数据实际存储在冗余列中,那么读取访问列的数据时,先判断该访问列是否为坏列,若该访问列为坏列,则可以将访问列地址与多个标记锁存器中存储的坏列地址进行比较,从而找到地址一致的标记锁存器以及与该标记锁存器对应的冗余列,然后读取该冗余列中存储的数据,即完成对该访问列数据读取的过程。
S130、扫描写入数据后的所述存储区块并得出所述存储区块的错误信息个数,根据所述错误信息个数和所述坏列个数得出所述存储区块的错误数据个数。
如上所述,向与非型闪存的存储区块中写入数据时,若所述写入数据的地址所对应的存储列为坏列,可以通过将该列所需存储的数据存储到存储区块的冗余列中,从而达到用该冗余列替换所述坏列的效果。由于在写入数据时可能出现数据写入错误的情况,因此,在写入数据完成后,应检验存储区块中的错误数据个数是否超过预设错误个数。若错误数据个数超过预设个数,则需重新写入数据以降低存储区块中的错误数据个数,从而保证存储区块中存储的数据能够正常读取。
示例性的,确定存储区块中的错误数据个数的具体过程为:首先对存储区块做扫描,以得到存储区块中存在问题的存储列的个数,即错误信息个数,其中,错误信息既包括存储区块中的坏列,也包括存储区块正常列中数据写入错误的部分。然后将存储区块中的错误信息个数与上电时扫描得到的坏列个数相减即可得到存储区块中的错误数据个数。
本发明实施例一提供的与非型闪存中坏列的处理方法,将标记锁存器与冗余列一一对应设置,上电时扫描并记录与非型闪存存储区块中的坏列个数,数据写入完成后重新扫描存储阵列中的坏信息个数,根据扫描得到的坏信息个数与坏列个数得到存储区块中的错误数据个数。本发明实施例通过采用上述技术方案,不但可以保证存储区块的扫描速度,还可以大大的减少与非型闪存存储区块中的标记锁存器个数,从而有效的减小标记锁存器的面积消耗。此外,与现有技术相比,不再需要将标记锁存器设置成横跨整个存储阵列的形状,标记锁存器的位置布局可以根据电路板的布局自由设置,能够降低与非型闪存电路板排版布局的难度,有利于电路板的合理设计。
实施例二
图4为本发明实施例二提供的一种与非型闪存中坏列的处理方法的流程示意图,本实施例以上述实施例为基础进行优化。
进一步的,通过所述存储区块中的冗余列替换所述坏列,并将所述坏列的地址记录在与该冗余列对应的标记锁存器中,记录所述坏列个数,具体包括:若所述冗余列为坏列,则返回并调用下一个冗余列;若所述冗余列为正常列,则通过该冗余列替换所述坏列,并将所述坏列的地址记录在与该冗余列对应的标记锁存器中;当所述存储区块中的全部坏列替换完成后,统计所述坏列的个数。
进一步的,所述扫描写入数据后的所述存储区块并将扫描出的所述存储区块的错误信息个数,根据所述错误信息个数和所述坏列个数得出所述存储区块的错误数据个数,具体包括:上电结束后,向所述存储区块中写入数据;对所述存储区块进行错误数据扫描,以得出所述存储区块中的错误信息个数;计算所述错误信息个数与所述坏列个数的差值,以得到所述错误数据个数。
进一步的,在所述计算所述错误信息个数与所述坏列个数的差值,以得到所述错误数据个数之后,还包括:判断所述错误数据个数是否超出预设个数阈值;若未超出,则写入数据操作完成;若超出,则返回重新将数据写入所述存储区块中。
相应的,如图4所示,本实施例的方法包括如下步骤:
S210、扫描所述与非型闪存的存储区块,并扫描出所述存储区块中的坏列。
S220、调用一个冗余列并判断所述冗余列是否是正常列,若所述冗余列为坏列,则返回并调用下一个冗余列;若所述冗余列为正常列,则通过该冗余列替换所述坏列,并将所述坏列的地址记录在与该冗余列对应的标记锁存器中。
优选的,存储区块中的标记锁存器可以与存储区块中的冗余列一一对应设置。替换存储区块中某一未被替换的坏列时,首先需调用某一冗余列,然后判断该冗余列是否为正常列;若该冗余列为正常列,则通过该冗余列替换该坏列,并将该坏列的地址写入与该冗余列相对应的标记锁存器中;若该冗余列为坏列,则调用下一个冗余列并判断其是否为正常列,直至该坏列被冗余列替换为止;然后再继续扫描并替换下一坏列,直至所有坏列被冗余列替换。
需要说明的是,若存储区块中的冗余列全部替换坏列后,存储区块中仍存在未被替换的坏列,则可以为存储区块分配另外的冗余列以及与冗余列对应的标记锁存器,并调用新分配的冗余列替换存储区块中未被替换的坏列,直至存储区块中所有坏列被冗余列替换。
S230、当所述存储区块中的全部坏列替换完成后,统计所述坏列的个数。
在此可选设置一个标记锁存器记录该存储区块中的坏列总个数,该标记锁存器不与冗余列对应。还可选设置一个计数器统计并记录存储区块中的坏列总个数。
S240、上电结束后,向所述存储区块中写入数据。
优选的,向与非型闪存的存储区块中写入数据时,可以以页为单位进行数据的写入,在此数据写入存储区块的正常列和替换了坏列的冗余列中。
S250、对所述存储区块进行错误数据扫描,以得出所述存储区块中的错误信息个数。
在此对存储区块进行错误数据扫描是指对存储区块的所有列以及替换了坏列的冗余列进行扫描,得出了错误信息的总个数,该错误信息个数可以记录在用于记录坏列个数的标记锁存器中,或用于记录坏列个数的计数器中。
S260、计算所述错误信息个数与所述坏列个数的差值,以得到所述错误数据个数。
S270、判断所述错误数据个数是否超出预设个数阈值,若未超出,则写入数据操作完成;若超出,则返回重新将数据写入所述存储区块中。
与非型闪存使用时,一般配备有用于检查和纠正与非型闪存存储区块中存在的错误数据的纠错设备,常见的纠错技术有奇偶校验位(Parity)以及错误检查和纠正(ECC,Error Correcting Code)技术。在本实施例中可以选用ECC来检查并纠正与非型闪存存储区块中存在的错误数据。
ECC虽然可以用来检查并纠正与非型闪存中存在的错误数据,但是ECC的纠错能力是有一定的限制的,当与非型闪存中的错误数据个数超过ECC的纠错能力时,ECC则没有办法再对其进行纠错,此时就会出现系统因为与非型闪存中的错误数据而没有办法继续读取的情况。因此,优选的,所述预设个数阈值指的是该与非型闪存配备的ECC的纠错能力。例如,若ECC最多只能纠正5个错误数据,那么与非型闪存存储区块中的错误数据个数应不超过5个,而如果写入数据完成后检测发现其存储区块中的错误数据多于5个,就需要重新进行数据的写入直至其错误数个数小于或等于5个。
本发明实施例二提供的与非型闪存中坏列的处理方法,将标记锁存器与冗余列一一对应设置,使用时,首先对与非型闪存进行坏列扫描并记录其存储区块中存在的坏列个数,然后写入数据,数据写入完成后重新对其进行错误数据扫描以得到存储区块中的错误信息个数,最后将错误信息个数与坏列个数相减得到存储区块中的错误数据个数,并判断错误数据个数是否超过该与非型闪存配备的ECC的纠错能力,若未超过,则数据写入完成;若错误数据个数超过了ECC的纠错能力,则需重新写入数据。本发明实施例通过采用上述技术方案,不但可以保证存储区块的扫描速度,还可以大大的减少与非型闪存存储区块中的标记锁存器个数,从而可以有效的减小标记锁存器的面积消耗。此外,通过采用上述技术方案,标记锁存器所占空间不再是横跨整个存储阵列的面积,标记锁存器的位置布局可以根据电路板的布局自由设置,能够降低与非型闪存电路板排版布局的难度,有利于电路板的合理设计。
实施例三
图5为本发明实施例三提供的一种与非型闪存中坏列的处理装置的结构框图,该装置可由软件和/或硬件时间,一般集成在与非型闪存中,可通过执行上述任意实施例所述的与非型闪存中坏列处理方法来实现与非型闪存中坏列的处理。如图5所示,该装置包括:
坏列扫描模块310,用于扫描所述与非型闪存的存储区块,并扫描出所述存储区块中的坏列;
坏列个数统计模块320,用于通过所述存储区块中的冗余列替换所述坏列并将所述坏列的地址记录在与该冗余列对应的标记锁存器中,记录所述坏列个数;
错误数据个数获取模块330,用于扫描写入数据后的所述存储区块并得出所述存储区块的错误信息个数,根据所述错误信息个数和所述坏列个数得出所述存储区块的错误数据个数。
进一步的,所述坏列扫描模块310包括:冗余列调用单元,用于调用一个冗余列并判断所述冗余列是否是正常列,若所述冗余列为坏列,则返回并调用下一个冗余列;若所述冗余列为正常列,则通过该冗余列替换所述坏列,并将所述坏列的地址记录在与该冗余列对应的标记锁存器中;坏列个数统计单元,用于在当所述存储区块中的全部坏列替换完成后,统计所述坏列的个数。
进一步的,所述错误数据个数获取模块330包括:存储数据写入单元,用于上电结束后,向所述存储区块中写入数据;错误信息统计单元,用于对所述存储区块进行错误数据扫描,以得出所述存储区块中的错误信息个数;错误数据个数获取单元,用于计算所述错误信息个数与所述坏列个数的差值,以得到所述错误数据个数。
进一步的,本发明实施例提供的与非型闪存中坏列的处理装置还包括:错误数据判断模块,用于在所述计算所述错误信息个数与所述坏列个数的差值,以得到所述错误数据个数之后,判断所述错误数据个数是否超出预设个数阈值,若未超出,则写入数据操作完成;若超出,则返回重新将数据写入所述存储区块中。
本发明实施例三提供的与非型闪存中坏列的处理装置可用于执行本发明任意实施例所提供的与非型闪存中坏列的处理方法,具备执行与非型闪存中坏列的处理方法相应的功能模块和有益效果。未在本实施例中详尽描述的技术细节,可参加本发明任意实施例所提供的与非型闪存中坏列的处理方法。
实施例四
本发明实施例四提供一种与非型闪存,该闪存包括:至少一个存储区块,与所述存储区块中的冗余列一一对应设置的标记锁存器,以及本发明任意实施例所述的与非型闪存中坏列处理装置,可通过执行本发明任意实施例所述的与非型闪存中坏列的处理方法来实现与非型闪存中坏列的处理。
本发明实施例中,与非型闪存中的每个冗余列都配备有与其一一对应的标记锁存器,当某冗余列被用于替换坏列时,与其对应的标记锁存器用于存储该冗余列替换的坏列的地址。需要说明的是,该与非型闪存中还包括至少一个用于计数的计数器或用于计数的标记锁存器,以记录坏列个数、错误信息个数、错误数据个数等等。
本发明实施例提出的与非型闪存存储数据的过程可以为:对与非型闪存进行数据扫描得到其坏列地址和个数;调用存储区块中的冗余列替换扫描到的坏列并将坏列地址存储到与其替换冗余列对应的标记锁存器中;向与非型闪存的存储区块中写入数据;数据写入完成后对与非型闪存进行错误信息扫描并记录扫描出的错误信息个数;将错误信息个数与坏列个数相减得到存储区块中的错误数据个数;判断错误数据个数是否超过ECC的纠错能力,若超过,则重新写入数据;否则,数据存储完成。
相应的,本发明实施例提出的与非型闪存读取数据的过程可以为:获取用户的数据访问列地址;将访问列地址与标记锁存器中存储的坏列地址进行比较,若访问列地址与某标记锁存器中存储的坏列地址相等,则判定该访问列为坏列,调用该标记锁存器对应的冗余列进行数据读取,若访问列地址与所有标记锁存器中的地址都不相等,则判定该访问列为正常列,调用与该访问列地址对应的存储列进行数据的读取;接收用户的下一访问列地址,若接收成功,则将接收到的下一访问列地址作为当前访问列地址并重复上述步骤,若接收失败,则数据访问过程完成。
本发明实施例提供的与非型闪存,通过将标记锁存器与与非型闪存中的冗余列一一对应设置,不但可以保证存储区块的数据存储与读取速度,还可以大大的减少与非型闪存存储区块中的标记锁存器个数,从而可以有效的减小标记锁存器的面积消耗。此外,与现有技术相比,不再需要将标记锁存器设置成横跨整个存储阵列的形状,标记锁存器的位置布局可以根据电路板的布局自由设置,能够降低与非型闪存电路板排版布局的难度,有利于电路板的合理设计。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (9)
1.一种与非型闪存中坏列的处理方法,其特征在于,包括:
扫描所述与非型闪存的存储区块,并扫描出所述存储区块中的坏列;
通过所述存储区块中的冗余列替换所述坏列并将所述坏列的地址记录在与该冗余列对应的标记锁存器中,记录所述坏列个数;
扫描写入数据后的所述存储区块并得出所述存储区块的错误信息个数,根据所述错误信息个数和所述坏列个数得出所述存储区块的错误数据个数;
其中,所述标记锁存器与所述冗余列一一对应设置。
2.根据权利要求1所述的方法,其特征在于,通过所述存储区块中的冗余列替换所述坏列,并将所述坏列的地址记录在与该冗余列对应的标记锁存器中,记录所述坏列个数,包括:
调用一个冗余列并判断所述冗余列是否是正常列;
若所述冗余列为坏列,则返回并调用下一个冗余列;
若所述冗余列为正常列,则通过该冗余列替换所述坏列,并将所述坏列的地址记录在与该冗余列对应的标记锁存器中;
当所述存储区块中的全部坏列替换完成后,统计所述坏列的个数。
3.根据权利要求2所述的方法,其特征在于,扫描写入数据后的所述存储区块并得出所述存储区块的错误信息个数,根据所述错误信息个数和所述坏列个数得出所述存储区块的错误数据个数,包括:
上电结束后,向所述存储区块中写入数据;
对所述存储区块进行错误数据扫描,以得出所述存储区块中的错误信息个数;
计算所述错误信息个数与所述坏列个数的差值,以得到所述错误数据个数。
4.根据权利要求3所述的方法,其特征在于,在所述计算所述错误信息个数与所述坏列个数的差值以得到所述错误数据个数之后,还包括:
判断所述错误数据个数是否超出预设个数阈值;
若未超出,则写入数据操作完成;若超出,则返回重新将数据写入所述存储区块中。
5.一种与非型闪存中坏列的处理装置,其特征在于,包括:
坏列扫描模块,用于扫描所述与非型闪存的存储区块,并扫描出所述存储区块中的坏列;
坏列个数统计模块,用于通过所述存储区块中的冗余列替换所述坏列并将所述坏列的地址记录在与该冗余列对应的标记锁存器中,记录所述坏列个数;
错误数据个数获取模块,用于扫描写入数据后的所述存储区块并得出所述存储区块的错误信息个数,根据所述错误信息个数和所述坏列个数得出所述存储区块的错误数据个数;
其中,所述标记锁存器与所述冗余列一一对应设置。
6.根据权利要求5所述的装置,其特征在于,所述坏列个数统计模块包括:
冗余列调用单元,用于调用一个冗余列并判断所述冗余列是否是正常列,若所述冗余列为坏列,则返回并调用下一个冗余列;若所述冗余列为正常列,则通过该冗余列替换所述坏列,并将所述坏列的地址记录在与该冗余列对应的标记锁存器中;
坏列个数统计单元,用于在当所述存储区块中的全部坏列替换完成后,统计所述坏列的个数。
7.根据权利要求6所述的装置,其特征在于,所述错误数据个数获取模块包括:
存储数据写入单元,用于上电结束后,向所述存储区块中写入数据;
错误信息统计单元,用于对所述存储区块进行错误数据扫描,以得出所述存储区块中的错误信息个数;
错误数据个数获取单元,用于计算所述错误信息个数与所述坏列个数的差值,以得到所述错误数据个数。
8.根据权利要求7所述的装置,其特征在于,还包括:
错误数据判断模块,用于在所述计算所述错误信息个数与所述坏列个数的差值,以得到所述错误数据个数之后,判断所述错误数据个数是否超出预设个数阈值,若未超出,则写入数据操作完成;若超出,则返回重新将数据写入所述存储区块中。
9.一种与非型闪存,其特征在于,包括:至少一个存储区块,与所述存储区块中的冗余列一一对应设置的标记锁存器,以及如权利要求5-8任一项所述的坏列处理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201511030051.XA CN105679373B (zh) | 2015-12-31 | 2015-12-31 | 一种与非型闪存中坏列的处理方法、装置及与非型闪存 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201511030051.XA CN105679373B (zh) | 2015-12-31 | 2015-12-31 | 一种与非型闪存中坏列的处理方法、装置及与非型闪存 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105679373A CN105679373A (zh) | 2016-06-15 |
CN105679373B true CN105679373B (zh) | 2019-01-08 |
Family
ID=56189926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201511030051.XA Active CN105679373B (zh) | 2015-12-31 | 2015-12-31 | 一种与非型闪存中坏列的处理方法、装置及与非型闪存 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105679373B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112540720B (zh) * | 2019-09-23 | 2023-11-10 | 深圳宏芯宇电子股份有限公司 | 闪存设备及闪存控制方法 |
CN112083887B (zh) * | 2020-09-10 | 2023-09-15 | 深圳芯邦科技股份有限公司 | 一种数据处理方法及相关设备 |
CN113409878A (zh) * | 2021-06-30 | 2021-09-17 | 芯天下技术股份有限公司 | 闪存错误信息检测方法、替换方法、装置、设备及存储介质 |
CN116612805B (zh) * | 2023-07-19 | 2023-11-10 | 芯天下技术股份有限公司 | flash的冗余替换方法、装置、寄存器和存储芯片 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7224605B1 (en) * | 2006-03-24 | 2007-05-29 | Sandisk Corporation | Non-volatile memory with redundancy data buffered in data latches for defective locations |
US20110267885A1 (en) * | 2010-04-30 | 2011-11-03 | Yosuke Kato | Non-volatile memory and method with even/odd combined block decoding |
CN103092717A (zh) * | 2013-01-18 | 2013-05-08 | 深圳市硅格半导体有限公司 | 闪存的数据处理方法及装置 |
CN103279424A (zh) * | 2013-05-15 | 2013-09-04 | 建荣集成电路科技(珠海)有限公司 | 一种Nand Flash的坏列管理装置和方法 |
CN205541960U (zh) * | 2015-12-31 | 2016-08-31 | 北京兆易创新科技股份有限公司 | 一种与非型闪存中坏列的处理装置及与非型闪存 |
-
2015
- 2015-12-31 CN CN201511030051.XA patent/CN105679373B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7224605B1 (en) * | 2006-03-24 | 2007-05-29 | Sandisk Corporation | Non-volatile memory with redundancy data buffered in data latches for defective locations |
US20110267885A1 (en) * | 2010-04-30 | 2011-11-03 | Yosuke Kato | Non-volatile memory and method with even/odd combined block decoding |
CN103092717A (zh) * | 2013-01-18 | 2013-05-08 | 深圳市硅格半导体有限公司 | 闪存的数据处理方法及装置 |
CN103279424A (zh) * | 2013-05-15 | 2013-09-04 | 建荣集成电路科技(珠海)有限公司 | 一种Nand Flash的坏列管理装置和方法 |
CN205541960U (zh) * | 2015-12-31 | 2016-08-31 | 北京兆易创新科技股份有限公司 | 一种与非型闪存中坏列的处理装置及与非型闪存 |
Also Published As
Publication number | Publication date |
---|---|
CN105679373A (zh) | 2016-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100337218B1 (ko) | 스크루빙 및 스페어링을 향상시킨 컴퓨터 램 메모리 시스템 | |
CN105679373B (zh) | 一种与非型闪存中坏列的处理方法、装置及与非型闪存 | |
CN104584135B (zh) | 采用目标读擦洗算法的闪存 | |
TWI397078B (zh) | 用於快閃記憶體中錯誤掃描之方法、裝置及系統 | |
EP0096781B1 (en) | System for updating error map of fault tolerant memory | |
US11461038B2 (en) | Method, device and terminal for testing memory chip | |
US8055834B2 (en) | Method for preventing read-disturb happened in non-volatile memory and controller thereof | |
US9946469B2 (en) | Solid state storage system with latency management mechanism and method of operation thereof | |
US9361036B2 (en) | Correction of block errors for a system having non-volatile memory | |
CN103473146A (zh) | 存储器控制方法、存储器控制器以及电子装置 | |
US8447919B1 (en) | Measure of health for writing to locations in flash | |
KR20060046485A (ko) | 메모리 카드 및 반도체 장치 | |
CN106486170A (zh) | 固态硬盘的潜在坏块定位方法及装置 | |
US9552287B2 (en) | Data management method, memory controller and embedded memory storage apparatus using the same | |
CN103620562A (zh) | 包括用于将数据从活动存储器管芯拷贝至空闲存储器管芯的存储器模块拷贝引擎的存储器模块 | |
CN107544749A (zh) | 数据储存媒体的损坏数据行的筛选方法 | |
US11048597B2 (en) | Memory die remapping | |
CN205541960U (zh) | 一种与非型闪存中坏列的处理装置及与非型闪存 | |
CN114283868A (zh) | 闪存芯片的可靠性测试方法、装置、电子设备及存储介质 | |
CN104750577B (zh) | 面向片上大容量缓冲存储器的任意多位容错方法及装置 | |
CN104021806B (zh) | 一种数据处理的方法和设备 | |
CN105575439B (zh) | 一种存储单元失效纠错的方法及存储器 | |
US20110004795A1 (en) | Method for enhancing verification efficiency regarding an error handling mechanism of a controller of a flash memory, and associated memory device and controller thereof | |
US8661320B2 (en) | Independent orthogonal error correction and detection | |
CN107368258B (zh) | 数据储存媒体之损坏数据行的筛选方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |
|
CP03 | Change of name, title or address |