CN105636287A - 具有纹波电流消除及降低功耗的驱动电路 - Google Patents

Abstract

一种具有纹波电流消除及降低功耗的驱动电路，与具有电流纹波的外部电路(例如LED电路)相连接，包括输出功率模块、高端电流检测模块、平均值采样模块、偏置电压模块以及运算放大器；其中，输出功率模块与外部电路相连接，且具有输出晶体管器件用以控制外部电路输出；高端电流检测模块则具有与输出功率模块相连接的采样电阻，并用以获取该采样电阻两端的电压，以及输出采样信号；平均值采样模块接收该采样信号，并对该采样信号的平均值取样；偏置电压模块则根据该采样信号的平均值，输出一偏置电压；以及运算放大器，根据该偏置电压以及该采样信号，以调节该输出晶体管器件的阻抗，藉由控制该外部电路输出来消除电流纹波。

Description

具有纹波电流消除及降低功耗的驱动电路

技术领域

本发明涉及一种具有纹波电流消除及降低功耗的驱动电路，尤指一种与具有电流纹波的电路相连接的具有纹波电流消除及降低功耗的驱动电路。

背景技术

一般而言，常见的LED(发光二极管)驱动器中，为兼容高功率因子与成本的控制，通常采用单级PFC(功率因子校正)电路来实现，此种控制方式的输出电流包含有工频电流纹波成分，其频率大约为电网频率的2倍，即100Hz(120Hz)，长期处于这种低频频闪下工作，容易引起人的视觉疲劳，并且会影响LED灯的寿命。

而常见的电流纹波改良方式例如增大使用于驱动器中的输出滤波电容，但将因此增加电路面积以及成本；又或是在功率管源极串联电阻的电流纹波改善电路，此方式则会大幅增加功率的消耗，这类的电流纹波改良方式，都有不可忽视的缺点存在。

发明内容

鉴于常见技术的种种缺失，本发明的主要目的，即在于提供一种能消除电流纹波，同时具有低功率消耗且不需增大输出滤波电容的具有纹波电流消除及降低功耗的驱动电路。

为了达到上述目的及其他目的，本发明遂提供一种具有纹波电流消除及降低功耗的驱动电路，与具有电流纹波的外部电路相连接，包括输出功率模块、高端电流检测模块、平均值采样模块、偏置电压模块以及运算放大器；其中输出功率模块用以与该外部电路相连接，具有用以控制该外部电路输出的输出晶体管器件，高端电流检测模块则具有与该输出功率模块相连接的采样电阻，并用以获取该采样电阻两端的电压，以及输出采样信号；平均值采样模块用以接收该采样信号，并对该采样信号的平均值取样；偏置电压模块则用以根据该采样信号的平均值，输出一偏置电压；以及运算放大器，用以根据该偏置电压以及该采样信号，调节该输出晶体管器件的阻抗。

相较于常见技术，由于本发明与外部电路相连接的输出功率模块未直接串连电阻，故不会大幅增加功率消耗，还利用高端电流检测模块进行采样、平均值采样模块取样其平均值以作为偏置电压模块输出偏置电压的依据，以及运算放大器根据该偏置电压及该采样信号调节该输出晶体管器件的阻抗，控制该外部电路输出以消除电流纹波，充分地解决了现有技术的缺失。

附图说明

图1为本发明的具有纹波电流消除及降低功耗的驱动电路的架构示意图。

图2为本发明第一实施例的具有纹波电流消除及降低功耗的驱动电路的电路架构图。

图3为本发明第二实施例的高端电流检测模块的电路架构图。

图4为本发明第三实施例的高端电流检测模块的电路架构图。

图5为本发明第四实施例的高端电流检测模块的电路架构图。

符号说明：

1具有纹波电流消除及降低功耗的驱动电路

2外部电路

10输出功率模块

11高端电流检测模块

12平均值采样模块

13偏置电压模块

14运算放大器

101输出晶体管器件

102NMOS管

R_CS采样电阻

V_A、V_B、V_VA、V_PK、V_AV节点电压

R1、R2、R3、R4电阻

C1、C2电容

CMP1、CMP2比较器

S1、S2开关

I₁、I₂电流源

R11、R12、R13、R14电阻

OP11差分运算放大器

V_N、V_P节点电压

V_CS采样信号

I_CS电流

R21、R22、R23电阻

MP21、MP22、MP23PMOS管

V_C、V_D节点电压

I₂₁、I₂₂电流源

I₂₃电流

R31、R32、R33电阻

MP31、MP32PMOS管

MN31、MN32、MN33NMOS管

V_E、V_F节点电压

I₃₁、I₃₂电流源

I₃₃电流

具体实施方式

以下藉由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。本发明亦可藉由其他不同的具体实施例加以施行或应用。

请参阅图1，其为本发明的具有纹波电流消除及降低功耗的驱动电路的架构示意图。如图1所示，本发明的具有纹波电流消除及降低功耗的驱动电路1，与具有电流纹波的外部电路2相连接，其特征在于，包括输出功率模块10、高端电流检测模块11、平均值采样模块12、偏置电压模块13以及运算放大器14。

输出功率模块10用以与外部电路2相连接，具有用以控制外部电路2输出的输出晶体管器件(未图示于图1)。

高端电流检测模块11具有与输出功率模块10相连接的采样电阻(未图示于图1)，并用以获取该采样电阻两端的电压，以及输出采样信号；平均值采样模块12，用以接收该采样信号，并对该采样信号的平均值取样。

偏置电压模块13用以根据该采样信号的平均值，输出一偏置电压。

运算放大器14用以根据该偏置电压以及该采样信号，调节该输出晶体管器件的阻抗，以控制外部电路2输出，藉此消除电流纹波。

于一实施例中，外部电路2可为LED电路，LED电路因为兼容高功率因子与成本的控制，通常采用单级PFC电路来实现，此种控制方式的输出电流包含有工频电流纹波成分，其频率大约为电网频率的2倍，本发明的具有纹波电流消除及降低功耗的驱动电路1可应用于消除该电流纹波。

请参阅图2，其为本发明第一实施例的具有纹波电流消除及降低功耗的驱动电路的电路架构图。如图2所示，于一实施例中，输出晶体管器件101可包括一个或多个MOSFET(金属氧化物半导体场效应管)，更进一步而言，输出晶体管器件101可为NMOS管，且输出功率模块10还包括与该输出晶体管器件共源共栅的另一NMOS管102，与采样电阻R_CS的一端相连并用以采样该输出晶体管器件101的漏源电流。

于另一实施例中，更详细地描述电路细节，输出功率模块10包括为该输出晶体管器件的第一NMOS管101以及第二NMOS管102，其中，第一NMOS管101与第二NMOS管102两者的栅极相连接，并连接至该运算放大器14；第一NMOS管101与第二NMOS管102两者的源极相连并接地。第一NMOS管101的漏极与采样电阻R_CS的一端V_A以及外部电路2相连，第二NMOS管102的漏极与该采样电阻R_CS的另一端V_B相连。

由于第一NMOS管101以及第二NMOS管102共源共栅，且第一NMOS管101的漏极通过采样电阻R_CS与第二NMOS管102的漏极相连，因此第二NMOS管102通过一定的比例实时采样第一NMOS管101的漏源电流，还藉由高端电流检测模块11实现采样电阻R_CS两端V_A及V_B电压的精确检测。不同于常见电路采样电阻与第一NMOS管101串连的采样方式，本发明所使用的采样方式可避免大幅增加功率消耗，并且具有采样精度较高的优点。

请参阅图3，其为本发明的具有纹波电流消除及降低功耗的驱动电路第二实施例的高端电流检测模块的电路架构图。如图所示，高端电流检测模块11可包括差分运算放大器OP11、电阻R11、R12、R13、R14及采样电阻R_CS。其中，电阻R11与电阻R12相连并形成节点V_P，电阻R11与采样电阻R_CS相连并形成节点V_A，电阻R13与采样电阻R_CS相连并形成节点V_B，电阻R13与电阻R14相连并形成节点V_N。节点V_P作为运算放大器OP11的正相输入端，节点V_N作为运算放大器OP11的负相输入端，运算放大器OP11的输出端与R14的另一端相连并形成节点V_CS，且节点V_CS上的电压即为采样信号。其中R11＝R12，R13＝R14。

由差分运算放大器特性可知，

$V_N=V_P=\frac{1}{2}\×V_A$

$\frac{V_B-V_N}{R13}+\frac{V_{\mathrm{CS}}-V_N}{R14}=0$

即

V_CS＝V_A-V_B＝I_CS×R_CS

也就是采样信号V_CS为实质等于采样电阻R_CS两端电压V_AV_B的电压信号。

请参阅图4，其为本发明的具有纹波电流消除及降低功耗的驱动电路第三实施例的高端电流检测模块的电路架构图。如图所示，高端电流检测模块11可包括第一PMOS管MP21、第二PMOS管MP22、第三PMOS管MP23，电阻R21、R22、R23及采样电阻R_CS，电流源I₂₁、I₂₂。其中，第一PMOS管MP21的栅极与漏极相连，同时与第二PMOS管MP22的栅极和电流源I₂₁相连。第一PMOS管MP21的源极与第三PMOS管MP23的源极、电阻R21的一端相连并形成节点V_C，电阻R21的另一端与电阻R_CS的一端相连并形成节点V_A，采样电阻R_CS的另一端与电阻R22的一端相连并形成节点V_B，第二PMOS管MP22的源极与电阻R22的另一端相连并形成节点V_D，第二PMOS管MP22的漏极与第三PMOS管MP23的栅极相连，同时与电流源I₂₂相连。第三PMOS管MP23的漏极与电阻R23相连并形成节点V_CS。电流源I₂₁的另一端和电流源I₂₂的另一端、电阻R23的另一端相连并接地。

其中，R21＝R22＝R23；I₂₁＝I₂₂，且I_CS的值远大于I₂₁、I₂₂，V_C、V_D分别为第一PMOS管MP21和第二PMOS管MP22的源极电压，则

V_C＝V_D

V_A-V_B≈R_CS×I_CS

V_C＝V_A-R21×(I₂₁+I₂₃)

V_D＝V_B-R22×I₂₂

综合上式，可得

$I_{23}=\frac{V_A-V_B}{R21}$

即

V_CS＝R23×I₂₃＝V_A-V_B＝I_CS×R_CS

也就是采样信号V_CS为实质等于采样电阻R_CS两端电压V_AV_B的电压信号。

请参阅图5，其为本发明的具有纹波电流消除及降低功耗的驱动电路第四实施例的高端电流检测模块的电路架构图。如图所示，高端电流检测模块11可包括第三NMOS管MN31、第四NMOS管MN32、第五NMOS管MN33、第四PMOS管MP31、第五PMOS管MP32，电阻R31、R32、R33及采样电阻R_CS，电流源I₃₁、I₃₂。其中，第三NMOS管MN31的栅极与漏极相连，并与第四NMOS管MN32的栅极、电流源I₃₂相连，第三NMOS管MN31的源极与电阻R32的一端相连，同时与第五NMOS管MN33的源极相连并形成偏置电流I₃₃。第四NMOS管MN32的源极与电阻R31的一端相连，第四NMOS管MN32的漏极与第五NMOS管MN33的栅极、电流源I₃₁相连。电阻R31的另一端与采样电阻R_CS的一端相连并形成节点V_A，电阻R32的另一端与电阻R_CS的另一端相连并形成节点V_B。第四PMOS管MP31的栅极与漏极相连，并与第五NMOS管MN33的漏极、第四PMOS管MP32的栅极相连。第五PMOS管MP32的漏极与电阻R33的一端相连并形成节点V_CS相连。电流源I₃₁、I₃₂与第四PMOS管MP31的源极、第五PMOS管MP32的源极相连并接至节点V_DD。

其中，R31＝R32＝R33，I₃₁＝I₃₂，且I_CS的值远大于I₃₁、I₃₂，V_E、V_F分别为第三NMOS管MN31和第四NMOS管MN32的源极电压，MP31与MP32比例相同。利用第三实施例的推导方法，同理可以推知

V_E＝V_F

V_A-V_B≈R_CS×I_CS

V_E＝V_B+R32×(I₃₂+I₃₃)

V_F＝V_A+R31×I₃₁

综合上式，可得

$I_{33}=\frac{V_A-V_B}{R32}$

即

V_CS＝R33×I₃₃＝V_A-V_B＝I_CS×R_CS

也就是采样信号V_CS为实质等于采样电阻R_CS两端电压V_AV_B的电压信号。

请参阅图2，如图2所示，于一实施例中，平均值采样模块12可包括第一比较器CMP1、第二比较器CMP2、第一电流源I1、第二电流源I2，电容C1、C2，电阻R1、R2、R3、R4，以及开关S1、S2，其中，高端电流检测模块11输出端与第一比较器CMP1的正相端相连，第一电流源I₁、第一开关S1、第一电阻R1和第一电容C1相连并形成闭环反馈，第一开关S1、第一电阻R1、第一电容C1与第一比较器CMP1的负相端相连并形成采样波峰信号V_PK。

同样，高端电流检测模块11输出端与第二比较器CMP2的负相端相连，第二电流源I₂、第二开关S2、第二电阻R2和第二电容C2相连并形成闭环反馈，第二开关S2、第二电阻R2、第二电容C2与第二比较器CMP2的正相端相连并形成采样波谷信号V_VA。

采样峰值信号V_PK通过第三电阻R3、第四电阻R4，和采样波谷信号V_VA相连，得到采样纹波电流的平均值V_AV。

平均值采样模块12的工作原理如下：采样信号V_CS与采样波峰信号V_PK相比较后，得到具有一定脉宽的脉冲波形。初始阶段，假设采样波峰信号V_PK较小，则电流源给电容C1充电，采样波峰信号V_PK增大。随着采样波峰信号V_PK逐步增大，脉冲波形占空比越来越小，采样波峰信号V_PK逐步接近采样信号V_CS的波峰，经过一段延迟时间，采样波峰信号V_PK无限接近输出电流检测信号V_CS的波峰。同理，输出电流检测信号V_CS与采样波谷信号V_VA相比较后，得到具有一定脉宽的脉冲波形。初始阶段，假设采样波谷信号V_VA较大，则电流源给电容C2充电，采样波谷信号V_VA减小。随着采样波谷信号V_VA逐步减小，采样波谷信号V_VA逐步接近输出电流检测信号V_CS的波谷。经过一段延迟时间，采样波谷信号V_VA无限接近输出电流检测信号V_CS的波谷。

于一实施例中，偏置电压模块13用以接收采样信号V_CS的平均值V_AV，并依据V_AV输出一偏置电压。于一较佳的实施例中，偏置电压模块13同时根据温度及采样信号V_CS的平均值V_AV，输出该偏置电压。

于一实施例中，如图2所示，运算放大器14输入端与偏置电压模块13及高端电流检测模块11相连接，以该偏置电压及采样信号V_CS作为输入，且输出端连接至输出功率模块10中的输出晶体管器件101，以控制外部电路2输出，藉此消除电流纹波。

综上所述，由于本发明的具有纹波电流消除及降低功耗的驱动电路与外部电路相连接的输出功率模块未直接串连电阻，故不会大幅增加功率消耗，还利用高端电流检测模块进行采样、平均值采样模块取样其平均值以作为偏置电压模块输出偏置电压的依据，以及运算放大器根据该偏置电压及该采样信号调节该输出晶体管器件的阻抗，藉由控制该外部电路输出以消除电流纹波，充分地解决了现有技术的缺失。

藉由以上较佳具体实施例的描述，本领域具有通常知识者当可更加清楚本发明的特征与精神，惟上述实施例仅为说明本发明的原理及其功效，而非用以限制本发明。因此，任何对上述实施例进行的修改及变化仍不脱离本发明的精神，且本发明的权利范围应如后述的权利要求所列。

Claims (9)

1.一种具有纹波电流消除及降低功耗的驱动电路，与具有电流纹波的外部电路相连接，其特征在于，包括：

输出功率模块，用以与该外部电路相连接，具有用以控制该外部电路输出的输出晶体管器件；

高端电流检测模块，具有与该输出功率模块相连接的采样电阻，并用以获取该采样电阻两端的电压，以及输出采样信号；

平均值采样模块，用以接收该采样信号，并对该采样信号的平均值取样；

偏置电压模块，用以根据该采样信号的平均值，输出一偏置电压；以及

运算放大器，用以根据该偏置电压以及该采样信号，调节该输出晶体管器件的阻抗。

2.根据权利要求1所述的具有纹波电流消除及降低功耗的驱动电路，其特征在于，该外部电路为LED电路。

3.根据权利要求1所述的具有纹波电流消除及降低功耗的驱动电路，其特征在于，该输出晶体管器件包括一个或多个MOSFET。

4.根据权利要求1所述的具有纹波电流消除及降低功耗的驱动电路，其特征在于，该输出晶体管器件为NMOS管，且该输出功率模块还包括与该输出晶体管器件共源共栅的另一NMOS管，用以与该采样电阻的一端相连并用以采样该输出晶体管器件的漏源电流。

5.根据权利要求4所述的具有纹波电流消除及降低功耗的驱动电路，其特征在于，该输出功率模块还包括为该输出晶体管器件的第一NMOS管以及第二NMOS管，其中，该第一NMOS管与该第二NMOS管两者的栅极相连接，并连接至该运算放大器；该第一NMOS管与该第二NMOS管两者的源极相连并接地；该第一NMOS管的漏极与该采样电阻的一端以及该外部电路相连，该第二NMOS管的漏极与该采样电阻的另一端相连。

6.根据权利要求1所述的具有纹波电流消除及降低功耗的驱动电路，其特征在于，该采样信号为实质等于该采样电阻两端电压的电压信号。

7.根据权利要求1所述的具有纹波电流消除及降低功耗的驱动电路，其特征在于，该平均值采样模块以逐步接近的方式自该采样信号获取出一波峰信号以及一波谷信号，并以该波峰及波谷信号的平均值作为该采样信号平均值的取样。

8.根据权利要求1所述的具有纹波电流消除及降低功耗的驱动电路，其特征在于，该偏置电压模块还用以根据温度，输出该偏置电压。

9.根据权利要求1所述的具有纹波电流消除及降低功耗的驱动电路，其特征在于，该运算放大器以该偏置电压及该采样信号作为输入，且输出端连接至该输出晶体管器件。