CN105634695A - 中继装置 - Google Patents

中继装置 Download PDF

Info

Publication number
CN105634695A
CN105634695A CN201510794998.1A CN201510794998A CN105634695A CN 105634695 A CN105634695 A CN 105634695A CN 201510794998 A CN201510794998 A CN 201510794998A CN 105634695 A CN105634695 A CN 105634695A
Authority
CN
China
Prior art keywords
card
path
switch fabric
communication
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510794998.1A
Other languages
English (en)
Inventor
五十岚宗幸
坪田繁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Publication of CN105634695A publication Critical patent/CN105634695A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H04L49/555—Error detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/58—Association of routers
    • H04L45/586—Association of routers of virtual routers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/60—Router architectures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/40—Constructional details, e.g. power supply, mechanical construction or backplane
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
    • H04Q3/54558—Redundancy, stand-by
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1302—Relay switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1304—Coordinate switches, crossbar, 4/2 with relays, coupling field
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13106—Microprocessor, CPU
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13166—Fault prevention
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13167—Redundant apparatus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13213—Counting, timing circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1329—Asynchronous transfer mode, ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13305—Transistors, semiconductors in general
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1332—Logic circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1334—Configuration within the switch

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明提供一种中继装置，提供如下技术：在管理卡与交换矩阵卡之间发生故障的情况下，能够将交换矩阵卡设为异常状态来进行控制，能够实现较高的可用性。中继装置具有：线卡、交换矩阵卡、以及管理卡。管理卡与交换矩阵卡通过第一通信网连接，交换矩阵卡与线卡通过第二通信网连接。交换矩阵卡具有错误控制部。错误控制部在第一通信网的故障或者交换矩阵卡内部的故障被检测为异常时，根据输出的错误信号，将交换矩阵卡设为异常状态来进行控制，使使用了第二通信网的数据转发的交换停止。

Description

中继装置
技术领域
本发明涉及通信网中的中继装置的技术。并且本发明涉及箱式的中继装置的内部管理功能。
背景技术
在通信网中，存在根据以太网(Ethernet，注册商标)等通信标准来进行高速数据转发的中继装置。中继装置也称为交换机等。特别是箱式的中继装置在箱内通过装卸来连接与功能对应的多个卡。卡存在作为外部接口而进行与以太网等通信标准对应的数据转发的线卡、进行线卡的端口间的数据转发的交换的交换矩阵卡(switchfabriccard)等。所述的卡分别能够成为由多个卡多重化而得的冗余结构。
作为上述中继装置涉及的现有技术，列举有日本特开2003-234757号公报(专利文献1)。专利文献1记载有如下内容：通过来自一个控制器的控制以数据不损失的方式进行双重化了的现用和预备的交换矩阵的切换。
现有技术文献
专利文献1：日本特开2003-234757号公报
上述中继装置搭载管理卡作为控制器。管理卡与多个交换矩阵卡连接，进行基于多个交换矩阵卡的交换相关的控制、以及与运转维护管理相关的控制。交换矩阵卡具有基于CPU的预定的控制空能的类型和不具有预定的控制功能的类型。不具有CPU的类型的交换矩阵卡通过管理卡而被控制。
专利文献1那样的现有技术例的中继装置，在一个控制器到管理卡与交换矩阵卡之间产生了断线等故障时，成为不能从管理卡的CPU控制该交换矩阵卡的的状态。线卡与该交换矩阵卡之间在连接正常时，继续数据转发。
在通过中继装置的系统观察时，该交换矩阵卡以及管理卡的状态是异常状态。作为中继装置的内部管理功能，特别是管理卡进行的控制功能，不希望该异常状态。但是，由于无法进行管理卡与交换矩阵卡之间的控制通信，因此管理卡无法控制该异常状态。
作为中继装置的内部管理功能，为了实现较高的可用性，想将上述交换矩阵卡设为异常状态来进行控制，并停止该交换矩阵卡与线卡间的数据转发以及交换。但是，由于是无法进行上述控制的通信的状态，因此无法停止。
发明内容
本发明的目的在于提供如下技术：关于上述中继装置，在管理卡与交换矩阵卡之间发生故障等情况下，也能够将该交换矩阵卡设为异常状态来进行控制，能够实现较高的可用性。
本发明中代表性的实施方式是中继装置，其特征在于具有以下所示的结构。
实施方式一的中继装置具有：多个线卡，其进行与外部的数据转发；多个交换矩阵卡，其进行所述数据转发的交换；以及管理卡，其包含对所述多个交换矩阵卡进行控制的处理器，所述管理卡与所述多个交换矩阵卡通过第一通信网连接，所述多个交换矩阵卡与所述多个线卡通过第二通信网连接，所述交换矩阵卡具有错误检测部以及错误控制部，所述错误检测部将所述第一通信网的故障或者该交换矩阵卡内部的故障检测为错误而输出错误信号，所述错误控制部根据所述错误信号将该交换矩阵卡设为异常状态来进行控制，使使用了所述第二通信网的通路的所述数据转发的交换停止。
发明效果
根据本发明中代表性的实施方式，基于上述中继装置，在管理卡与交换矩阵卡之间发生故障的情况下也能够将该交换矩阵卡设为异常状态来进行控制，能够实现较高的可用性。
附图说明
图1是表示包含本发明的实施方式一的中继装置的通信系统的结构例的图。
图2是表示实施方式一的中继装置的卡的装卸结构的图。
图3是表示实施方式一的中继装置的多个卡的连接例的图。
图4是表示实施方式一的中继装置的功能块结构的图。
图5是表示实施方式一的中继装置的交换矩阵卡的功能块结构的图。
图6是表示来自实施方式一的中继装置交换矩阵卡的控制帧通信、以及路径的切换的示例的图。
图7是表示来自实施方式一的中继装置的线卡的控制帧通信、以及路径的切换的示例的图。
图8是表示实施方式一的中继装置的结构、以及管理卡与交换矩阵卡之间发生故障时的课题的图。
图9是表示实施方式一的中继装置的结构中的第一通信网的故障时的交换矩阵卡的控制的图。
图10是表示实施方式一的中继装置的PCIeSW的结构例的图。
图11是表示实施方式一的中继装置的SWLSI的结构例的图。
图12是表示实施方式一的中继装置的SoC的结构例的图。
图13是表示其他实施方式的中继装置的交换矩阵卡的结构的图。
符号说明
1、1b、1c…中继装置
2…其他中继装置
3…网络
4…终端
10…管理卡
11…CPU
12…RC
20…交换矩阵卡
21…PCIeSW
22…SWLSI
23…SoC
24…错误信号线
25…停止信号线
26…通路
30…线卡
31…CPU
32…TMLSI
40…第一通信网
41…通路
50…第二通信网
51…通路
60…外部接口
61…通路
211…端口
212…错误检测部
221…端口
222…控制通信部
231…错误信号输入部
232…登记记录部
233…停止信号输出部
401…错误信号
402…停止信号
411、412…控制帧
具体实施方式
以下，根据附图对本发明的实施方式进行详细说明。另外，在用于说明实施方式的所有图中以对相同部分标注相同符号为原则而省略其重复的说明。
本实施方式的中继装置如图4、5等所示，构成为从多个管理卡10经由基于PCIexpress(注册商标)的第一通信网40来控制多个交换矩阵卡20，在该结构中，在交换矩阵卡20内，设置与错误控制功能对应的SoC23等。在管理卡10与交换矩阵卡20之间的第一通信网40中发生故障、PCIeSW21内部发生异常时，交换矩阵卡20内的PCIeSW21输出错误信号401。SoC23在输入了错误信号401时，记录登记信息，输出停止信号402。SWLSI22在输入了停止信号402时，将该交换矩阵卡20识别为异常状态，停止与多个线卡30之间的控制帧通信。由此，停止该交换矩阵卡20与多个线卡30间的数据转发。
[通信系统]
图1表示包含实施方式一的中继装置1的通信系统的结构例。在图1的通信系统中，中继装置1与作为广域通信网的网络3、其他的中继装置2连接。其他的中继装置2可以是与本实施方式的中继装置1相同种类的装置，也可以是其他种类的装置。其他的中继装置2与另外其他的中继装置2、用户的终端4连接。图1的中继装置1与两个其他的中继装置2是环形的连接。
中继装置1与进行基于OSI的层2的中继处理的L2交换机等相对应。中继装置1具有：多个管理卡10、多个交换矩阵卡20、以及多个线卡30。管理卡10、交换矩阵卡20、以及线卡30各卡是基于多重化的冗余结构。
多个管理卡10与多个交换矩阵卡20通过基于PCIexpress的第一通信网40连接。另外，将PCIexpress简称为PCIe。管理卡10经由第一通信网40的通路来收发控制用的数据包，由此，控制多个交换矩阵卡20，从而对状态进行管理。并且，管理卡10提供用于进行中继装置1的运转维护管理的用户接口，包含各卡的设定和确认，能够实现中继装置1整体的管理。在本实施方式中，构成将冗余结构的两个管理卡10设为PCIe的网络中主机(host)的所谓多主机系统。
多个交换矩阵卡20与及多个线卡30通过以太网涉及的第二通信网50连接。交换矩阵卡20使用第二通信网50的通路来进行与多个线卡30之间的数据转发飞交换。交换矩阵卡20例如从第一线卡30接收数据帧，向与该数据帧的发送目的地对应的第二线卡30转发该数据帧。
线卡30通过与每个该线卡30对应的外部接口60而与外部设备连接。线卡30在外部接口60以及多个交换矩阵卡20之间进行数据转发。线卡30保持对发送源的MAC地址与接收端口的对应关系的信息进行存储的表格。线卡30例如接收来自外部设备的数据帧，向交换矩阵卡20转发。并且，线卡30接收从交换矩阵卡20转发的数据帧，向外部设备发送。
外部接口60例如是与以太网等通信标准对应的接口。网络3例如是与以太网对应的核心交换网等广域通信网。在图1的示例中，作为第一线卡30的LC1与网络3连接，作为第二线卡30的LC2与作为其他中继装置2的X连接，作为第三线卡30的LC3与作为其他中继装置2的Y连接。
另外，作为个别线卡的识别信息，通过MC1、MC2来表示各管理卡10。同样地，通过FC1、FC2来表示各交换矩阵卡20。通过LC1、LC2、LC3来表示各线卡30。
[箱式的中继装置]
图2表示实施方式一的箱式的中继装置1中的卡的装卸涉及的连接结构。中继装置1在框体内具有配线基板201。配线基板201具有多个插槽202。根据用户进行的装卸操作，作为多个各卡的管理卡10、交换矩阵卡20、以及线卡30针对多个各插槽202物理以及电气连接。各卡具有连接电缆的端口203。
[多个卡的结构例]
图3表示实施方式一的箱式的中继装置1中的多个卡的连接的结构例。图3的中继装置1与两个管理卡10、三个交换矩阵卡20、以及十个线卡30连接。各管理卡10与各交换矩阵卡20之间通过第一通信网40的通路41而连接。各交换矩阵卡20与各线卡30之间通过第二通信网50的通路51而连接。
在各卡的冗余的结构中，各卡也可以设定现用与预备的状态。例如，两个管理卡10中的至少一个管理卡10例如MC1设为现用的状态进行动作，对三个交换矩阵卡20的状态进行控制以及管理。另一个MC2设为预备的状态进行动作。在MC1故障时，MC2切换为现用的状态。另外，在该情况下，两个管理卡10间通过预定的通信网例如以太网而连接，彼此进行基于状态的监视的故障的检测。
并且，三个交换矩阵卡20中的至少一个交换矩阵卡20设为现用的状态进行动作。例如FC1以及FC2设为现用的状态，FC3设为预备的状态进行动作。预备的FC3根据来自管理卡10的控制，根据需要切换为现用的状态。
并且，十个线卡30分别设为现用的状态进行动作。例如，作为五个线卡30的LC1～LC5在与作为交换矩阵卡20的FC1之间进行数据转发，作为另外五个线卡30的LC6～LC10在与作为交换矩阵卡20的FC2之间进行数据转发。各卡的个数以及现用与备用的状态的控制能够不限于上述示例。
[中继装置的功能块结构]
图4表示实施方式一的中继装置1的功能块结构。图4的中继装置1是连接了两个管理卡10、两个交换矩阵卡、以及三个线卡30而得的结构例。在以下的说明中使用该结构例。
管理卡10具有CPU11、以及RC12。CPU11与RC12连接。CPU11是处理器，进行管理卡10自身的控制处理、进行通过了基于PCIe的第一通信网40的、针对多个交换矩阵卡20的控制处理。
RC12与基于PCIe的第一通信网40中的基于PCIe总线的通路41连接。RC12是PCIe的网络的结构要素即根组件(RootComplex)，是位于树式的网络线路的通信部。通路41包含PCIe总线上的控制面，收发控制用的数据包。RC12进行如下处理：通过通路41来发送存储了来自CPU11的控制信息的数据包、以及通过通路41来接收来自交换矩阵卡20的PCIeSW21的数据包。
交换矩阵卡20具有：PCIeSW21、SWLSI22、以及SoC23。PCIeSW21与SWLSI22之间通过与PCIe对应的控制用的通路26连接。第一通信网40是连接RC12与PCIeSW21与SWLSI22的PCIe的网络，包含通路26。通路26包含PCIe总线上的控制面，收发控制用的数据包。
PCIeSW21是PCIe的网络的结构要素即PCIexpressSwitch，是具有如下功能的连接部：在RC22与端点(EndPoint)即SWLSI22之间中继PCIe的数据包。PCIeSW21作为多个端口而包含后述的PT1、PT2。
SWLSI22是基于SwitchLSI的交换部，进行该交换矩阵卡20与多个线卡30之间的数据转发的交换。SWLSI22作为PCIe的网络的结构要素，是端点，是树型网络的终端部。SWLSI22作为多个端口而包含后述的SP1～SP3。
PCIeSW21与SoC23之间通过作为硬件线的错误信号线24连接。SoC23与SWLSI22之间通过作为硬件线的停止信号线25连接。
SoC23是在一个半导体芯片上集成了特定的功能的电路即片上系统(System-on-a-Chip)，是实际安装了特有的错误控制功能的错误控制部。错误控制功能是如下功能：将基于PCIe的第一通信网40中的故障、交换矩阵卡20内部的异常等检测为错误，中继装置1的内部管理功能上，将该交换矩阵卡20设为异常状态来进行控制。并且，SoC23包含如下功能：对包含错误的产生的履历的登记信息进行记录。
线卡30具有：CPU31、以及TMLSI32。CPU31是进行线卡30自身的控制处理的处理器。TMLSI32是基于LSI的转发部，进行针对外部接口60、以及与多个交换矩阵卡20的第二通信网50的通路51的数据转发的处理。
TMLSI32包含多个端口。多个端口包含：作为与第二通信网50侧的通路51连接的端口的F1、F2、以及作为与外部接口60侧的通路61连接的端口的P1～Pn。
第二通信网50的通路51是构成于以太网的总线上的帧通路。一个通路51包含多条通道。例如，一个通路51由十二条通道构成。一条通道具有12Gbps的频带。即，一个通路51具有能够充分地进行100Gbps的数据转发的频带。各通路51以及各通道收发数据帧以及控制帧作为以太网的帧。控制帧是基于控制信息的帧。
外部接口60的通路61例如是基于以太网的通路。在一个线卡30从外部接口60接收到的数据量例如是最大100Gbps时，一个通路61具有能够进行100Gbps的数据转发的频带。
中继装置1内的第二通信网50中的交换矩阵卡20与线卡30之间的数据转发通过冗余结构以及频带设计来确保较高的转发性能以及可靠性。作为频带设计确保如下频带：能够通过现用状态的一个交换矩阵卡20来充分地维持100Gbps的转发。
[交换矩阵卡的功能块的结构]
图5表示中继装置1的交换矩阵卡20的功能块结构。PCIeSW21作为多个端口211而包含PT1、PT2、PT3。PT1与作为管理卡10的MC1的通路41连接。PT2与MC2的通路41连接。PT3与SWLSI22的通路26连接。连接这些各端口间，转发控制用的数据包。
PCIeSW21包含作为错误控制功能的结构要素的错误检测部212。错误检测部212将基于PCIe的第一通信网40中断线等故障、以及PCIeSW21内部的电路中的故障等异常检测为错误，该PCIe包含与SWLSI22的通路26。错误检测部212在检测出错误时，向错误信号线24输出错误信号401。错误信号401是本实施方式特有的控制信号，是表示上述PCIe的第一通信网40以及PCIeSW21中产生致命错误的信号。
具体来说，错误检测部212通过与该通路连接的PCIe的端口211中的链路中断的检测的结构、端口211的数据的CRC等的结构，将第一通信网40的通路41以及SWLSI22的通路26中的PCIe总线的断线、不良等检测为故障。CRC是巡回冗余检查。并且，错误检测部212通过PCIeSW21内部的缓冲存储器等数据的ECC等结构将PCIeSW21内部电路的故障等异常检测为故障。ECC是使用了错误订正符号的错误检测。
SWLSI22作为多个端口221包含SP0、SP1、SP2、SP3。SP0与PCIeSW21的通路26连接。SP0～SP3分别与对应的线卡30的通路51连接。
SWLSI22具有控制通信部222。控制通信部222通常时作为后述的图6所示的控制帧通信，使用与多个线卡30的多个端口221以及对应的通路51来定常地进行发送控制帧411的处理。并且，控制通信部222作为后述的图7所示的控制帧通信，使用多个端口221以及对应的通路51来接收分别来自多个线卡30的控制帧412。
SoC23具有：错误信号输入部231、登记记录部232、以及停止信号输出部233。错误信号输入部231与错误信号线23、登记记录部232、以及停止信号输出部23连接。错误信号输入部231在输入以及接收到来自PCIeSW21的错误检测部212的错误信号401时，针对登记记录部232以及停止信号输出部233输出该错误信号401。
登记记录部232例如包含非易失性存储器和寄存器，记录并保持包含该错误信号401的登记信息。包含保持于登记记录部232的错误信号401的登记信息能够经由外部输入输出接口进行参照。例如进行中继装置1的运转维护管理的用户在中继装置1的不良时，即在交换矩阵卡20的异常等时，经由管理卡10提供的用户接口来参照包含上述错误信号401在内的登记信息。用户通过观察登记信息的内容能够确认该交换矩阵卡20的异常等状况，能够进行交换矩阵卡20的更换等的维护对应。
停止信号输出部233在输入了来自错误信号输入部231的错误信号401时，向停止信号线25输入停止信号402。停止信号402是本实施方式的特有的控制信号，是如下信号：针对SWLS122将交换矩阵卡20识别为异常状态，指示控制帧通信的停止。
SWLS122将来自停止信号线25的停止信号402输入到控制通信部222。控制通信部222在输入以及接收到停止信号402时，停止控制帧通信。即，控制通信部222停止针对多个线卡30的来自端口221的控制帧441的发送。
[FC-LC间的正常性确认的方式(1)]
图6、图7作为本实施方式的中继装置1中的交换矩阵卡20与线卡30间的连接正常性的确认的方式而表示控制帧通信。该控制帧通信是确认交换矩阵卡20与线卡30之间的连接的正常性的方式之一。该控制帧通信在交换矩阵卡20与线卡30之间，双方向彼此定常地收发控制帧。本实施方式的中继装置1具有进行双方向的控制帧通信的功能。另外，该控制帧通信以硬件电路的水平，即SWLSI22和TMLSI32的水平来自动执行。
图6表示从交换矩阵卡20向线卡30的方向的控制帧通信。交换矩阵卡20的SWLSI22通过控制通信部222从端口221向通路51上不混于数据帧的发送帧地，以一定时间间隔继续发送控制帧411。作为对方的线卡30以一定时间间隔从与通路51连接的端口接收控制帧411。
线卡30通过来自作为对方的交换矩阵卡20的控制帧411是否到达自身，来对包含该交换矩阵卡20以及通路51中的连接的正常性的状态进行判断以及确认。线卡30在一定时间间隔接收到控制帧411时，判断为对方的交换矩阵卡20以及通路51中的连接的正常的状态。线卡30在即使经过一定时间也无法接收到控制帧411时，判断为对方的交换矩阵卡20以及通路51中的连接的异常状态。
基于控制帧通信的连接的正常性的确认的结果，判定为正常的通路51以及其通道用于数据转发，判断为异常的通路51以及其通道不用于数据转发。线卡30将判断为与异常的交换矩阵卡20的与通路51连接的端口设为不能用于以后的数据转发。换言之，该端口被暂时性地从转发目的地的候补中除去。并且，线卡30在判断为暂时异常的交换矩阵卡20的通路51被判断为恢复正常时，再次将与该通路51连接的端口设为用于数据转发。换言之，该端口被追加为转发目的地的候补。
在图6中，作为多个通路51例如表示p1～p6。p1～p3是作为交换机线卡20的FC1、与作为各线卡30的LC1～LC3之间的通路51。p4～p6同样地是FC2与LC1～LC3之间的通路51。
通常时，在SWLSI22与TMLSI32之间，在正常状态下的各通路51的各通道中，收发数据帧以及控制帧。例如，FC1的SWLSI22的控制通信部222以一定时间间隔从各端口221向p1～p3的各通路51的各通道发送f1～f3所示的控制帧411。
另一方面，作为各线卡30的LC1～LC3的TMLSI32从与上述通路51连接的端口接收控制帧411。例如，LC1的TMLSI32在不能接收来自p1的通路51的f1的控制帧411时，判断为FC1以及p1的通路51异常。另外，上述连接的正常性的判断、以及是否用于转发的控制通过通路单位以及通道单位能够同样地进行。并且，作为控制例，在某一个通道异常时，通过包含该通道在内的一个通路51的单位而设为异常，通过该通路51的单位来停止转发。
[FC-LC间的正常性确认的方式(2)]
图7表示从线卡30向交换矩阵卡20的方向的控制帧通信。线卡30的TMLSI32从端口向通路51上，不混于数据帧的发送间地以一定时间间隔继续发送控制帧412。作为对方的交换矩阵卡20从与通路51连接的端口221以一定时间间隔接收控制帧412。
交换矩阵卡20的SWLSI22的控制通信部222通过来自作为对方的线卡30的控制帧412是否到达自身，对包含该线卡30以及通路51中的连接的正常性的状态进行判断以及确认。交换矩阵卡20在以一定时间间隔接收到控制帧412时，判断为对方的线卡30以及通路51中的连接的正常的状态。交换矩阵卡20即使在经过一定时间无法接收到控制帧412时，判断为对方的线卡30以及通路51中的连接的异常状态。
基于控制帧通信的连接正常性的确认结果是，判定为正常的通路51以及其通道用于数据转发，判断为异常的通路51以及其通道不用于数据转发。交换矩阵卡20将与判断为异常的线卡30的通路51连接的端口221设为不能用于以后的数据转发。并且，交换矩阵卡20在判断为暂时异常的线卡30的通路51被判断为恢复正常时，再次将与该通路51连接的端口221设为用于数据转发。
在图7中，例如作为线卡30的LC1的TMLSI32将g1以及g2所示的控制帧412以一定时间间隔从各端口发送至p1以及p4的各通路51的各通道。另一方面，作为各交换矩阵卡20的FC1以及FC2的SWLSI22从与上述通路51连接的端口221接收控制帧412。例如，FC1的SWLSI22的控制通信部222在不能接收来自p1的通路51的g1的控制帧412时，判断为LC1以及p1的通路51异常，设为不用于以后的数据转发。
另外，来自图7的线卡30的方向的控制帧通信的功能不进行基于交换矩阵卡20的SoC23的停止的控制。因此，作为变形例的中继装置，也可以设为只具有来自图6的交换矩阵卡20的方向的控制帧通信的功能的形态。但是，优选的是，为了数据转发路径的选择以及切换而具备图7的方向的控制帧通信的功能的方法。
[FC-LC间的路径的切换(1)]
使用图6、图7，对与第二通信网50中的交换矩阵卡20同线卡30间的连接的异常时的数据转发的路径的选择以及切换相关的示例进行说明。
在图6中，表示与来自交换矩阵卡20的方向的控制帧通信对应的、连接的异常时的路径的切换的示例。600所示的实线箭头表示向来自正常时的发送源的装置的发送目的地的终端4即A的传送的路径的示例。600所示的路径是依次从未图示的发送源的装置，经由图1的网络3、中继装置1、作为其他中继装置2的X、Y，到达作为发送目的地的终端4的A的路径。该路径作为中继装置1内部的数据转发的路径依次通过LC1、p1、FC1、p2、LC2。
LC1从网络3接收来自发送源的装置的发送目的地是A的帧。LC1例如将转发目的地设为FC1，从作为该通路51的p1的端口发送该帧。FC1从p1的端口接收帧，例如将转发目的地设为LC2，从作为该通路51的p2的端口发送该帧。LC2从p2的端口接收帧，向作为其他中继装置2的X发送。该帧被从X发送至Y，被从Y发送至发作为送目的地的终端4的A。
601表示例如FC1与LC1间的p1中的、基于虚线等的故障的产生。该情况下，在来自上述的交换矩阵卡20的方向的控制帧通信中，作为从FC1向LC1的控制帧411的f1没有到达。因此，LC1将FC1以及p1判断为异常，将p1设为不用于数据转发。即，LC1变更转发目的地，以便使用p1以外的通路51，例如与FC2的p4以及对应的端口。602表示包含该使用的通路51的路径的切换。由此，切换后的中继装置1内的路径依次通过LC1、p4、FC2、p5、LC2。
[FC-LC间的路径的切换(2)]
在图7中，表示与来自线卡30的方向的控制帧通信对应的、连接的异常时的路径的切换的示例。正常时的路径设为相同的600。
701表示例如FC1与LC2间的p2中的、基于虚线等的故障的产生。该情况下，在来自上述的线卡30的方向的控制帧通信中，作为从LC2向FC1的控制帧412的g3没有到达。因此，FC1将LC2以及p2判断为异常，将p2设为不用于数据转发。即，FC1变更转发目的地，以便使用p2以外的通路51，例如与LC3的p3以及对应的端口。702表示包含该使用的通路51的路径的切换。由此，切换后的中继装置1内的路径依次通过LC1、p1、FC2、p3、LC3。切换后的装置间的路径从中继装置1经由作为其他中继装置2的Y到作为发送目的地的终端4的A。
上述601与701的示例那样的、与中继装置1内的路径的切换相关地，管理卡10使用第一通信网40的通路41来进行针对交换矩阵卡20的SWLSI22的控制。图6、图7中，通常时，第一通信网40中的作为通路41的c1～c4是正常的状态。例如作为管理卡10的MC1使用c1来进行针对FC1的SWLSI22的控制，使用c2来进行针对FC2的SWLSI22的控制。同样地，MC2使用c3来进行针对FC1的SWLSI22的控制，使用c4来进行针对FC2的SWLSI22的控制。
例如MC1的CPU11使用c1的控制面来向FC1的PCIeSW21发送控制用的数据包。PCIeSW21通过通路26向SWLSI22发送该控制用的数据包。SWLSI22按照该控制用的数据包，对该交换矩阵卡20的状态、数据转发的路径的设定等进行控制。
如上述的示例那样，与包含中继装置1内的数据转发路径的转发以及切换等的控制相关地，进行基于第二通信网50的控制帧通信的正常性确认、第一通信网40的控制用的通信。
设定于SWLSI22的路径信息，即中继装置1内的帧的转发的路径通过针对来自管理卡10的CPU11的SWLSI22的控制而被设定。例如，在中继装置1与外部装置的连接存在变更时，通过该控制自动地将SWLSI22的路径信息更新为向其他的路径切换。
在需要更新上述SWLSI22的路径信息时，当存在第一通信网40的故障时，由于不能进行向来自CPU11的SWLSI22的控制的通信，因此不能正确地进行SWLSI22的路径信息的更新。因此，存在在错误的路径进行数据的转发的可能性。由于该状态是不希望的，因此为了实现较高的可用性，本实施方式的中继装置1通过错误控制功能，即使在上述故障的情况下，也实现针对SWLSI22的控制，能够实现路径的切换等。
[没有错误控制功能时的结构]
图8作为实施方式一的中继装置1b，表示没有错误控制功能时的结构、以及该结构中的第一通信网40的故障时的课题。图8的中继装置1b的结构相比于图4等的中继装置1的结构不同点在于：在交换矩阵卡20中没有基于SoC23等的错误控制功能。
在中继装置1b的结构中，相比于专利文献1那样的现有技术例的中继装置的结构，通过管理卡10等的冗余结构提升可用性。从两个管理卡10的CPU11经由基于PCIe的第一通信网40来控制交换矩阵卡20。在一方的管理卡10异常的情况下，也能够通过另一方的正常的管理卡10来继续交换矩阵卡20的控制。
另外，交换矩阵卡20因小型化和成本方面而变得不利，因此不搭载CPU，从搭载于管理卡10的CPU11而被控制。
但是，在该中继装置1的结构中，在第一通信网40中的管理卡10与交换矩阵卡20之间发生故障的情况下，不能进行针对来自管理卡10的CPU11的交换矩阵卡20的SWLSI22的控制的通信。
作为上述故障的示例，91表示第一通信网40的通路41中的、作为MC1与FC1的通路41的c1中的断线等。92表示作为MC2与FC1的通路41的c3中的断线等。93表示FC1的内部的PCIeSW21与SWLSI22间的通路26的断线等。94表示FC1的PCIeSW21内部电路的故障等的异常。
在91、93、94中的某一个发生故障的情况下，MC1不能进行对使用了c1的控制面的FC1的SWLSI22的控制。同样地，在92、93、94中的某一个故障的情况下，MC2不能进行对使用了c3的控制面的FC1的SWLSI22的控制。
在上述故障的情况下，作为该交换矩阵卡20的FC1称为异常状态，因此，中继装置1b为了实现较高的可用性，在内部管理功能方面，想将该FC1设为异常状态来进行管理以及控制。但是，中继装置1b如上所述处于不能进行针对来自CPU11的SWLSI22的控制，因此不能将该FC1设为异常状态而使与线卡30的数据转发停止。
并且，在基于上述那样的PCIe的第一通信网40的通路41中的故障的情况下，管理卡10的CPU11通过该处理方法，继续等待来自SWLSI22的响应，由此存在层叠等的错误的情况。
[错误控制功能]
图9表示具有上述的错误控制功能的实施方式一的中继装置1的结构中的、第一通信网40的故障时的交换矩阵卡20的控制。图4、图10等所示的中继装置1是如下结构：从图8的结构进一步研究，而具备了基于SoC23等进行的错误控制功能。由此，中继装置1即使在图8的91～94的示例那样的故障的情况下，也能够将交换矩阵卡20设为异常状态停止与线卡30的数据转发。
在图9中，在基于管理卡10与交换矩阵卡20之间的PCIe的第一通信网40中，例如设为发生了91、93、94中的某一个故障。由此，处于如下状态：不能进行针对作为管理卡10的MC1的CPU11的来自作为交换矩阵卡20的FC1的SWLSI22的控制。另外，这里将MC1是现用的状态设为示例，将MC2是预备的状态设为示例。在MC1为预备的状态且MC2为现用的状态的情况下、MC1与MC2双方为现用的状态的情况下，处于如下状态：不能够与91～94的故障的状况对应地同样地进行针对FC1的SWLSI22的控制。
如上述故障那样，在不能从某一管理卡10控制交换矩阵卡20的SWLSI22的状况的情况下，本实施方式的中继装置1以如下方式进行动作。该FC1的PCIeSW21通过错误检测部212对该故障例如91进行检测，自动向错误信号线24输出错误信号401。SoC23输入错误信号401，如上所述地记录登记信息，并且向停止信号线25输出停止信号402。SWLSI22输入停止信号402，识别出该FC1的异常状态，使基于控制通信部222的控制帧411的发送停止。
1001表示与来自FC1的SWLSI22的作为各线卡30的LC1～LC3的作为通路51的p1～p3中的作为控制帧411的f1～f3的发送的停止。由此，作为各线卡30的LC1～LC3由于控制帧411没有到达TMLSI32，因此将该FC1以及对应的通路51判断为异常，将与该通路51对应的端口设为不用于数据转发。例如，LC1如图6的示例所示，将中继装置1内的路径切换为如下路径：作为转发目的地而并非FC1使用FC2。
上述的结果是，中继装置1能够将与该故障对应的作为交换矩阵卡20的FC1在内部管理功能上管理为异常状态，能够使该FC1的数据转发的交换的动作、以及与各线卡30的数据转发的动作停止。并且，上述控制并非断开FC1等卡的电源的电气连接的技术，因此不产生转发数据的损失。上述示例存在FC1侧的故障的情况，但是在FC2侧的故障的情况下，也能够实现同样的控制。
如上所述，本实施方式的中继装置1在不能进行管理卡10与交换矩阵卡20间的控制用的通信的故障的情况下，从PCIeSW21向SoC23以硬件的水平产生错误信号401。然后，根据错误信号401从SoC23向SWLSI22产生停止信号402。由此，停止SWLSI22的控制帧通信。其结果为，停止该交换矩阵卡20与线卡30的数据转发。中继装置1即使在不能进行基于管理卡10的控制的状况下，作为内部管理功能，也能够将交换矩阵卡20设为异常状态来进行管理以及控制。
[故障检测以及错误信号的输出的结构]
对中继装置1的交换矩阵卡20中的上述故障的检测以及错误信号401的输出的结构进行补充。PCIeSW21特别是错误检测部212具有对PCIe的通路41的故障进行检测的功能。在91～94的示例那样的故障的产生时，通过基于错误检测部212的检测，作为硬件线的错误信号线24处于确定的状态。即，处于输出了错误信号401的状态。另外，在PCIe中，信号线有效，例如将电压水平高的状态称为确定、无效，例如将电压水平低的状态称为不确定或否定。同样地通过停止信号线25的确定而处于输出停止信号402的状态。由此，自动停止SWLSI22的控制帧通信。
像91、92的示例那样，基于PCIe总线的作为通路41的信号线的断线时的故障检测如下。PCIeSW21链接与管理卡10的CPU11连接的RC12、交换矩阵卡20的SWLSI22，即相互连接。在PCIe中，即使是没有收发的数据包的状态，为了维持链接状态为继续收发数据包以及标记。在图9中，1002表示由基于RC12与PCIeSW22间的PCIe总线的通路41的控制帧收发的数据包以及标记。
在PCIe中，在端口中，在接收了正常的数据包或者标记时，为“结合”状态，在没有接收到时为“链接断开”状态。在PCIe中，对于数据包的正常性来说，通过CRC来进行监视。从该结果来看，能够对通路41上的数据包的正常或者异常进行判断，即能够检测出通路41中的故障。对于通路42的故障来说也能够同样地进行检测。
PCIeSW22具有如下功能：在接收了异常的数据包或者标记时，或者在转移为“链接断开”状态时，通过硬件线来进行通知。由此，PCIeSW22能够对作为通路41的信号线的故障的异常进行检测。作为通路41的信号线是包含连接器的信号传送路。
PCIeSW21的错误检测部212检测出向上述通路41以及端口的链接断开状态的转移、或者通过数据包的CRC错误来检测通路41的故障，从而自动地将错误信号线24设为确定的状态输出错误信号401。
如94的示例那样，关于PCIeSW21内部电路的异常时的故障检测如下。PCIeSW21通过ECC来确认以及保障内部的缓冲区等数据的健全性。PCIeSW21具有如下功能：在引起不能修正的ECC的错误时，通过硬件线进行通知。由此，PCIeSW21能够检测出设备故障等内部异常。
PCIeSW21的错误检测部212通过ECC来确认PCIeSW21内部的缓冲区等的数据的健全性，在产生不能修正的ECC的错误时，自动将错误信号线24设为确定的状态输出错误信号401。
并且，当在PCIeSW21内部的电路引起了配线的短路等电气的异常时，作为PCIe的设备规格，异常通知用的硬件线为确定的状态。由此，该配线的短路等异常的检测能够同样地进行。另外，上述PCIeSW21内部的异常是致命的错误，PCIeSW21自主地停止动作，直到施加手动复位之前不恢复。
[恢复方法]
在上述第一通信网40中的通路41的故障、交换矩阵卡20内部的电路的故障等故障的情况下，即使在由终端用户进行中继装置1的整体的复位或者电源的再次接通也没有解除该故障的情况下，是致命的错误。因此，在本实施方式的中继装置1中，在该错误的情况下，作为恢复的方法，并非基于终端用户的恢复，通过进行支援即进行运转维护管理的用户来进行对应。进行运转维护管理的用户通过对蓄积于交换矩阵卡20的SoC23的登记信息进行参照，对包含该故障的部位和种类的错误的状态进行确认。然后，用户对与该故障的部位相符的PCIe的电缆、交换矩阵卡20的PCIeSW21等进行更换。
[分散功能]
对进行第二通信网50中的交换矩阵卡20与线卡30间的帧的数据转发的分散处理的情况进行说明。中继装置1具有基于各卡的冗余结构的高信任行，并且具有进行该帧的数据转发的分散处理的功能。例如在图6的两个交换矩阵卡20与三个线卡30之间，对于转发对象的多个数据帧使用FC1、FC2双方作为转发目的地来进行分散。即设定了现有的状态的FC1、FC2为分散目的地。
在例如通过600的数据转发而从LC1向LC2转发多个数据帧时，通过作为与FC1的通路51的p1、p2的路径、通过作为与FC2的通路51的p4、p5的路径能够设为分散目的地。另外，决定各帧的分散目的地的交换矩阵卡20的方式可以是各种各样的。例如，存在使用帧的发送源和发送目的地的MAC地址的方式，使用针对哈希值的方式等。
在使用上述分散功能的情况下，基于本实施方式的错误控制功能的控制也有效地动作。例如，在进行了以上述FC1以及FC2为分散目的地的数据转发时，在产生了第一通信网40的91等示例的故障时，通过基于错误信号401的停止信号402，例如使FC1的SWLSI22的控制帧通信停止。由此，以该FC1为分散目的地而进行了数据转发的线卡30将该FC1识别为异常状态，将该FC1以及通路51从分散目的地除去。即，该线卡30只将转发目的地视为FC2进行缩退，继续数据转发。
[PCIeSW结构例]
图10表示作为中继装置1的连接部的PCIeSW21内部的更详细的结构例。PCIeSW21作为端口211具有：PT1、PT2，其是与作为主机的管理卡10连接的上游侧的两个PCIe端口；以及PT3，其是与SWLSI22连接的下游侧的一个PCIe端口。PT1与作为第一主机的MC1的通路41连接，PT2与作为第二主机的MC2的通路41连接。PT3与SWLSI22的通路26连接。
并且，PCIeSW21具有：SW模块214、内部RAM215、内部逻辑电路216、外部控制用接口部217、以及泛用信号输出接口部218。SW模块214进行上游以及下游的端口211间的PCIe的数据包的转发。内部RAM215对PCIeSW21内部的数据、程序进行存储。内部逻辑电路216是PCIeSW21内部的处理的逻辑电路。
外部控制用接口部217是与PCIeSW21外部的CPU间的输入输出的接口部。泛用信号输出接口部218是将泛用信号输出给PCIeSW21的外部的接口部。在本实施方式中，通过错误信号线24从泛用信号输出接口部218向SoC23输出错误信号401作为一个泛用信号。
端口211是CRC对象部1101。即，端口211通过CRC来检查异常的有无。当在端口211以及对应的通路41、通路26的数据转发存在异常时，能够通过CRC的值而检测为错误。在根据CRC检测出端口211以及对应的通路41、通路26的异常的情况下，通过泛用信号输出接口部218输出错误信号401。
SW模块214、内部RAM215、以及内部逻辑电路216是ECC对象部1102。即，这些部位在产生了数据的错误，即电路的故障等异常时，通过ECC检测为错误。在根据ECC检测出这些部位的异常时，通过泛用信号输出接口部218输出错误信号401。
上述错误检测部212在图10的结构中通过CRC以及ECC的结构和泛用信号输出接口部218等而实现。
[SWLSI结构例]
图11表示作为中继装置1的交换部的SWLSI22内部的更详细的结构例。SWLSI22作为端口221具有：SP0，其是与PCIeSW21的通路26连接的PCIe端口；以及SP1、SP2、SP3等，其是与线卡30侧的通路51连接的通信端口部224的多个端口。并且，SWLSI22具有：数据帧SW模块225、路由处理器226、控制帧SW模块227、外部控制用控制器228、以及泛用信号输入接口部229。
数据帧SW模块225进行端口221间的数据帧的转发。数据帧是包含用户数据的帧。路由处理器226进行对数据帧以及控制帧的转发的路径进行控制的处理。控制帧SW模块227进行端口221间的控制帧的转发。控制帧是包含控制信息的帧。控制帧SW模块227具有如下功能：从通信端口部214的端口211发送上述的控制帧411、以及从该端口211接收控制帧412。
外部控制用控制器228与作为PCIeSW21侧的端口221的SP0连接，按照来自管理卡10的PCIe的控制用的数据包的接收，进行SWLSI22的控制处理。泛用信号输入接口部229是从SWLSI22的外部输入泛用信号的接口部。在本实施方式中，泛用信号输入接口部229通过停止信号线25从SoC23输入停止信号402作为一个泛用信号。
上述的控制通信部222等机构在图11中通过泛用信号输入接口部229以及控制帧SW模块227等实现。
[SoC结构例]
图12表示作为中继装置1的错误控制部的SoC23内部的更详细的结构例。SoC23具有：故障信息监视接口部234、内部逻辑电路235、内部寄存器236、外部控制用接口部237、泛用信号输出接口部238、以及其他信号输出接口部239。
故障信息监视接口部234包含：电源监视部234a、登记监视部234b、温度监视部234c、设备异常监视部234d、以及其他监视部234e。故障信息监视接口部234是使用各监视部来输入以及监视外部的故障信息从而检测出外部的故障的接口部。电源监视部234a对电源的异常进行监视以及检测。登记监视部234b对登记的异常进行监视以及检测。温度监视部234c对温度的异常进行监视以及检测。设备异常监视部234d对设备异常进行监视以及检测。其他监视部234e对其他种类的异常进行监视以及检测。
在本实施方式中，设备异常监视部234d通过来自PCIeSW21的错误信号线24输入错误信号401，由此，对PCIeSW21内部的电路的异常、端口211以及通路41的异常进行检测。
故障信息监视接口部234在通过各监视部检测出异常的故障时，向内部逻辑电路235提供检测出的故障信息。内部逻辑电路235将故障信息记录于内部寄存器236，向泛用信号输出接口部238、其他控制信号接口部239提供故障信息。泛用信号输出接口部238在PCIeSW21的故障时，通过停止信号线25向SWLSI22输出停止信号402。
外部控制用接口部237是与SoC23外部的CPU之间的输入输出的接口部。外部控制用接口部237通过来自外部的CPU的访问，读出记录于内部寄存器236的故障信息。泛用信号输出接口部238是将泛用信号输出至SoC23的外部的接口部。在本实施方式中，通过停止信号线25从泛用信号输出接口部238向SWLSI22输出停止信号402作为一个泛用信号。
上述的图5的错误信号输入部231在图12的结构总通过故障信息监视接口部234实现。登记记录部232通过内部逻辑电路235以及内部寄存器236等实现。停止信号输出部233通过泛用信号输出接口部238等实现。
SoC23还具有以下的功能。SoC23能够进行电源、时钟、温度等的状态的监视。SoC23根据监视在这些状态异常的情况下，也就是说当存在作为交换矩阵卡20的主功能的数据包的转发不正常动作的可能性的情况下，能够向SWLSI22输出停止信号402，能够暂时停止控制帧的通信。
[效果等]
如以上说明那样，根据本实施方式的中继装置1，在管理卡10与交换矩阵卡20间的故障等的情况下，能够将该交换矩阵卡20设为异常状态来进行控制，能够实现较高的可用性。特别是，当在CPU11与SWLSI22之间因故障而不能进行控制用的通信时，也能够使基于该交换矩阵卡20的与线卡30的数据转发停止。
并且，本实施方式的中继装置1由于并非在上述故障产生时断开交换矩阵卡20的电源的技术，因此也没有基于电源断开的转发数据的损失。
[其他实施方式]
图13表示其他实施方式的中继装置1c中的交换矩阵卡20的结构。该中继装置1c的结构相对于上述的中继装置1的结构，是能够将SoC23等要素以及功能统合于PCIeSW21以及SWLSI22的内部的结构。PCIeSW21与图5的结构相同，通过错误检测部212将第一通信网40的故障检测为错误，作为控制信号将错误信号401输出至错误信号线24。错误信号线24与设置于SWLSI22内的错误信号输入部231连接。
SWLSI22除了图5的结构要素之外，具有：错误信号输入部231、以及登记记录部232。错误信号输入部231与登记记录部232以及控制通信部222连接。错误信号输入部231在输入了错误信号401时，将该错误信号401输入至登记记录部223以及控制通信部222。登记记录部232与上述一样，对包含错误信息401在内的登记信息进行记录。在本实施方式中，省略了停止信号402。
控制通信部222在输入了错误信号401时，识别出该交换矩阵卡20的异常状态，作为停止信号释放，与上述一样，使来自端口221的控制帧411的发送停止。
作为其他实施方式，错误检测部212也可以设置于PCIeSW21的外部。并且，登记记录部232也可以设置于其他位置例如PCIeSW21的内部、交换矩阵卡20的外部等。
作为其他实施方式，交换矩阵卡20与线卡30之间的连接正常性的确认方式不限于图6等的控制帧通信的示例，也可以应用其他的方式。该情况下，SWLSI22的控制通信部222进行基于应用的其他方式的通信。例如SWLSI22从端口发送预定的控制信号，等待来自TMLSI32的响应的控制信号。SWLSI22在接收到响应的控制信号时，将对方的线卡30以及通路51判断为正常，在不能接收的情况下，判断为异常。在上述的错误时，基于错误信号402的停止信号402被输入至SWLSI22。SWLSI22将自身的交换矩阵卡20，例如FC1识别为异常状态，作为与上述应用的方式对应的控制用的通信，例如将传递该交换矩阵卡20的异常状态的预定的控制信号发送至各线卡30。各线卡30的TMLSI32在接收上述控制信号时，识别出对方的交换矩阵卡20的异常状态，停止与该交换矩阵卡20的基于通路51的数据转发。
作为其他实施方式，还可以是将管理卡10设为单一的结构。在该结构的情况下，在单一的管理卡10与某个交换矩阵卡20的通路41发生故障的情况下，产生上述的错误信号401，停止该交换矩阵卡20与各线卡30的数据转发。
以上，根据实施方式对本发明具体地进行了说明，但是本发明不限于上述实施方式，在不脱离其主旨的范围进行各种变更。
产业上的利用可能性
本发明可以用作组织的LAN或广域通信网等中的交换机。

Claims (7)

1.一种中继装置，其特征在于，具有：
多个线卡，其进行与外部的数据转发；
多个交换矩阵卡，其进行所述数据转发的交换；以及
管理卡，其包含对所述多个交换矩阵卡进行控制的处理器，
所述管理卡与所述多个交换矩阵卡通过第一通信网连接，
所述多个交换矩阵卡与所述多个线卡通过第二通信网连接，
所述交换矩阵卡具有错误检测部以及错误控制部，
所述错误检测部将所述第一通信网的故障或者该交换矩阵卡内部的故障检测为错误而输出错误信号，
所述错误控制部根据所述错误信号将该交换矩阵卡设为异常状态来进行控制，使使用了所述第二通信网的通路的所述数据转发的交换停止。
2.根据权利要求1所述的中继装置，其特征在于，
所述管理卡是多个管理卡，所述管理卡具有与所述第一通信网的通路连接的通信部，
所述线卡具有：转发部，其包含与外部的通路连接的端口以及与所述第二通信网的通路连接的端口，
所述交换矩阵卡具有：
交换部，其包含与所述第二通信网的通路连接的端口，并进行所述数据转发的交换；以及
连接部，其包含与所述第一通信网的通路连接的端口，并连接所述通信部与所述交换部，
所述交换部根据所述错误信号将该交换矩阵卡识别为异常状态，使使用了与所述第二通信网的通路连接的端口的所述数据转发的交换停止。
3.根据权利要求2所述的中继装置，其特征在于，
所述错误检测部将所述第一通信网的故障或者该交换矩阵卡内部的故障检测为错误而通过硬件线输出所述错误信号，
所述错误控制部具有：
登记记录部，其记录包含所述错误信号的登记信息，并能够从外部进行参照；以及
停止信号输出部，其通过硬件线输出基于所述错误信号的停止信号，
所述交换部在输入了所述停止信号时，将该交换矩阵卡识别为异常状态，使使用了与所述第二通信网的通路连接的端口的所述数据转发的交换停止。
4.根据权利要求3所述的中继装置，其特征在于，
所述错误检测部设置于所述连接部的内部，通过与所述第一通信网的通路连接的端口中的数据检查，将该通路的故障检测为错误，其中，所述第一通信网包含所述连接部与所述交换部的通路。
5.根据权利要求3所述的中继装置，其特征在于，
所述错误检测部设置于所述连接部的内部，通过所述连接部的内部电路的数据错误检测，将包含该连接部的内部电路的故障在内的故障检测为错误。
6.根据权利要求2所述的中继装置，其特征在于，
所述交换矩阵卡的交换部具有：控制通信部，其在与所述多个线卡的各转发部之间，进行用于确认所述第二通信网的通路中的连接正常性的通信，
在输入了所述错误信号时，所述交换矩阵卡的交换部通过基于所述控制通信部进行的通信，针对所述线卡识别出该交换矩阵卡的异常状态，使与该交换矩阵卡的使用了第二通信网的通路的数据转发停止。
7.根据权利要求6所述的中继装置，其特征在于，
所述交换矩阵卡的交换部在通常时通过基于所述控制通信部进行的通信，针对所述多个线卡的各转发部使用所述第二通信网的通路以一定时间间隔发送控制帧，在输入了所述错误信号时停止该控制帧的发送，
所述线卡当通过所述转发部在所述第二通信网的通路接收到所述控制帧时，将该通路判断为正常，在没有接收到的情况下，将该通路判断为异常，将该判断为异常的通路设为不能用于数据转发。
CN201510794998.1A 2014-11-25 2015-11-18 中继装置 Pending CN105634695A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014238177A JP6429188B2 (ja) 2014-11-25 2014-11-25 中継装置
JP2014-238177 2014-11-25

Publications (1)

Publication Number Publication Date
CN105634695A true CN105634695A (zh) 2016-06-01

Family

ID=56011359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510794998.1A Pending CN105634695A (zh) 2014-11-25 2015-11-18 中继装置

Country Status (3)

Country Link
US (1) US10298520B2 (zh)
JP (1) JP6429188B2 (zh)
CN (1) CN105634695A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110710166A (zh) * 2017-06-14 2020-01-17 住友电气工业株式会社 交换装置、通信控制方法和通信控制程序

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6429188B2 (ja) * 2014-11-25 2018-11-28 ＡＰＲＥＳＩＡ Ｓｙｓｔｅｍｓ株式会社 中継装置
JP6471021B2 (ja) * 2015-03-30 2019-02-13 本田技研工業株式会社 通信システム
US11102323B1 (en) * 2015-12-16 2021-08-24 EMC IP Holding Company LLC Network-integrated storage data cache
DK3698520T3 (da) * 2017-10-17 2024-04-02 Drivenets Ltd System til kommunikationsrouting

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5953314A (en) * 1997-08-28 1999-09-14 Ascend Communications, Inc. Control processor switchover for a telecommunications switch
US20120185634A1 (en) * 2011-01-19 2012-07-19 Hitachi, Ltd. Computer system and method for inheriting hba identifier of pci card
US8553582B1 (en) * 2009-01-08 2013-10-08 Marvell Israel (M.I.S.L) Ltd. Traffic spraying in a chassis-based network switch
US20140006676A1 (en) * 2012-06-28 2014-01-02 Dell Products L.P. Systems and methods for dynamic allocation of information handling resources

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020181476A1 (en) * 2001-03-17 2002-12-05 Badamo Michael J. Network infrastructure device for data traffic to and from mobile units
US7428209B1 (en) * 2001-06-12 2008-09-23 Roberts Lawrence G Network failure recovery mechanism
US7283464B2 (en) * 2001-09-20 2007-10-16 Intel Corporation Method and apparatus for a switch fabric in a data transport system
US7313089B2 (en) * 2001-12-21 2007-12-25 Agere Systems Inc. Method and apparatus for switching between active and standby switch fabrics with no loss of data
JP3965626B2 (ja) * 2002-09-20 2007-08-29 富士通アクセス株式会社 冗長構成通信装置及び系切替方法
US20040073834A1 (en) * 2002-10-10 2004-04-15 Kermaani Kaamel M. System and method for expanding the management redundancy of computer systems
US7277425B1 (en) * 2002-10-21 2007-10-02 Force10 Networks, Inc. High-speed router switching architecture
US7330467B2 (en) * 2003-03-26 2008-02-12 Altera Corporation System and method for centralized, intelligent proxy driver for a switch fabric
US20060140226A1 (en) * 2004-12-28 2006-06-29 Michael Ho Techniques for processing traffic transmitted over advanced switching compatible switch fabrics
JP2006279328A (ja) * 2005-03-28 2006-10-12 Nec Corp クロスバ・スイッチ
DE102005025421A1 (de) * 2005-06-02 2006-12-07 Siemens Ag Verfahren zur Bereitstellung von Ersatzwegen als schnelle Reaktion auf den Ausfall eines Links zwischen zwei Routing-Domänen
US7552262B1 (en) * 2005-08-31 2009-06-23 Juniper Networks, Inc. Integration of an operative standalone router into a multi-chassis router
US7525957B2 (en) * 2005-09-01 2009-04-28 Emulex Design & Manufacturing Corporation Input/output router for storage networks
JP4425841B2 (ja) * 2005-09-15 2010-03-03 株式会社日立製作所 中継システムおよび呼救済方法
US7852772B2 (en) * 2005-10-20 2010-12-14 Cisco Technology, Inc. Method of implementing a backup path in an autonomous system
US20070168475A1 (en) * 2005-12-07 2007-07-19 Ericsson, Inc. Dynamic services blade and method
US20090089464A1 (en) * 2007-09-27 2009-04-02 Sun Microsystems, Inc. Modular i/o virtualization for blade servers
US8880724B2 (en) * 2008-01-31 2014-11-04 Cisco Technology, Inc. Event triggered traceroute for optimized routing in a computer network
WO2010038624A1 (ja) * 2008-10-03 2010-04-08 日本電気株式会社 通信システム、ノード装置、通信システムの通信方法、およびプログラム
US8243608B2 (en) * 2008-12-30 2012-08-14 Rockstar Bidco, LP Metro Ethernet connectivity fault management acceleration
US8750370B2 (en) * 2009-09-04 2014-06-10 Brocade Communications Systems, Inc. Congestion-adaptive compression
US8687629B1 (en) * 2009-11-18 2014-04-01 Juniper Networks, Inc. Fabric virtualization for packet and circuit switching
US8345675B1 (en) * 2010-12-28 2013-01-01 Juniper Networks, Inc. Orderly offlining in a distributed, multi-stage switch fabric architecture
US9417978B2 (en) * 2011-11-14 2016-08-16 Hitachi, Ltd. Management system for managing computer system, method for managing computer system, and storage medium
JP5692860B2 (ja) * 2011-12-01 2015-04-01 株式会社日立製作所 伝送装置及びインタフェース装置
US8935555B2 (en) * 2012-08-23 2015-01-13 Dell Products L.P. Wake-on-local-area-network operations in a modular chassis using a virtualized input-output-virtualization environment
CN104903874A (zh) * 2012-09-06 2015-09-09 百科容（科技）公司 大规模数据储存和递送系统
US8989017B2 (en) * 2012-12-14 2015-03-24 Intel Corporation Network congestion management by packet circulation
KR20140144520A (ko) * 2013-06-11 2014-12-19 삼성전자주식회사 프로세서 모듈, 마이크로 서버 및 프로세서 모듈의 제어 방법
US20150149691A1 (en) * 2013-09-11 2015-05-28 Glenn Austin Baxter Directly Coupled Computing, Storage and Network Elements With Local Intelligence
JP6052150B2 (ja) * 2013-12-09 2016-12-27 日立金属株式会社 中継装置
JP6429188B2 (ja) * 2014-11-25 2018-11-28 ＡＰＲＥＳＩＡ Ｓｙｓｔｅｍｓ株式会社 中継装置
US10025609B2 (en) * 2015-04-23 2018-07-17 International Business Machines Corporation Virtual machine (VM)-to-VM flow control for overlay networks

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5953314A (en) * 1997-08-28 1999-09-14 Ascend Communications, Inc. Control processor switchover for a telecommunications switch
US8553582B1 (en) * 2009-01-08 2013-10-08 Marvell Israel (M.I.S.L) Ltd. Traffic spraying in a chassis-based network switch
US20120185634A1 (en) * 2011-01-19 2012-07-19 Hitachi, Ltd. Computer system and method for inheriting hba identifier of pci card
US20140006676A1 (en) * 2012-06-28 2014-01-02 Dell Products L.P. Systems and methods for dynamic allocation of information handling resources

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110710166A (zh) * 2017-06-14 2020-01-17 住友电气工业株式会社 交换装置、通信控制方法和通信控制程序
CN110710166B (zh) * 2017-06-14 2021-12-14 住友电气工业株式会社 交换装置、通信控制方法和记录介质

Also Published As

Publication number Publication date
JP2016100843A (ja) 2016-05-30
US20160149835A1 (en) 2016-05-26
JP6429188B2 (ja) 2018-11-28
US10298520B2 (en) 2019-05-21

Similar Documents

Publication Publication Date Title
CN105634695A (zh) 中继装置
US8937966B2 (en) System and method for industrial control using a high availability backplane
US9106523B2 (en) Communication device and method of controlling the same
CN101072125B (zh) 集群结构及其控制单元
US8953438B2 (en) Multiple source virtual link reversion in safety critical switched networks
US8264950B2 (en) Packet forwarding device and control circuit thereof
WO2007022238A2 (en) High-availability networking with intelligent failover
US8780702B2 (en) Adaptive multi-redundant ring network system and method for selecting detour
CN101087204A (zh) 使用端口硬件的预配置控制启动过程的系统和方法
JP2008167315A (ja) 回線冗長接続方法および広域通信網ノード装置
US9912527B2 (en) Communication device, communication system, method for determining path, and program
CN109412920A (zh) 一种RapidIO总线可重配置的设计方法及系统
CN105471746A (zh) 中继系统以及交换装置
US7573810B2 (en) Avoiding deadlocks in performing failovers in communications environments
US9049256B1 (en) Fabric switchover for systems with control plane and fabric plane on same board
US7164684B2 (en) Ethernet node having hub, switch and/or repeater characteristics
CN101729349B (zh) 一种基于rrpp的主环通道连通性检测方法及装置
US7983149B2 (en) Line accommodation device and control method thereof
CN102684914B (zh) 网桥接口联动的实现方法及系统
JP2006135723A (ja) 情報中継装置、情報中継方法、プログラム、情報通信システム
CN1983889B (zh) 网络业务传输方法及装置
JP2011188414A (ja) リング型スイッチ、リング型イーサネットシステム、リング型スイッチ制御方法、およびリング型イーサネットシステム制御方法
CN107508631A (zh) 通信用旁通装置、通信环网及网络通信方法
US7742434B2 (en) Ethernet chaining method
KR100867991B1 (ko) 분산 처리 이중화 패킷 스위칭 시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160601