CN105611211A - 视频格式切换器及显示装置 - Google Patents

Abstract

本发明涉及一种视频格式切换器和显示装置，其中，所述视频格式切换器包括：分流模块，第一格式转换模块，第二格式转换模块和选择模块；所述分流模块对信号源传输的原始数据流进行分流，得到第一格式的第一数据流、第二数据流和第三数据流；所述第一格式转换模块将第一格式的第二数据流和第三数据流转换为第二格式，然后，将第二格式的第三数据流和第二数据流分别输出到第二格式转换模块和选择模块；所述第二格式转换模块将第二格式的第三数据流转换为第三格式，然后，将第一数据流传输到选择模块；所述选择模块根据接收到的控制信号，从所述第一格式的第一数据流、第二格式的第二数据流和第三格式的第三数据流中选择一路数据流输出。

Description

视频格式切换器及显示装置

技术领域

本发明涉及图像处理技术领域，特别是涉及一种视频格式切换器及显示装置。

背景技术

在图像处理领域，通过图像数据采集，在FPGA(Field－ProgrammableGateArray，现场可编程门阵列)中用DMA(DirectMemoryAccess，直接内存存取)方式通过PCIE总线将采集到的数据传送到显存或者内存，然后利用GPU(GraphicsProcessingUnit，视觉处理器)或者CPU(CentralProcessingUnit，中央处理器)对图像数据进行处理后显示，这种图像处理方式使用得越来越普遍。而在这样的处理方式中，常常用到颜色空间的转换，有的转换是为了与前端或者后端的IC匹配还原成相应的色彩，有的转换是为了更好的利用带宽。通常情况下，在这过程中处理的数据格式一般有16bit的Ycbcr(4：2：2)数据或者是24bit的RGB(Red-Green-Blue，红绿蓝)数据等，Ycbcr是色彩空间的一种，通常会用于影片中的影像连续处理，或是数字摄影系统中。RGB与Ycbcr之间的转换在这个过程中会被频繁使用，而不同的视频标准，转换公式各不相同。

当从FPGA中DMA到内存或者显存的数据是24bitRGB格式时，优点是：图像数据到达显存或者内存中后，CPU或者GPU不用对图像数据做复杂的算法处理，可以直接进行显示；缺点是：在DMA的过程中，相比于16bit的Ycbcr数据，24bit的RGB数据占用更多的DDR(DoubleDataRate，双倍速率同步动态随机存储器)带宽和PCIE(PeripheralComponentInterfaceExpress，总线和接口标准)带宽。当从FPGA中DMA到内存或者显存的数据是16bit的Ycbcr(4：2：2)格式时，优点是：16bit的Ycbcr更加节约带宽，可以为后续的设计增强可扩展性，例如增加“路数”；缺点是：由于显示器一般情况下是RGB三色成像的，因此当图像数据到达显存或者内存后，CPU或者GPU需要采用相应的算法对图像数据进行Ycbcr到RGB格式的转换，然后才进行显示，增大了GPU编程的复杂度。

另外，根据不同的视频标准需求，RGB与Ycbcr之间的格式转换公式也各不相同。在传统的设计中，都是根据实际需要，在FPGA中仅对一种格式的图像数据进行处理，然后DMA到显存或者内存中，进行显示；如果数据接收端对视频格式有不同的需求，FPGA数据处理端则必须根据相应的视频标准修改格式转换模块，使其输出所需格式的视频数据，重新编译程序以满足后端需求。这样的方法效率低，灵活性差。

发明内容

基于此，有必要针对现有技术效率低，灵活性差的问题，提供一种视频格式切换器及显示装置。

一种视频格式切换器，包括：

分流模块，第一格式转换模块，第二格式转换模块和选择模块；

所述分流模块对信号源传输的原始数据流进行分流，得到第一格式的第一数据流、第二数据流和第三数据流；

所述第一格式转换模块将第一格式的第二数据流和第三数据流转换为第二格式，然后，将第二格式的第三数据流和第二数据流分别输出到第二格式转换模块和选择模块；

所述第二格式转换模块将第二格式的第三数据流转换为第三格式，然后，将第一数据流输出到选择模块；

所述选择模块根据接收到的控制信号，从所述第一格式的第一数据流、第二格式的第二数据流和第三格式的第三数据流中选择一路数据流输出。

一种基于所述视频格式切换器的显示装置，还包括：

数据采集模块，第三存储模块，控制模块和显示模块；

所述数据采集模块对所述选择模块输出的数据流进行采样，将采样后的数据流存储到所述第三存储模块，所述控制模块控制所述第三存储模块将存储的数据流发送到显示模块进行显示。

上述视频格式切换器及显示装置，通过对原始数据进行分流，得到三路数据流，第一路数据流保持原格式，第二路数据流转换为第二格式，第三路数据流先转换为第二格式，再转换为第三格式；然后，再通过控制装置控制选择装置从三路数据流中选择一路输出，从而输出相应格式的数据，即在应用中可以实现数据格式的任意实时切换，格式转换效率高，灵活性高。

附图说明

图1为一个实施例的视频格式切换器的结构示意图；

图2为一个实施例的第一格式转换模块的结构示意图；

图3为一个实施例的第二格式转换模块的结构示意图；

图4为另一个实施例的视频格式切换器的结构示意图；

图5为一个实施例的显示装置的结构示意图。

具体实施方式

下面结合附图对本发明的视频格式切换器及其显示装置的实施例进行描述。

图1为一个实施例的视频格式切换器的结构示意图。如图1所示，所述视频格式切换器10可包括：

分流模块110，第一格式转换模块120，第二格式转换模块130和选择模块140；

所述分流模块110对信号源传输的原始数据流进行分流，得到第一格式的第一数据流、第二数据流和第三数据流；

所述第一格式转换模块120将第一格式的第二数据流和第三数据流转换为第二格式，然后，将第二格式的第三数据流和第二数据流分别输出到第二格式转换模块130和选择模块140；

所述第二格式转换模块130将第二格式的第三数据流转换为第三格式，然后，将第一数据流输出到选择模块140；

所述选择模块140根据接收到的控制信号从所述第一格式的第一数据流、第二格式的第二数据流和第三格式的第三数据流中选择一路数据流输出。

上述模块以及下文所述的各个模块可通过FPGA(Field－ProgrammableGateArray，现场可编程门阵列)实现，也可采用实体元件来实现。

当系统上电时，可预先将第一转换系数和第一转换公式写入第一格式转换模块120，将第二转换系数和第二转换公式写入第二格式转换模块130。进行格式转换时，第一格式转换模块120和第二格式转换模块130可根据对应的格式转换公式和转换系数对相应的数据流进行格式转换。

在一个实施例中，可将多组第一转换系数写入第一格式转换模块120。图2示出了有多组第一转换系数时所述第一格式转换模块120的一个实施例。如图2所示，所述第一格式转换模块120可包括：

第一地址寄存器模块1201，第一寻址模块1202，第一存储模块1203和第一运算模块1204；

所述第一寻址模块1202读取所述第一地址寄存器模块1201中的第一地址，从所述第一地址对应的第一存储模块1203中读取第一转换系数，并将所述第一转换系数发送到第一运算模块1204；

在本步骤中，所述第一存储模块1203中可存储多组第一转换系数，可根据第一地址寄存器模块1201中指示的首地址，读出对应要用到的那一组的所有系数。例如，假设每组系数有12个，假如第一运算模块1204运算的时候要用到第2组第一转换系数，假设第2组第一转换系数在第一存储模块1203中的存放地址为：地址12递增到地址23，那么CPU可往第一地址寄存器模块1201中存储的首地址为12，第一寻址模块1202从第一地址寄存器模块1201中获取首地址12后，可根据这个首地址按顺序从第一存储模块1203中读出第2组所有的12个系数。

所述第一运算模块1204根据所述第一转换系数和预存的第一转换公式将第一格式的第二数据流和第三数据流转换为第二格式，然后，将第二格式的第三数据流和第二数据流分别输出到第二格式转换模块130和选择模块140。

在一个实施例中，可将多组第二转换系数写入第二格式转换模块130。图3示出了有多组第二转换系数时所述第二格式转换模块130的一个实施例。如图3所示，所述第二格式转换模块130可包括：

第二地址寄存器模块1301，第二寻址模块1302，第二存储模块1303和第二运算模块1304；

所述第二寻址模块1302读取所述第二地址寄存器模块1301中的第二地址，从所述第二地址对应的第二存储模块1303中读取第二转换系数，并将所述第二转换系数发送到第二运算模块1304；

在本步骤中，所述第二存储模块1203中可存储多组第二转换系数，可根据第二地址寄存器模块1301中指示的首地址，读出对应要用到的那一组的所有系数。例如，假设每组系数有10个，假如第二运算模块1304运算的时候要用到第2组第二转换系数，假设第2组第二转换系数在第二存储模块1303中的存放地址为：地址24递增到地址35，那么CPU可往第二地址寄存器模块1301中存储的首地址为24，第二寻址模块1302从第二地址寄存器模块1301中获取首地址24后，可根据这个首地址按顺序从第二存储模块1303中读出第2组所有的10个系数。

所述第二运算模块1304根据所述第二转换系数和预存的第二转换公式将所述第二格式的三数据流转换为第三格式，并将所述第三格式的第三数据流输出到所述选择模块140。

在一个实施例中，所述第一格式可为24比特的RGB格式，所述第二格式可为16比特的Ycbcr格式，所述第三格式可为24比特的RGB格式。

24比特的RGB格式到16比特的Ycbcr格式的第一转换公式可记为：

Y＝a₁·R+b₁·G+c₁·B+d₁

Cb＝a₂·R+b₂·G+c₂·B+d₂(1)

Cr＝a₃·R+b₃·G+c₃·B+d₃

式中，R、G和B分别表示RGB数据流的R分量、G分量和B分量的值，a₁、b₁、c₁、d₁、a₂、b₂、c₂、d₂、a₃、b₃、c₃和d₃为第一转换系数，Y、Cb和Cr分别表示Ycbcr数据流的亮度分量、蓝色色度分量和红色色度分量的值。

16比特的Ycbcr格式到24比特的RGB格式的第二转换公式可记为：

R＝e₁·Y+p₁·Cr+k₁

G＝e₂·Y+s₂·Cb+p₂·Cr+k₂(2)

B＝e₃·Y+s₃·Cb+k₃

式中，Y、Cb和Cr分别为Ycbcr格式数据流的亮度分量、蓝色色度分量和红色色度分量，e₁、p₁、k₁、e₂、s₂、p₂、k₂、e₃、s₃和k₃为第二转换系数，R、G和B分别表示RGB数据流的R分量、G分量和B分量的值。

当系统上电时，可预先将上述12个第一转换系数以及R分量、G分量和B分量写入第一存储模块1203，将公式(1)写入第一运算模块1204。可将若干组第一转换系数按照预先划分的地址区域写入多个第一存储模块1203。需要写入多少组第一转换系数可由CPU根据实际情况而定，可扩展性极强。所述第一地址寄存器模块1201中的地址可以是默认的地址，也可以由CPU根据实际需要而动态地写入。向第一地址寄存器模块1201中设置默认地址的方式使所述视频格式切换器能够向前兼容一种格式输出的程序，方便在旧系统中使用。

当系统上电时，可预先将上述10个第二转换系数以及亮度分量、蓝色色度分量和红色色度分量写入第二存储模块1303，将公式(2)写入第二运算模块1304。可将若干组第二转换系数按照预先划分的地址区域写入多个第二存储模块1303。需要写入多少组第二转换系数由CPU根据实际情况而定，可扩展性极强。所述第二地址寄存器模块1301中的地址可以是默认的地址，也可以由CPU根据实际需要而动态地写入。向第二地址寄存器模块1301中设置默认地址的方式使所述视频格式切换器能够向前兼容一种格式输出的程序，方便在旧系统中使用。

如上所述，当原始数据流进入所述视频格式切换器时，可首先通过分流模块对所述原始数据进行分流，得到第一格式的第一数据流、第二数据流和第三数据流，所述第一数据流、第二数据流和第三数据流与原始数据流相同，分别从不同路径输出。

路径一：

所述第一数据流不经过任何处理，直接输出到选择模块140。

路径二：

所述第二数据流经第一格式转换装置120进行格式转换，从24比特的RGB格式转换为16比特的Ycbcr格式，然后输出到选择模块140。

路径三：

所述第二数据流经第一格式转换装置120，从24比特的RGB格式转换为16比特的Ycbcr格式，再经第二格式转换装置130，从16比特的Ycbcr格式转换为24比特的RGB格式，然后输出到选择模块140。

路径三输出的24比特的RGB格式与路径一输出的24比特的RGB格式可为不同视频标准的数据格式，特此说明。

当后续的设计出现带宽资源紧张的情况时，控制装置150可控制选择装置140输出Ycbcr格式的一路数据流；当需要后续软件(CPU或者GPU)降低编程复杂度，不对数据进行任何处理时，控制装置150可控制选择装置140输出RGB格式的一路数据流。

如图4所示，在另一个实施例中，所述视频格式切换器还可包括：

第一拼接模块150，第二拼接模块160和第三拼接模块170；

所述第一拼接模块150，第二拼接模块160和第三拼接模块170分别根据预设的视频比特率，对所述第一格式的第一数据流、第二格式的第二数据流和第三格式的第三数据流进行拼接。

例如，当所述第一格式为24比特的RGB格式，所述第二格式为16比特的Ycbcr格式，所述第三格式为24比特的RGB格式时，所述第一拼接模块150可将24比特的RGB数据流接成32bit的数据(每四个24比特的RGB数据流接成三个32bit的数据)，第二拼接模块160可将16比特的Ycbcr数据流拼接成32bit的数据(每两个16比特的RGB数据流接成一个32bit的数据)，第三拼接模块170可将24比特的RGB数据流接成32bit的数据(每四个24比特的RGB数据流接成三个32bit的数据)。

在选择装置140之后，还可设置一个128bit出的FIFO(FirstInFirstOut，先进先出)队列，将选择装置140输出的32bit数据拼接成128bit，最后输出128bit的图像数据。

图5为一个实施例基于所述视频格式切换器的显示装置的结构示意图。如图5所示，所述显示装置还可包括：

数据采集模块20，第三存储模块30，控制模块40，显示模块50；

所述数据采集模块20对所述选择模块140输出的数据流进行采样，将采样后的数据流存储到所述第三存储模块30，所述控制模块40控制所述第三存储模块30将存储的数据流发送到显示模块50进行显示。

所述显示装置还可包括：

数据接口；

所述数据接口将原始数据流转化成AvalonST流的数据包后输入到所述分流模块。

所述数据接口可根据如下方式将原始数据流转化成AvalonST流的数据包：

首先，可提取原始数据流中的有效图像数据和行场同步信息；

然后，可根据有效图像数据和行场同步信息生成Avalon-ST流的数据包。

上述视频格式转换装置具有以下优点：

(1)CPU可以根据不同视频标准，可采用多组运算系数实时参与格式转换运算，即可从多组运算系数中选择对应组的系数实时参与格式转换运算，视频标准兼容可扩展性极强，大大增强了系统的灵活性；

(2)可通过FPGA实现，充分发挥FPGA强大的数据处理能力，有效的降低了GPU的编程复杂度；

(3)可以有效解决系统出现的带宽资源紧张问题，提高总线利用率，同时增强系统视频处理通路的可扩展性；

(4)可以把系统设置为默认情况下是一种信号格式输出，可以向前兼容一种格式输出的程序，方便在旧系统中使用，不用修改GPU程序，增强了系统的可兼容性。

在一个实施例中，所述第一格式可为16比特的Ycbcr格式，所述第二格式可为24比特的RGB格式，所述第三格式可为16比特的Ycbcr格式。在这种情况下，系统的工作原理与所述第一格式为24比特的RGB格式，所述第二格式为16比特的Ycbcr格式，所述第三格式为24比特的RGB格式时类似，此处不再赘述。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种视频格式切换器，其特征在于，包括：

分流模块，第一格式转换模块，第二格式转换模块和选择模块；

所述分流模块对信号源传输的原始数据流进行分流，得到第一格式的第一数据流、第二数据流和第三数据流；

所述第一格式转换模块将第一格式的第二数据流和第三数据流转换为第二格式，然后，将第二格式的第三数据流和第二数据流分别输出到第二格式转换模块和选择模块；

所述第二格式转换模块将第二格式的第三数据流转换为第三格式，然后，将第一数据流传输到选择模块；

所述选择模块根据接收到的控制信号，从所述第一格式的第一数据流、第二格式的第二数据流和第三格式的第三数据流中选择一路数据流输出。

2.根据权利要求1所述的视频格式切换器，其特征在于，所述第一格式转换模块包括：

第一地址寄存器模块，第一寻址模块，第一存储模块和第一运算模块；

所述第一寻址模块读取所述第一地址寄存器模块中的第一地址，从所述第一地址对应的第一存储模块中读取第一转换系数，并将所述第一转换系数发送到第一运算模块；

所述第一运算模块根据所述第一转换系数和预存的第一转换公式将第一格式的第二数据流和第三数据流转换为第二格式，然后，将第二格式的第三数据流和第二数据流分别输出到第二格式转换模块和选择模块。

3.根据权利要求1所述的视频格式切换器，其特征在于，所述第二格式转换模块包括：

第二地址寄存器模块，第二寻址模块，第二存储模块和第二运算模块；

所述第二寻址模块读取所述第二地址寄存器模块中的第二地址，从所述第二地址对应的第二存储模块中读取第二转换系数，并将所述第二转换系数发送到第二运算模块；

所述第二运算模块根据所述第二转换系数和预存的第二转换公式将所述第二格式的三数据流转换为第三格式，并将所述第三格式的第三数据流输出到所述选择模块。

4.根据权利要求1所述的视频格式切换器，其特征在于，还包括：

第一拼接模块，第二拼接模块和第三拼接模块；

所述第一拼接模块，第二拼接模块和第三拼接模块分别根据预设的视频比特率，对所述第一格式的第一数据流、第二格式的第二数据流和第三格式的第三数据流进行拼接。

5.一种基于权利要求1至4任意一项所述的视频格式切换器的显示装置，其特征在于，还包括：

数据采集模块，第三存储模块，控制模块和显示模块；

所述数据采集模块对所述选择模块输出的数据流进行采样，将采样后的数据流存储到所述第三存储模块，所述控制模块控制所述第三存储模块将存储的数据流发送到显示模块进行显示。

6.根据权利要求5所述的显示装置，其特征在于，还包括：

数据接口；

所述数据接口将原始数据流转化成AvalonST流的数据包后输入到所述分流模块。

7.根据权利要求6所述的显示装置，其特征在于，所述数据接口根据如下方式将原始数据流转化成AvalonST流的数据包：

提取原始数据流中的有效图像数据和行场同步信息；

根据有效图像数据和行场同步信息生成Avalon-ST流的数据包。

8.根据权利要求2所述的显示装置，其特征在于，所述第一格式为24比特的RGB格式，所述第二格式为16比特的Ycbcr格式，所述第三格式为24比特的RGB格式。

9.根据权利要求8所述的显示装置，其特征在于，所述第一转换公式如下：

Y＝a₁·R+b₁·G+c₁·B+d₁

Cb＝a₂·R+b₂·G+c₂·B+d₂

Cr＝a₃·R+b₃·G+c₃·B+d₃

式中，R、G和B分别表示RGB数据流的R分量、G分量和B分量的值，a₁、b₁、c₁、d₁、a₂、b₂、c₂、d₂、a₃、b₃、c₃和d₃为第一转换系数，Y、Cb和Cr分别表示Ycbcr数据流的亮度分量、蓝色色度分量和红色色度分量的值。

10.根据权利要求8所述的显示装置，其特征在于，所述第二转换公式如下：

R＝e₁·Y+p₁·Cr+k₁

G＝e₂·Y+s₂·Cb+p₂·Cr+k₂

B＝e₃·Y+s₃·Cb+k₃

式中，Y、Cb和Cr分别为Ycbcr格式数据流的亮度分量、蓝色色度分量和红色色度分量，e₁、p₁、k₁、e₂、s₂、p₂、k₂、e₃、s₃和k₃为第二转换系数，R、G和B分别表示RGB数据流的R分量、G分量和B分量的值。