CN105610431A - 具有减少的建立时间的全数字锁相环(adpll) - Google Patents
具有减少的建立时间的全数字锁相环(adpll) Download PDFInfo
- Publication number
- CN105610431A CN105610431A CN201510401857.9A CN201510401857A CN105610431A CN 105610431 A CN105610431 A CN 105610431A CN 201510401857 A CN201510401857 A CN 201510401857A CN 105610431 A CN105610431 A CN 105610431A
- Authority
- CN
- China
- Prior art keywords
- group
- dco
- frequency
- instruction
- acq
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 21
- 238000005259 measurement Methods 0.000 claims description 8
- 238000004422 calculation algorithm Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 101100129500 Caenorhabditis elegans max-2 gene Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011022 operating instruction Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000010845 search algorithm Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/50—All digital phase-locked loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
对于锁相环(ADPLL)的建立时间可能减少或去除。振荡器模型提供合适的设定,使用该设定以补偿频率响应和相位响应。硬件设备可能包括数字控制振荡器(DCO);具有处理器的DCO模型设备,其中处理器被配置为通过基于DCO的运行参数查找频率计算用于DCO的频率,将所计算的频率与所测量的频率相比较,并且基于该比较补偿ADPLL以减少建立时间。
Description
技术领域
本申请的各个实施例涉及具有减少的建立时间的全数字锁相环(ADPLL)。
背景技术
ADPLL目前的技术方案可能使用时间间隔来调整各种锁定状态。在建立时间期间,在相位和频率中都可能发生干扰。由于这些干扰,在建立时间期间不能使用PLL的输出信号。
发明内容
各种实施例简单总结如下。在以下发明内容中可能作了一些简化和省略,其目的是强调和介绍各种实施例的一些方面,但并不是为了限制本发明的内容。在以下部分的各个实施例的详细描述将实本领域技术人员能够制造和使用本发明的思想。
各种实施例涉及非临时性介质,该非临时性介质由用于执行减少锁相环(ADPLL)的建立时间的方法的指令编码。非临时性介质包括:在处理器中用于计算的指令,用于在处理器中通过基于DCO的运行参数查询频率来计算用于数字控制振荡器(DCO)的频率;用于将所计算的频率与所测量的频率进行比较的指令;和用于基于该比较补偿ADPLL以减少建立时间的指令。
在各种实施例中,DCO可能由多个电容器组控制。多个电容器组可能包括工艺电压温度(PVT)组,合并(ACQ)组,和跟踪(TR)组。可能具有用于在TR组的两个最小可能步长之间设定期望频率的指令。可能具有用于设定用于TR组的阈值的指令。用于确定TR组是否超过所存储的阈值的指令。以及当TR组即将超过所存储的阈值时用于交换组之间的电容器的指令。还可能具有用于在TR组和ACQ组之间交换电容器的指令以及用于在ACQ组和PVT组之间交换电容器的指令。用于计算的指令可能使用二进制或线性查找。可能还具有用于基于DCO频率测量环境温度和标准温度之间的差异的指令;用于存储在标准温度下的DCO频率的指令;和用于将在环境温度下的DCO频率与所存储的DCO频率进行比较的指令。
另外,各种实施例涉及硬件设备包括:网络接口;存储设备;和与接口存储器设备通信的处理器,处理器被配置为通过基于DCO的运行参数查找频率来计算用于数字控制振荡器(DCO)的频率,将所计算的频率与所测量的频率相比较,并且基于该比较补偿ADPLL以减少建立时间。
在各种实施例中,DCO可能配置为由多个电容器组控制。多个电容器组可能包括工艺电压温度(PVT)组,合并(ACQ)组,和跟踪(TR)组。处理器可能被配置为在TR组的两个最小可能步长之间设定期望频率。设定用于TR组的阈值,确定TR组是否超过所存储的阈值。以及当TR组即将超过所存储的阈值时用于交换组之间的电容器。处理器也可能被配置为在TR组和ACQ组之间交换电容器或者在ACQ组和PVT组之间交换电容器。处理器可能还被配置为基于DCO频率测量环境温度和标准温度之间的差异。存储在标准温度下的DCO频率,和将环境温度下的DCO频率与所存储的DCO频率相比较。
附图说明
为了更好地理解各种实施例,参考以下附图,其中:
图1示出了用于ADPLL的调谐图;
图2示出了改进的ADPLL的第一个实施例;
图3示出了DCO的示例性示意图;
图4示出了用于ADPLL的改进的调谐图;和
图5示出了改进的ADPLL的第二个实施例。
为了便于理解,相同的参考数字用于表示具有基本相同或相似的结构和/或基本相同或相似的功能的元件。
具体实施方式
说明书和附图示出了本发明的原理。可以理解的是,本领域技术人员可以设计包含在本申请范围内的本申请的原理的各种具体布置,虽然这些具体布置没有在本文中明确记载或示出。而其,这里记载的所有例子主要是为了教导作用以帮助读者理解本发明的原理以及发明人在技术进步上所贡献的思想,它不是为了限制为这些具体记载的实施例和条件。另外,本文用的术语“或者”指的是非排他的(即,和/或),除非另外指出(如“要不然”或“或替代地”)。这里记载的各种实施例不一定是互相排斥的,因为一些实施例可以与一个或更多其他实施例相结合以形成新的实施例。本文中所使用的术语“上下文”和“上下文对象”将被理解为是相同的,除非另有指出。
图1示出了用于ADPLL的调谐图。用于锁定的时间大约是60μs。由于在锁定前的建立阶段期间在相位和频率中的干扰,ADPLL的输出信号不能用作射频信号的接收。对于模拟PLL,接收机的输出将被干扰太多,而对于数字PLL,将会发生输出丢失。因此,可能破坏ADPLL的锁定。
以下描述多个实施例,这些实施例可能计算用于ADPLL的建立阶段的设置。另外,基于数字控制振荡器(DCO)可能具有不同水平的控制精度的事实,可能形成迭代计算。
图2示出了改进的ADPLL200的第一个实施例。ADPLL200包括数字控制振荡器(DCO)模型设备210、斜坡发生器220、滤波器230、TDC240、分频器250、和DCO260。以下将详细描述这些设备。
DCO模型设备210接收频率控制字(FCW)信号作为输入。基于FCW信号,它产生工艺电压温度(PVT)信号和合并(ACQ)信号。PVT和ACQ信号接着被用于校准。DCO模型设备210也将FCW信号的副本发送到斜坡发生器220的加法器。
斜坡发生器220接收来自DCO模型设备210的FCW信号和反馈相位信号的组合作为输入信号。接着,斜坡发生器220以基准频率fref采样该输入信号,并且以这种方式产生参考相位,φref。FCW信号可能被添加到寄存器每个fref周期的内容中。特别地,斜坡发生器220可能通过随着时间积分FCW信号来产生参考相位φref。
在一个示例性的实施例中,每个寄存器可能通过若干比特来呈现数字。FCW信号的应用导致寄存器的内容以梯形形状增加。寄存器的值可能继续增加直到达到最大可表示的数字,这由寄存器的比特宽度限定。接着寄存器被“翻过来”。翻过来之后,寄存器的内容是寄存器内容和FCW信号之和的模值,除以由寄存器的比特宽度或者比寄存器的比特宽度限定的最大计数小的任何其它最大设定值限定的最大数。
例如,斜坡可能并应用到加法器。接着加法器减去来自参考相位的反馈相位。因此,反馈相位与输入相位相比较。参考和反馈相位之间的差异是用于环的控制信号。接着反馈环将参考相位φref发回到加法器,从而可以将其与FCW信号结合以产生用于斜坡发生器220的输入信号。
滤波器230从加法器接收参考相位φref和反馈信号φv的结合作为输入信号。在线性控制的情况下,这可能是参考和反馈相位之间的差。其它方法可能被用于比较信号。滤波器230可能基于在各个参考周期期间的相位差产生新的TR用于DCO。
时间数字转换器(TDC)240接收来自DCO260的DCO输出信号(LO)作为输入。所接收的信号可能是本地振荡器(LO)信号。接着TDC240将输入信号的相位与参考频率fref的相位相比较以产生输出phff。TDC240可能提高相位测量的精度,例如,通过测量在DCO周期内基准边的位置。
分频器250从DCO260接收DCO输出信号并产生phfi作为输出。Phff和phfi结合导致φv。
DCO260从DCO模型设备210接收PVT和ACQ信号作为输入。DCO260接收TR信号,TR信号结合来自DCO模型设备210和滤波器230的信号。DCO260可能是由多个电容器组控制的电感电容(LC)振荡器。电容器组可能包括PVT组,ACQ组和TR组。基于PVT、ACQ和TR信号,DCO260产生输出,该输出可能是本地振荡器(LO)信号。
图3示出了DCO300的示例性示意图。DCO300可能包括电源310、电感对320、PVT电容器组330、ACQ电容器组340、TR电容器组350、晶体管对360、电感370和地380。
电源310可能耦合在电感对320的电感322和324之间。电感322和324的另一端可能耦合到PVT电容器组330、ACQ电容器组340、TR电容器组350的另一端。
PVT电容器组330可能包括第一电容器组332、开关334、第二电容器组336。输入PVT信号可能耦合到开关334,开关334可能设置在第一电容器组332和第二电容器组336之间。在输入PVT信号中的每个最低有效位(LSB)可能相应于在5MHz到10MHz范围中的步长。每个步长可能是5fF电容器。对于第一电容器组332和第二电容器组336,开关334可能从电容器组的多个输入中选择以考虑到基于该选择的各个电容值。
ACQ电容器组340可能包括第一流容器342、开关344和第二电容器346。输入ACQ信号可能耦合到开关344,开关344设置在第一电容器342和第二电容器346之间。在输入ACQ信号中的每个LSB可能相应于在500KHz到1.2MHz范围内的步长。每个步长可能是500aF电容器。第一电容器342和第二电容器346也可能由电容器组实现,其中开关344可能从电容器组的多个输入中选择以考虑到基于该选择的多个电容值。
TR电容器组350可能包括第一电容器352、开关354和第二电容器356。输入TR信号可能耦合到开关354,开关354可能设置在第一电容器352和第二电容器356之间。在输入TR信号中的每个LSB可能相应于在15KHz到50KHz范围内的步长。每个步长可能是10aF电容器。第一电容器352和第二电容器356也可能由电容器组实现,其中开关354可能从电容器组的多个输入中选择以考虑到基于该选择的多个电容值。
晶体管对360可能是场效应晶体管(FET)。FET360可能交叉耦合从而晶体管362的源极耦合到晶体管364的栅极,而晶体管364的源极耦合到晶体管362的栅极。晶体管362的漏极可能耦合到晶体管364的漏极。FET对360可能代表增益单元。
电感370可能耦合到晶体管362和晶体管364的漏极。电感370的另一端可能耦合到地380。
描述用于理想的电容器的DCO的模型可以用以下方程式描述:
如上所述接收pvt、acq和tr值。各自的频率值fpvt,min、facq,min、和ftr,min是分别与PVT、ACQ、和TR电容器组相关联的最小频率。Fmax值表示最高频率。Pvtmax、acqmax、和trmax是变量pvt、acq、和tr可能取的最大值,并且是基于各自的pvt、acq、和tr电容器组的参数。指数中的x表示与温度有关的特征。在一个实施例中,电容器可能与温度线性相关,其中x=2。
温度系数tempCoeff表示输出频率相对于温度的敏感度。还有环境温度T与参考温度T0的比率。基于所有这些参数,该方程式产生DCO频率fDCO。
当电容器组提供良好的匹配特性时,该公式是对于振荡器频率的良好描述。如果存在失配,那么每个电容器的贡献通过参照最大频率的各个频率变化来表示。在这种情况下,pvti、acqj、trk是每个比特的值,可能是1或0。在这种情况下,公式修改如下:
该方程式也可以通过特征之比来表示。理想的情况下特征和之比是2。可以基于电容器设置计算fdco频率或找到电容器设置的配置用于特定的fdco频率。
用于振荡器模型的值可能从模拟或测量中提取。输入信号可能体现来自测量或模拟的频率,它表示在振荡器模型中的频率。这些表现可能是计数器状态、电容器值、或者其它参数。
Fmax和pvt/acq/tr,min的值可能在系统的启动阶段或产品测试阶段测量或存储。这些值也可能是模拟结果或估计。接着这些值将存储在非易失性存储器中。如果在启动阶段完成测量,那么在系统中可能有测量电路。否则,可能在系统外完成测量。
在计算过程中,选择某个fdco从而使期望频率在TR组的两个最小的可能步长之间。可以使用任何查找算法,例如二进制查找算法。然而,如果发生失配例如大的积分非线性(INL),二进制查找算法可能失败,导致ADPLL系统离开锁定。在这种情况下,线性查找算法可能是更安全的算法。
查找算法开始时粗糙组寻找一个设置从而期望频率是在具有最粗糙的精度的第一组的两个设置之间。接着到具有更精确的精度的下一组并重复该过程。或者查找可能以DCO最小的频率或最大的频率开始,假设步进的完成是单调的。
在pseudo码中,算法可能以以下方式写出:
可以使用pvti、acqj、trk值和它们各自的权重计算PVT、ACQ、和TR的模型值。
例如当权重ti=2i,Capbankvalue=PVT,ACT,或TR。
比特的顺序,MSB或者LSB,并不改变计算。
在引入误差的ADPLL系统中可能与工艺相关和与模型有偏差。补偿这样的误差可能需要第二阶段,第二阶段的功能是学习阶段。在学习阶段中,存储系统建立之后的值与所计算的值之间的差。可能不必存储对于所有频率的这些差。可能在大的频率间隔中完成计算来代替存储所有的差。内插法将被用于估计对于这些间隔之间的频率的差。在理想的情况下,不必作任何修正。
可能补偿模型值以反映在对于频率的参考温度处的ADPLL系统和实际温度之间的温度偏移,模型值在该频率处确定。如果温度和频率之间的关系不是线性关系时,这样的补偿可能更加精确。可能使用第二阶、第三阶、或者更高阶的多项式函数或其它适当的近似。
模型的实现可能包括微处理器中的硬编码设计或一部分软件。为了方便实施,可能可以使用如泰勒级数的近似用于模型。
为了进一步稳定设备,鉴相器的相位误差和环路滤波器的TR值初始地设置到中立值。这个中立值可能是0。这种设定可能释放环路滤波器,从而环路只是去掉小的相位或频率偏移。这可能通过环路滤波器完成,只有TR组输出,从而提供计算值和必要值之间的差。
模型也可能补偿ADPLL系统的温度漂移。如果TR组即将超过临界值,电容器可能在TR组和ACQ组之间交换。如果振荡器的温度关系足够大,那么ACQ组也可能超过阈值。在那种情况下,电容器可能在ACQ组和PVT组之间交换。如果系统的温度是已知的,那么可以通过模型产生新的设定并立即应用。
模型也可能被用于感测温度。如果过程宽度是可以忽略的并且频率只受温度影响,模型可能测量表征DCO处的温度和实际温度之间的差。
对于模拟PLL系统,该方法可能用于变容管调谐。在这种情况下,除了电容器组设置外,调谐电压可能被加到模型上。模型可能补偿调谐电压的精度。
图4示出了用于ADPLL的改进的调谐图。不同于图1中所示的现有技术的调谐图,ADPLL可能发生锁定并且不需要任何图4中的建立阶段。
图5示出了改进的ADPLL500的第二个实施例。
ADPLL500包括数字控制振荡器(DCO)模型设备510、斜坡发生器520、滤波器530、TDC540、分频器550、和DCO560。以下将详细描述这些单元。
DCO模型设备510接收频率控制字(FCW)信号作为输入。基于FCW信号,它产生PVT,ACQ,和TR校准信号。DCO模型设备510也将FCW信号的副本发送到频率相位变换器520的加法器。DCO模型设备510可能使用运行指令的处理器实现。
斜坡发生器520接收来自DCO模型设备510的FCW信号和反馈相位信号的组合作为输入。接着,斜坡发生器520以基准频率fref采样该输入信号,并且以这种方式产生参考相位,φref。特别地,斜坡发生器520可能通过随着时间积分FCW信号来产生参考相位φref。这通过每个fref周期将FCW信号添加到寄存器的内容中发生。
滤波器530在加法器接收参考相位φref和反馈信号φv的结合作为输入信号。它将该输入信号与参考频率fref比较以产生PVT,ACQ和TR信号作为输出。
时间数字转换器(TDC)540接收来自DCO560的信号作为输入。所接收的信号可能是本地振荡器(LO)信号。接着它将该输入信号与参考频率fref比较以产生输出phff。
分频器550从DCO260接收LO信号作为输入并产生phfi作为输出。Phff和phfk结合导致φv。
DCO560接收PVT,ACQ和TR信号,这些信号将来自滤波器530的PVT,ACQ和TR信号与来自DCO模型设备510的PVT,ACQ和TR信号相结合。DCO560可能是由多个电容器组控制的电感电容(LC)振荡器。电容器组可能包括PVT组,ACQ组和TR组。基于PVT、ACQ和TR信号,DCO560产生LO信号作为输出。DCO560可能如图3所描述的DCO300一样运行。
在该实施例中,滤波器补偿PVT,ACQ和TR电容器组的计算值和理想值之间的差。相位误差和环路滤波器内容可能都被重置到零,从而当对每个组施加所估计的值时提供放电功能。
该方法的精确度可能在学习过程运算期间被改善。如果先前使用的值被存储在模型中用于后面的应用,锁定时间可以减少至零。该方法也可以通过在已知的值之间插入值来改善。如果已知PVT,ACQ和TR组的失配性质,校准信号也可能补偿已知的失配。
当在一定数量的已知频率,例如两个已知的频率之间切换时,建立时间将只被使用一次用于每个设定的确定。所确定的设定接着可能被存储。所存储的设定可能接着被用于在这些频率之间调谐,消除任何额外的建立时间。
应该注意的上述实施例的各个方面可能被结合产生其它实施例。另外,在方法中的各个步骤可能以不同的顺序执行或同时执行。上述实施例的各个方法也可能使用处理器和计算机指令实施以导致特定的机械执行实施例。另外,上述实施例的部分可能使用ASIC或其它特定硬件元件实现。
如这里所使用的,术语“处理器”将被理解为包括各种设备,例如微处理器,现场可编程门阵列(FPGA),专用集成电路(ASIC),和其它相似的工艺和计算设备。
预想其它实施例使用事务处理终端和由无限能源充电的移动设备之间的无线充电能力以完成事务处理。
本领域技术人员可以理解的是,这里的任何方框图表示体现本发明原理的示意性的电路。
虽然在这里描述的各种示例性实施例采用了参考特定示例方面的附图标记,可以理解的是本发明可以采用其它实施例以及它的细节可以在各种明显的方面进行修改。对于本领域技术人员明显的是,在保留发明思想和范围的同时可以进行变化和修改。因此,上述披露,说明,和附图只是用于示例的目的而不以任何方式限制本发明。
Claims (20)
1.用指令编码的非临时性介质,该指令用于执行减少全数字锁相环(ADPLL)的建立时间的方法,其特征在于,所述非临时性介质包括:
用于在处理器中通过基于DCO的运行参数查询频率来计算用于数字控制振荡器(DCO)的频率的指令;
用于将所计算的频率与所测量的频率进行比较的指令;和
用于基于该比较补偿ADPLL以减少建立时间的指令。
2.如权利要求1所述的非临时性介质,其特征在于,通过多个电容器组控制DCO。
3.如权利要求2所述的非临时性介质,其特征在于,多个电容器组包括工艺电压温度(PVT)组、获得(ACQ)组和跟踪(TR)组。
4.如权利要求3所述的非临时性介质,其特征在于,还包括:用于在TR组的两个最小可能步长之间设置期望频率的指令。
5.如权利要求3所述的非临时性介质,其特征在于,还包括:
用于设定用于TR组的阈值的指令;
用于确定TR组是否超过所存储的阈值的指令;和
当TR组即将超过所存储的阈值时用于交换组之间的电容器的指令。
6.如权利要求5所述的非临时性介质,其特征在于,还包括:
用于在TR组和ACQ组之间交换电容器的指令。
7.如权利要求5所述的非临时性介质,其特征在于,还包括:
用于在ACQ组和PVT组之间交换电容器的指令。
8.如权利要求1所述的非临时性介质,其特征在于,用于计算的指令使用二进制查找。
9.如权利要求1所述的非临时性介质,其特征在于,用于计算的指令使用线性查找。
10.如权利要求1所述的方法,其特征在于,还包括:
用于基于DCO频率测量环境温度和标准温度之间的差异的指令。
11.如权利要求10所述的方法,其特征在于,还包括:
用于存储在标准温度下的DCO频率的指令;和
用于将在环境温度下的DCO频率与所存储的DCO频率进行比较的指令。
12.一种硬件设备,其特征在于,包括:
数字控制振荡器(DCO);和
DCO模型设备还包括处理器,其中处理器被配置为通过基于DCO的运行参数查找频率来计算频率,将所计算的频率与所测量的频率相比较,并且基于该比较来补偿ADPLL以减少建立时间。
13.如权利要求12所述的硬件设备,其特征在于,DCO被配置为由多个电容器组来控制。
14.如权利要求13所述的硬件设备,其特征在于,多个电容器组包括工艺电压温度(PVT)组,合并(ACQ)组,和跟踪(TR)组。
15.如权利要求14所述的硬件设备,其特征在于,处理器被配置为在TR组的两个最小的可能步长之间设置期望频率。
16.如权利要求14所述的硬件设备,其特征在于,处理器被配置为设置用于TR组的阈值,确定TR组是否超过所存储的阈值,并且,当TR组即将超过所存储的阈值时,在组之间交换电容器。
17.如权利要求16所述的硬件设备,其特征在于,处理器被配置为在TR组和ACQ组之间交换电容器。
18.如权利要求16所述的硬件设备,其特征在于,处理器被配置为在ACQ组和PVT组之间交换电容器。
19.如权利要求12所述的硬件设备,其特征在于,处理器被配置为基于DCO频率测量环境温度和标准温度之间的差异。
20.如权利要求16所述的硬件设备,其特征在于,处理器被配置为存储在标准温度下的DCO频率,并将在环境温度下的DCO频率与所存储的DCO频率进行比较。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/446,568 US9337850B2 (en) | 2014-07-30 | 2014-07-30 | All-digital phase-locked loop (ADPLL) with reduced settling time |
US14/446,568 | 2014-07-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105610431A true CN105610431A (zh) | 2016-05-25 |
Family
ID=53761262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510401857.9A Pending CN105610431A (zh) | 2014-07-30 | 2015-07-09 | 具有减少的建立时间的全数字锁相环(adpll) |
Country Status (3)
Country | Link |
---|---|
US (1) | US9337850B2 (zh) |
EP (1) | EP2988421A1 (zh) |
CN (1) | CN105610431A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117811580A (zh) * | 2024-02-26 | 2024-04-02 | 成都电科星拓科技有限公司 | 设置全数字锁相环中捕获电容阵列控制字初值的方法 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI558095B (zh) * | 2014-05-05 | 2016-11-11 | 瑞昱半導體股份有限公司 | 時脈產生電路與方法 |
US10727848B2 (en) * | 2015-07-08 | 2020-07-28 | Analog Devices Global | Phase-locked loop having a multi-band oscillator and method for calibrating same |
US9762249B1 (en) | 2016-07-29 | 2017-09-12 | Movellus Circuits, Inc. | Reconfigurable phase-locked loop |
US9698798B1 (en) * | 2016-07-29 | 2017-07-04 | Movellus Circuits, Inc. | Digital controller for a phase-locked loop |
US9705516B1 (en) * | 2016-07-29 | 2017-07-11 | Movellus Circuits, Inc. | Reconfigurable phase-locked loop with optional LC oscillator capability |
US10158365B2 (en) | 2016-07-29 | 2018-12-18 | Movellus Circuits, Inc. | Digital, reconfigurable frequency and delay generator with phase measurement |
US9680480B1 (en) | 2016-07-29 | 2017-06-13 | Movellus Circuits, Inc. | Fractional and reconfigurable digital phase-locked loop |
US10295580B2 (en) | 2016-10-03 | 2019-05-21 | Analog Devices Global | On-chip measurement for phase-locked loop |
US10614182B2 (en) | 2016-10-19 | 2020-04-07 | Movellus Circuits, Inc. | Timing analysis for electronic design automation of parallel multi-state driver circuits |
US10340927B1 (en) | 2017-02-23 | 2019-07-02 | Marvell International Ltd. | Digital phase locked loop system |
US10790746B2 (en) * | 2017-08-04 | 2020-09-29 | Dialog Semiconductor (Uk) Limited | Power dissipation regulated buck architecture |
US10740526B2 (en) | 2017-08-11 | 2020-08-11 | Movellus Circuits, Inc. | Integrated circuit design system with automatic timing margin reduction |
US10594323B2 (en) | 2018-06-13 | 2020-03-17 | Movellus Circuits, Inc. | Locked loop circuit and method with digitally-controlled oscillator (DCO) gain normalization |
US11070215B2 (en) | 2018-06-13 | 2021-07-20 | Movellus Circuits, Inc. | Locked loop circuit and method with digitally-controlled oscillator (DCO) gain normalization |
US11493950B2 (en) | 2018-06-13 | 2022-11-08 | Movellus Circuits, Inc. | Frequency counter circuit for detecting timing violations |
US11496139B2 (en) | 2018-06-13 | 2022-11-08 | Movellus Circuits, Inc. | Frequency measurement circuit with adaptive accuracy |
EP3648352A1 (en) | 2018-10-31 | 2020-05-06 | Stichting IMEC Nederland | Signal generator |
US10511312B1 (en) * | 2019-06-28 | 2019-12-17 | Silicon Laboratories Inc. | Metastable-free output synchronization for multiple-chip systems and the like |
US11239849B2 (en) | 2020-04-06 | 2022-02-01 | Movellus Circuits Inc. | Locked loop circuit and method with multi-phase synchronization |
EP4356523A1 (en) * | 2021-06-14 | 2024-04-24 | Nordic Semiconductor ASA | Fast-locking all-digital phase-locked loop and applications thereof |
US11689206B1 (en) * | 2022-03-04 | 2023-06-27 | Nxp B.V. | Clock frequency monitoring for a phase-locked loop based design |
US11817869B2 (en) | 2022-03-16 | 2023-11-14 | Nxp B.V. | System and method of controlling frequency of a digitally controlled oscillator with temperature compensation |
US11831318B1 (en) | 2022-11-17 | 2023-11-28 | Movellus Circuits Inc. | Frequency multiplier system with multi-transition controller |
US11979165B1 (en) | 2022-11-17 | 2024-05-07 | Movellus Circuits Inc. | Frequency multiplier circuit with programmable frequency transition controller |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1922784A (zh) * | 2004-02-20 | 2007-02-28 | Gct半导体公司 | 在具有lc振荡器的pll中粗调谐时间的改进 |
CN101091316A (zh) * | 2004-12-30 | 2007-12-19 | 诺基亚公司 | Vco中心频率调谐和限制增益变化 |
US20090070568A1 (en) * | 2007-09-11 | 2009-03-12 | Texas Instruments Incorporated | Computation parallelization in software reconfigurable all digital phase lock loop |
CN101594147A (zh) * | 2008-05-29 | 2009-12-02 | 中芯国际集成电路制造(北京)有限公司 | 锁相环电路 |
CN101662281A (zh) * | 2009-09-10 | 2010-03-03 | 上海交通大学 | 电感电容数控振荡器 |
CN102369665A (zh) * | 2009-04-03 | 2012-03-07 | Nxp股份有限公司 | 频率合成器 |
CN103348644A (zh) * | 2011-02-08 | 2013-10-09 | 高通股份有限公司 | 两点调制数字锁相环 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6734741B2 (en) | 2001-04-25 | 2004-05-11 | Texas Instruments Incorporated | Frequency synthesizer with digitally-controlled oscillator |
US8045670B2 (en) * | 2007-06-22 | 2011-10-25 | Texas Instruments Incorporated | Interpolative all-digital phase locked loop |
US8384488B2 (en) * | 2009-10-07 | 2013-02-26 | Intel Mobile Communications GmbH | Phase-lock in all-digital phase-locked loops |
US8669816B2 (en) * | 2010-09-27 | 2014-03-11 | Mediatek Singapore Pte. Ltd. | Integrated circuit device, electronic device and method therefor |
US8570079B2 (en) * | 2011-09-07 | 2013-10-29 | International Business Machines Corporation | Reducing phase locked loop phase lock time |
JP6185741B2 (ja) * | 2013-04-18 | 2017-08-23 | ルネサスエレクトロニクス株式会社 | 周波数同期ループ回路及び半導体集積回路 |
-
2014
- 2014-07-30 US US14/446,568 patent/US9337850B2/en not_active Expired - Fee Related
-
2015
- 2015-07-09 CN CN201510401857.9A patent/CN105610431A/zh active Pending
- 2015-07-29 EP EP15178900.5A patent/EP2988421A1/en not_active Withdrawn
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1922784A (zh) * | 2004-02-20 | 2007-02-28 | Gct半导体公司 | 在具有lc振荡器的pll中粗调谐时间的改进 |
CN101091316A (zh) * | 2004-12-30 | 2007-12-19 | 诺基亚公司 | Vco中心频率调谐和限制增益变化 |
US20090070568A1 (en) * | 2007-09-11 | 2009-03-12 | Texas Instruments Incorporated | Computation parallelization in software reconfigurable all digital phase lock loop |
CN101594147A (zh) * | 2008-05-29 | 2009-12-02 | 中芯国际集成电路制造(北京)有限公司 | 锁相环电路 |
CN102369665A (zh) * | 2009-04-03 | 2012-03-07 | Nxp股份有限公司 | 频率合成器 |
CN101662281A (zh) * | 2009-09-10 | 2010-03-03 | 上海交通大学 | 电感电容数控振荡器 |
CN103348644A (zh) * | 2011-02-08 | 2013-10-09 | 高通股份有限公司 | 两点调制数字锁相环 |
Non-Patent Citations (1)
Title |
---|
WEICHENG ZHANG: ""A novel fast-settling ADPLL architecture with frequency tuning word presetting and calibration"", 《ASICON 09.IEEE 8TH INTERNATIONAL CONFERENCE》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117811580A (zh) * | 2024-02-26 | 2024-04-02 | 成都电科星拓科技有限公司 | 设置全数字锁相环中捕获电容阵列控制字初值的方法 |
CN117811580B (zh) * | 2024-02-26 | 2024-04-26 | 成都电科星拓科技有限公司 | 设置全数字锁相环中捕获电容阵列控制字初值的方法 |
Also Published As
Publication number | Publication date |
---|---|
US20160036454A1 (en) | 2016-02-04 |
US9337850B2 (en) | 2016-05-10 |
EP2988421A1 (en) | 2016-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105610431A (zh) | 具有减少的建立时间的全数字锁相环(adpll) | |
CN105959003B (zh) | 数字分频锁相环 | |
US7714665B2 (en) | Harmonic characterization and correction of device mismatch | |
Suárez et al. | Stability and noise analysis of coupled-oscillator systems | |
CN105827238A (zh) | 校准双端口锁相环路的系统及方法 | |
CN109196375A (zh) | Fm-cw雷达以及fm-cw信号的生成方法 | |
US20210184681A1 (en) | Compensation Technique for the Nonlinear Behavior of Digitally-Controlled Oscillator (DCO) Gain | |
US9225340B2 (en) | Frequency reference correction for temperature-frequency hysteresis error | |
US20190068200A1 (en) | Digital phase locked loop frequency estimation | |
US7821345B2 (en) | Calibrating an oscillator and corresponding calibration device | |
Bogachev | Approximation of pulse characteristics and synthesis of operator models of frequency selective systems | |
JP5407088B2 (ja) | 発振器の内部機構の推定方法、推定プログラム及び推定装置 | |
Ionita et al. | A CAD tool for an array of differential oscillators coupled through a broadband network | |
Suárez et al. | Nonlinear analysis of oscillator mutual injection locking through inductor coupling | |
Beyerstedt et al. | A fast and accurate true event-driven phase locked loop model | |
Abtahi et al. | Frequency‐domain behavioural noise analysis of analogue phase‐locked loops | |
CN108259036B (zh) | Vco及其频率校准方法、电子设备及计算机存储介质 | |
Song et al. | A fast AFC technique with self-calibration for fast-locking PLLs | |
Macpherson et al. | 65-nm CMOS voltage-to-time converter for 5-GS/s time-based ADCs | |
CN108233923B (zh) | Vco及其频率校准方法、电子设备及计算机存储介质 | |
US9531396B1 (en) | Frequency tuning device | |
US20240080031A1 (en) | Method of controlling a frequency-modulated oscillator of a phase-locked loop circuit | |
Wang et al. | PPV modelling of memristor-based oscillator | |
Whitney | Wireless communication demonstration in hardware using an exactly solvable chaotic oscillator | |
Higashi et al. | Injection‐locked rotary travelling pulse in closed tunnel‐diode line for multiphase oscillation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160525 |
|
RJ01 | Rejection of invention patent application after publication |