CN105610176B - 晶闸管过零控制装置 - Google Patents

Abstract

本发明晶闸管过零控制装置属于电学领域，特别是一种适合于晶闸管触发回路中应用的晶闸管过零控制装置，其包括第一晶体管、第二晶体管、第三晶体管、一限流元件；所述第一晶体管的输出回路串联在所需过零控制的晶闸管的触发回路中，所述第二晶体管的输入端与所述第三晶体管的输入端反向并联而成一并联电路，所述并联电路的一端通过所述限流元件与所述晶闸管的第二阳极连接，所述并联电路的另一端与所述晶闸管的第一阳极连接，所述第二晶体管的输出端、所述第三晶体管的输出端与所述第一晶体管的控制端连接。本发明具有电路简单、电压过零控制精度高、可靠性高的优点。

Description

晶闸管过零控制装置

技术领域

本发明晶闸管过零控制装置属于电学领域，特别是一种适合于晶闸管触发回路中应用的晶闸管过零控制装置。

背景技术

目前在需要对负载频繁投切电力系统中，广泛使用晶闸管对阻性、感性或容性负载进行投切，目前常用的是采用MOC3083等内置过零的光电耦合器串联电阻作为电压过零控制，其存在以下缺点：

1.光电耦合器需承受高电压，容易击穿损坏，可靠性低。

2.MOC3083等内置过零的光电耦合器其过零控制达正负二十几伏，且光电耦合器串联电阻存在电压降大，晶闸管两端需较高电压才能触发导通，存在电压过零控制精度低造成晶闸管导通涌流大等缺点。

发明内容

本发明的目的在于解决现有晶闸管过零控制的不足之处而提供一种电路简单、电压过零控制精度高、可靠性高且能方便在晶闸管触发回路中应用的晶闸管过零控制装置。

实现本发明的目的是通过以下技术方案来达到的：

一种晶闸管过零控制装置，其包括第一晶体管、第二晶体管、第三晶体管、一限流元件；所述第一晶体管的输出回路串联在所需过零控制的晶闸管的触发回路中，所述第二晶体管的输入端与所述第三晶体管的输入端反向并联而成一并联电路，所述并联电路的一端通过所述限流元件与所述晶闸管的第二阳极连接，所述并联电路的另一端与所述晶闸管的第一阳极连接，所述第二晶体管的输出端、所述第三晶体管的输出端与所述第一晶体管的控制端连接。

一种晶闸管过零控制装置，所述限流元件为一电阻。

一种晶闸管过零控制装置，所述第一晶体管的集电极、所述第一晶体管的发射极串联在所述触发回路中，所述第二晶体管的发射极与所述第三晶体管的基极连接，所述第二晶体管的基极与所述第三晶体管的发射极连接，所述第二晶体管的集电极、所述第三晶体管的集电极与所述第一晶体管的基极连接，所述第二晶体管的基极与所述第一阳极连接，所述第二晶体管的发射极通过所述限流元件与所述第二阳极连接。

一种晶闸管过零控制装置，所述第一晶体管为PNP型三极管，所述第二晶体管为PNP型三极管，所述第三晶体管为PNP型三极管，所述第一晶体管的发射极与所述晶闸管的触发极连接。

一种晶闸管过零控制装置，还包括第二电阻、第三电阻、第四电阻，所述第二电阻的两端分别与所述第二晶体管的基极、所述第二晶体管的发射极连接，所述第三电阻的两端分别与所述第一晶体管的基极、所述第一晶体管的发射极连接，所述第四电阻的两端分别与所述第一晶体管的基极、所述第一晶体管的集电极连接。

一种晶闸管过零控制装置，所述第二晶体管、所述第三晶体管检测到所述第一阳极与所述第二阳极之间存在电位差，控制所述第一晶体管截止。

工作原理：第二晶体管、第三晶体管检测到晶闸管的第一阳极与晶闸管的第二阳极之间存在电位差，控制第一晶体管截止，防止晶闸管触发导通，达到过零控制作用。

本发明晶闸管过零控制装置，具有使用电路简单、过零控制精度高、可靠性高且能方便在晶闸管触发回路中应用的优点。

附图说明

图1本发明晶闸管过零控制装置实施例一电路原理图。

具体实施方式

本发明晶闸管过零控制装置的实施例一，如图1所示：

一种晶闸管过零控制装置，其包括第一晶体管Q1、第二晶体管Q2、第三晶体管Q3、限流元件R1(一电阻)、第二电阻R2、第三电阻R3、第四电阻R4，第一晶体管Q1的输出回路串联在所需触发的晶闸管TR1的触发回路中，第二晶体管Q2的输入端与第三晶体管Q3的输入端反向并联而成一并联电路，该并联电路的一端通过限流元件R1与晶闸管TR1的第二阳极连接，该并联电路的另一端与晶闸管TR1的第一阳极连接，第二晶体管Q2的输出端、第三晶体管Q3的输出端与第一晶体管Q1的控制端连接。第一晶体管Q1为PNP型三极管，第二晶体管Q2为PNP型三极管，第三晶体管Q3为PNP型三极管，第一晶体管Q1的发射极与晶闸管TR1的触发极连接，第一晶体管Q1的集电极、第一晶体管Q1的发射极串联在晶闸管TR1的触发回路中，第二晶体管Q2的发射极与第三晶体管Q3的基极连接，第二晶体管Q2的基极与第三晶体管Q3的发射极连接，第二晶体管Q2的集电极、第三晶体管Q3的集电极与第一晶体管Q1的基极连接，第二晶体管Q2的基极与晶闸管TR1的第一阳极连接，第二晶体管Q2的发射极通过限流元件R1与晶闸管TR1的第二阳极连接，第二电阻R2的两端分别与第二晶体管Q2的基极、第二晶体管Q2的发射极连接，第三电阻R3的两端分别与第一晶体管Q1的基极、第一晶体管Q1的发射极连接，第四电阻R4的两端分别与第一晶体管Q1的基极、第一晶体管Q1的集电极连接。

工作原理：晶闸管TR1的第一阳极与晶闸管TR1的第二阳极之间电位差较低时，J1端输入的驱动信号通过晶闸管TR1的第一阳极、晶闸管TR1的触发极、第一晶体管Q1、J4端形成触发回路，晶闸管TR1过零导通，当晶闸管TR1的第一阳极与晶闸管TR1的第二阳极之间电位差较高时，第二晶体管Q2、第三晶体管Q3检测到晶闸管TR1的第一阳极与晶闸管TR1的第二阳极之间存在电位差，控制第一晶体管Q1截止，防止晶闸管TR1触发导通，达到过零控制的目的。

第二电阻R2、第三电阻R3用于提高电路的稳定性，通过选择限流元件R1和第二电阻R2阻值，可以把过零电压控制在正负几伏内。

以上实施例可知，本发明晶闸管过零控制装置，具有以下优点：

1.由于晶体管开启电压很低(三极管开启电压只要零点几伏)，具有电压过零控制精度高、电路简单、使用方便等优点。

2.无需高压半导体器件，可靠性高。

Claims (6)

1.一种晶闸管过零控制装置，其特征是：其包括第一晶体管、第二晶体管、第三晶体管、一限流元件；所述第一晶体管的输出回路串联在所需触发的晶闸管的触发回路中，所述第二晶体管的控制端与所述第三晶体管的输入端相连，所述第二晶体管的输入端与所述第三晶体管的控制端相连而构成一并联电路，所述并联电路的一端通过所述限流元件与所述晶闸管的第二阳极连接，所述并联电路的另一端与所述晶闸管的第一阳极连接，所述第二晶体管的输出端、所述第三晶体管的输出端与所述第一晶体管的控制端连接。

2.根据权利要求1所述的晶闸管过零控制装置，其特征是：所述限流元件为一电阻。

3.根据权利要求1所述的晶闸管过零控制装置，其特征是：所述第一晶体管的集电极、所述第一晶体管的发射极串联在所述触发回路中，所述第二晶体管的发射极与所述第三晶体管的基极连接，所述第二晶体管的基极与所述第三晶体管的发射极连接，所述第二晶体管的集电极、所述第三晶体管的集电极与所述第一晶体管的基极连接，所述第二晶体管的基极与所述第一阳极连接，所述第二晶体管的发射极通过所述限流元件与所述第二阳极连接。

4.根据权利要求3所述的晶闸管过零控制装置，其特征是：所述第一晶体管为PNP型三极管，所述第二晶体管为PNP型三极管，所述第三晶体管为PNP型三极管，所述第一晶体管的发射极与所述晶闸管的触发极连接。

5.根据权利要求4所述的晶闸管过零控制装置，其特征是：还包括第二电阻、第三电阻、第四电阻，所述第二电阻的两端与所述第二晶体管的基极、所述第二晶体管的发射极连接，所述第三电阻的两端与所述第一晶体管的基极、所述第一晶体管的发射极连接，所述第四电阻的两端分别与所述第一晶体管的基极、所述第一晶体管的集电极连接。

6.根据权利要求5所述的晶闸管过零控制装置，其特征是：所述第二晶体管、所述第三晶体管检测到所述第一阳极与所述第二阳极之间存在电位差，控制所述第一晶体管截止。