CN105610142B - 一种用于低压电压测量电路的抗高压保护电路 - Google Patents
一种用于低压电压测量电路的抗高压保护电路 Download PDFInfo
- Publication number
- CN105610142B CN105610142B CN201610079518.8A CN201610079518A CN105610142B CN 105610142 B CN105610142 B CN 105610142B CN 201610079518 A CN201610079518 A CN 201610079518A CN 105610142 B CN105610142 B CN 105610142B
- Authority
- CN
- China
- Prior art keywords
- voltage
- pressure
- pipes
- channel
- output end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
Landscapes
- Junction Field-Effect Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种用于低压电压测量电路的抗高压保护电路,包括电压输入端和电压输出端,以及串联在电压输入端与电压输出端之间的耐压电路,和连接到电压输出端的限压电路,电压输出端连接到低压电压测量电路,耐压电路包括具有第一输入端和第一输出端的第一耐压单元和具有第二输入端和第二输出端的第二耐压单元,第一耐压单元和第二耐压单元还包括在第一输入端与第一输出端之间或第二输入端与第二输出端之间依次连接的作为耐压器件的N沟道耗尽型FET管和作为限流器件的N沟道JFET管。本发明电路起保护作用时电流小、功耗不大;耐压电路可通过任意串联第一耐压单元和/或第二耐压单元,满足更高的耐压要求,便于扩展其耐压范围,配置灵活。
Description
技术领域
本发明属于电子电路技术领域,具体涉及一种用于低压检测系统中的低压电压测量电路的抗高压保护电路。
背景技术
抗高压保护电路经常用在低压电子设备、测量仪表等低压检测系统中,以保护低压电压测量电路部分不受可能出现的恒定高压或瞬时高压的侵害。特别是高精度的测量仪表对抗高压保护电路提出了更高的要求,由于该电路常用于测量电路的输入部分,因而希望该电路有小阻抗、低噪声和快响应以及无泄漏电流、无直流误差等特性。
目前抗高压保护电路通常由图3所示,其由二极管CR5、负钳位电压单元与二极管CR6、正钳位电压单元组成的限压电路和耐压电阻构成,输出端OUT2接低压电路,耐压电阻R1一般为固定电阻,当输入电压超过钳位电压,会有电流流过耐压电阻R1,从而将超过钳位电压的电压降落在耐压电阻上,保证高压不会伤害低压电路。该电路虽然简单,但该电路具有输入阻抗高,响应慢,有较大的热噪声以及起保护作用时功耗大、会发热的缺点。
如图4所示,授权公告号为CN 203813406 U的实用新型公开一种过流过压保护电路,包括三个耗尽型MOSFET管Q5、Q6和Q7以及两级采样电路,其中,第一级采样电路由稳压二极管D1构成,第二级电压采样电路由电阻R2构成,MOSFET管Q5的源极与MOSFET管Q6的源极相连,MOSFET管Q5的漏极接高电平,MOSFET管Q6的漏极接低电平,MOSFET管Q5的栅极与MOSFET管Q6的漏极电性相连,MOSFET管Q7的漏极与MOSFET管Q5的漏极相连,MOSFET管Q6的栅极连接在第二级电压采样电路的高电平端,MOSFET管Q7的栅极连接在第一级电压采样电路的高电平端,Q6的栅极电压高于Q7的栅极电压;该电路结构简单,采用MOSFET管代替固定电阻作为耐压器件,克服了图3所示的常用抗高压保护电路的缺陷,并通过选择不同的栅极电压采样点可以适应不同的电压范围。然而,其仍然存在以下不足:(1)该电路在保护初期会有一个mA级甚至更大的电流脉冲,功耗大,容易造成电路损坏;(2)该电路需要两个耐压器件作为一组实现耐压功能,空间和成本都会提高;耐压范围有限,也不易扩展。
发明内容
为了解决上述问题,本发明提供一种用于低压电路的抗高压保护电路,该电路适用于各种范围的电压测量电路中,起保护作用时功耗小,并且便于扩展耐压范围,配置灵活。
本发明的上述目的是由以下技术方案来实现的:
一种用于低压电压测量电路的抗高压保护电路,包括电压输入端和电压输出端,以及串联在所述电压输入端与电压输出端之间的耐压电路,和连接到所述电压输出端的限压电路,所述电压输出端连接到低压电压测量电路,所述耐压电路包括具有第一输入端和第一输出端的第一耐压单元和/或具有第二输入端和第二输出端的第二耐压单元,其中:
第一耐压单元还包括在第一输入端和第一输出端之间依次连接的作为耐压器件的N沟道耗尽型FET管和作为限流器件的N沟道JFET管,N沟道耗尽型FET管的漏极连接到第一输入端,N沟道耗尽型FET管的源极与N沟道JFET管的漏极连接,N沟道耗尽型FET管的栅极与N沟道JFET管的栅极连接,N沟道耗尽型FET管的栅极与N沟道JFET管的栅极的交接处再连接到N沟道JFET管的源极,N沟道JFET管的源极连接到第一输出端;
第二耐压单元还包括在第二输入端和第二输出端之间依次连接的作为限流器件的N沟道JFET管和作为耐压器件的N沟道耗尽型FET管,N沟道JFET管的源极连接第二输入端,N沟道JFET管的漏极与N沟道耗尽型FET管的源极连接,N沟道JFET管的栅极与N沟道耗尽型FET管的栅极连接,N沟道JFET管的栅极和N沟道耗尽型FET管的栅极的交接处再连接到N沟道JFET管的源极,N沟道耗尽型FET管的漏极连接到第二输出端;
在所述耐压电路中,一个或多个第一耐压单元和/或一个或多个第二耐压单元可任意串联连接在所述电压输入端和电压输出端之间。
在上述的用于低压电压测量电路的抗高压保护电路中,在所述耐压电路中,一个第一耐压单元和一个第二耐压单元串联组成耐压单元组,一个或多个耐压单元组串联连接在所述电压输入端和电压输出端之间。
在上述的用于低压电压测量电路的抗高压保护电路中,所述第一耐压单元和第二耐压单元还包括由稳压管组成的保护电路,稳压管的阳极与N沟道JFET管的源极和栅极的交接处相连,稳压管的阴极与N沟道耗尽型FET管的源极和N沟道JFET管的漏极的交接处相连,所述稳压电路保护N沟道JFET管不受瞬时高压的损害。
在上述的用于低压电压测量电路的抗高压保护电路中,所述限压电路包括由正钳位电压单元与第一二极管的阴极相连而形成的正限压电路以及负钳位电压单元与第二二极管的阳极相连而形成的负限压电路,其中,所述第一二极管的阳极与第二二极管的阴极连接在一起,第一二极管的阳极与第二二极管的阴极的交接处连接到所述电压输出端。
本发明的技术效果是:(1)选用具有很小的饱和漏源极电流IDSS的N沟道JFET管来产生起保护作用时的栅极电压,如MMBF4117,其IDSS典型值只有30μA,最大值小于90μA,不需要像授权公告号为CN 203813406 U的实用新型那样需要另外增加一路耐压电路来产生起保护时的栅极电压信号,从而降低成本和功耗,易于实现小型化;(2)该电路的起保护作用时保护电流小(<90μA),所以起保护作用时功耗不大,因此耐压管可以选用较小封装,有利于减小热电动势(Thermal EMF)的影响,适用于高精度电压测量尤其是小信号电压测量电路中;(3)本发明的耐压电路可通过任意串联耐压单元,满足更高的耐压要求,便于扩展其耐压范围,配置灵活。
附图说明
图1是本发明的实施例1的电路图;
图2是本发明的实施例2的电路图;
图3是现有技术的一种抗高压保护电路图;
图4是现有技术中的过流过压保护电路的实施例的原理图;
图5是实施例1的测试电路图;
图6是测试1的测量结果图;
图7是测试2的测量结果图;
图8是测试3的测量结果图;
图9是测试4的测量结果图。
图中附图标记表示为:
VH1:本发明的电压输入端,VL1:接地端,OUT1:本发明的电压输出端;CR1、CR2:稳压管,A1、A2:稳压管阳极,C1、C2:稳压管阴极;U1、U3:负钳位电压单元,U2、U4:正钳位电压单元,CR3、CR4、CR5、CR6:二极管;Q1、Q2:N沟道JFET管,Q3、Q4:N沟道耗尽型FET管,G1、G2:N沟道JFET管的栅极,G3、G4:N沟道耗尽型FET管的栅极,S1、S2:N沟道JFET管的源极,S3、S4:N沟道耗尽型FET管的源极,D1、D2:N沟道JFET管的漏极,D31、D32、D41、D42:N沟道耗尽型FET管的漏极;R1:电阻,OUT2:现有技术电路中的输出端;
Q5、Q6、Q7:耗尽型MOSFET管,R2:电阻,CR7:稳压二极管;
K:万用表,VIN:示波器的通道1,VOUT:示波器的通道2。
具体实施方式
以下结合附图和具体实施例,对本发明用于低压电压测量电路的抗高压保护电路进行详细说明。
图1为本发明实施例1的电路图,同时示出了本发明的原理。如图1所示,本发明的抗高压保护电路包括电压输入端VH1和电压输出端OUT1,以及串联在电压输入端和电压输出端之间、包括第一耐压单元和第二耐压单元的耐压电路,和连接到电压输出端的限压电路,电压输出端连接低压电压测量电路。下面通过具体的实施例对本发明的技术方案进行详细介绍。
实施例1:
如图1所示,耐压电路包括具有第一输入端和第一输出端的第一耐压单元和具有第二输入端和第二输出端的第二耐压单元,其中:
第一耐压单元还包括在第一输入端和第一输出端之间依次连接的作为耐压器件的N沟道耗尽型FET管Q3和作为限流器件的N沟道JFET管Q1,N沟道耗尽型FET管Q3的漏极D31、D32连接到第一输入端,N沟道耗尽型FET管Q3的源极S3与N沟道JFET管Q1的漏极D1连接,N沟道耗尽型FET管Q3的栅极G3与N沟道JFET管Q1的栅极G1连接,N沟道耗尽型FET管Q3的栅极G3与N沟道JFET管Q1的栅极G1的交接处再连接到N沟道JFET管Q1的源极S1,N沟道JFET管Q1的源极S1连接到第二输出端。
为了保护第一耐压单元中的N沟道JFET管Q1不会被瞬时高压损害,第一耐压单元还布置有由稳压管CR1构成的保护电路,稳压管CR1的阳极A1与N沟道耗尽型FET管Q3的源极和栅极的交接处相连,稳压管CR1的阴极C1与N沟道JFET管Q1的漏极和N沟道耗尽型FET管Q3的源极的交接处相连。
第二耐压单元还包括在第二输入端和第二输出端之间依次连接的作为限流器件的N沟道JFET管Q2和作为耐压器件的N沟道耗尽型FET管Q4,N沟道JFET管Q2的源极连接第二输入端,N沟道JFET管的漏极与N沟道耗尽型FET管Q4的源极与连接,N沟道JFET管Q2的栅极与N沟道耗尽型FET管Q4的栅极连接,N沟道JFET管Q2的栅极和N沟道耗尽型FET管Q4的栅极的交接处再连接到N沟道JFET管Q2的源极,N沟道JFET管Q2的源极连接到第二输入端。
同样,为了第二耐压单元中的N沟道JFET管Q2不会被瞬时高压损害,第二耐压单元还布置有由稳压管CR2构成的保护电路,稳压管CR2的阳极A2与N沟道JFET管Q1的源极和栅极的交接处相连,稳压管CR1的阴极C2与N沟道耗尽型FET管Q3的源极和N沟道JFET管Q2的漏极的交接处相连。
在上述耐压电路中,第一耐压单元与第二耐压单元串联连接在电压输入端VH1和电压输出端OUT1之间,即第一耐压单元的第一输入端连接到电压输入端VH1,第一耐压单元的第一输出端与第二耐压单元的第二输入端相连,第二耐压单元的第二输出端连接到电压输出端OUT1。
限压电路包括由正钳位电压单元U4与第一二极管CR4的阴极相连而形成的正限压电路以及负钳位电压单元U3与第二二极管U3的阳极相连而形成的负限压电路,其中,第一二极管CR4的阳极与第二二极管CR3的阴极连接在一起,第一二极管CR4的阳极与第二二极管CR3的阴极的交接处连接到电压输出端OUT1。
上述用于低压电压测量电路的抗高压保护电路中,N沟道耗尽型FET管Q3、N沟道耗尽型FET管Q4均为N沟道耗尽型FET管,工作频率高,噪声小,正常工作时N沟道耗尽型FET管的栅极和源极之间电压为零,整个电路保持导通,不像增强型MOSFET管还需要提供一个导通电压。
上述用于低压电压测量电路的抗高压保护电路中,N沟道JFET管Q1和N沟道JFET管Q2均为N沟道结型场效应管,其作为限流器件,该器件始终处于导通状态,当没有电流流过时,其导通电阻很小,如果有电流流过并且该电流接近其饱和漏源极电流IDSS时,其导通阻抗会急速增大,因此由其组成的限流电路在起保护作用时保护电流小且正常情况导通电阻也小,适合抗高压保护电路。
正常信号输入时,因为限压电路的二极管CR3、CR4处于截止状态,没有电流流过(由于耐压电路为全浮结构,理论上没有漏电流,其上流过的电流是由限压电路中二极管CR3或CR4的反向电流和所保护的电压测量电路的漏电流决定的,通过精心设计可以将上述两种电流限制在pA级,而该耐压电路的导通电阻每一组小于5kohm,所以产生的电压误差在10nV级,再考虑漏电流的固定部分可以在校准时消除,所以实际误差可达nV级,这远小于热电动势(Thermal EMF)带来的误差,差将近三个数量级,因此无需考虑),因而也没有电流流过耐压电路的N沟道JFET管Q1和N沟道JFET管Q2,这两个结型场效应管的栅源极之间的电压等于零伏,这两个N沟道JFET管导通,由于没有电流流过,该结型场效应管漏极和源极之间的电压相等,使得用于耐压的N沟道耗尽型FET管Q3、Q4栅源极之间的电压也为零伏,由于N沟道耗尽型FET管Q3和Q4为耗尽型管,在栅源极之间的电压为零伏时,漏极和源极之间也存在导电沟道,因此N沟道耗尽型FET管Q3和Q4处于导通状态。
当有正高压或负高压出现时,该抗高压保护电路起到保护作用,下面详细介绍当这两种情况出现时该电路的工作过程。
当有大于正钳位电压单元U4电压的高压出现时,会有电流流过该电路,依次从N沟道耗尽型FET管Q3、N沟道JFET管Q1、N沟道JFET管Q2到N沟道耗尽型FET管Q4,同时限位电路的二极管CR4导通,而二极管CR3截止,电流流向正钳位电压单元U4,该电路的二极管CR3和二极管CR4应选用反向电流极低的二极管,导通时压降约为+0.7伏,因此此时N沟道耗尽型FET管Q4的漏极D41、D42极电位保持在(U4+0.7)伏,高出部分的电压则落在N沟道耗尽型FET管Q3、N沟道JFET管Q1、N沟道JFET管Q2和N沟道耗尽型FET管Q4上;随着电压增大,该保护电路中的电流也会增大,当电流增大到接近N沟道JFET管Q1的饱和漏源极电流IDSS时,N沟道JFET管Q1的漏源极电压VDS就会迅速增加,N沟道耗尽型FET管Q3的栅极、源极之间的电压VGS向负的方向快速增加,N沟道耗尽型FET管Q3的阻抗就会增加,从而抑制电路中的电流的增加,这是一负反馈的过程,最终会达到一个平衡,这个平衡电流不会超过N沟道JFET管Q1的饱和漏电流IDSS,从而大于正钳位电压单元U4电压的电压部分主要被呈现高阻状态的N沟道耗尽型FET管Q3所分担;此时N沟道JFET管Q2的漏源电压VDS为-0.7V,栅极G2与漏极D2的PN节正向导通(或稳压管CR2正向导通),N沟道耗尽型FET管Q4由于栅极G4为正电压,从而导通。
同理,当出现大于负钳位电压单元U3电压的高压出现时,会有电流依次从负钳位电压单元U3流向N沟道耗尽型FET管Q4、N沟道JFET管Q2、N沟道JFET管Q1和N沟道耗尽型FET管Q3,此时N沟道耗尽型FET管Q4的漏极D41、D42极电位保持在(U3-0.7)伏,多出部分的电压则落在N沟道耗尽型FET管Q4、N沟道JFET管Q2、N沟道JFET管Q1和N沟道耗尽型FET管Q3上,此时N沟道耗尽型FET管Q4和N沟道JFET管Q2工作,原理与前述相同。
N沟道JFET管Q1和N沟道JFET管Q2主要起限流作用,正常状态下,其漏极和源极之间能够流过的最大电流为IDSS,因此可以选择IDSS比较小的N沟道JFET管器件,如MMBF4117,其IDSS典型值只有30μA,由于保护电流小,所以落在耐压电路上的功率也小,可以选择小封装的器件,这会减小热电动势(Thermal EMF)噪声的影响并且减小电路的体积。
并联在N沟道JFET管Q1和N沟道JFET管Q2的漏极和源极之间的稳压管CR1和CR2用于保护N沟道JFET管Q1不被瞬间高压击穿,其参数的选择主要考虑N沟道JFET管Q1和N沟道JFET管Q2漏极和源极之间的耐压范围及MOSFET管Q3、MOSFET管Q4的栅极截止电压。
实施例2:
图2示出了本发明的抗高压保护电路的实施例2的电路。如图2所示,该实施例2与实施例1的区别在于,第一耐压单元和第二耐压单元位置互换,二者在电路中的顺序并不影响电路的耐压效果,在电路所起的作用与图1中的实施例1相同,该电路的工作原理也与实施例1相同,这里不再赘述。
以下针对实施例1进行测试,以验证本发明的有益效果。
实施例1的电路中各元件的选型如图5所示,所用的测试仪器为示波器TektronixDPO3032、±5VA电源DH1715A、校准器Fluke 5500A和万用表Keysight3458A,其中,校准器Fluke 5500A连接到电路的电压输入端VH1,可以提供直流电压和电流、交流电压和电流的多种波形和谐波;示波器Tektronix DPO3032带有双模拟通道,VIN通道1连接到电压输入端VH1,VOUT通道2连接到电压输出端OUT1;万用表Keysight3458A是一款高精度数字万用表,可以测量直流电流和10Hz~100kHz带宽的交流电流,该万用表串接在电压输入端VH1和本发明的保护电路之间,用于测量流过该保护电路的电流Ip。
如图5所示,N沟道耗尽型FET管选用CPC3982,该型号的N沟道耗尽型FET管最高耐压为800V;N沟道JFET管选用MMBF4117,该场效应管的漏极和源极间的最大电流IDSS为0.03mA~0.09mA;稳压器件选用稳压二极管MMBZ5240,该稳压二极管的稳压值为10V。
针对上述实施例1的测试电路,进行四组测试,分别改变电路的输入电压,测量该电路的输出电压及通过该保护电路的电流,具体结果如表1所示。
表1测试结果
测试1:
如图6所示,示波器Tektronix DPO3032的通道VIN和通道VOUT的量程都为1.00V,测试2校准器Fluke 5500A提供给本发明保护电路的输入电压为3V的直流输入,示波器Tektronix DPO3032测量的电压输出端VOUT输出也保持在3V,此时输入电压曲线与输出电压曲线重合在一起,所述保护电路中几乎无电流流过。
测试2:
为了避免通道VIN和通道VOUT的输出曲线重合,通道VIN和通道VOUT选用不同的量程。如图7所示,示波器Tektronix DPO3032的通道VIN的量程为5.00V,通道VOUT的量程都为2.00V,测试2校准器Fluke 5500A提供给本发明保护电路的输入电压为频率为20kHz、幅度为3V的交流输入,示波器Tektronix DPO3032测量的电压输出端VOUT的输出为频率为20kHz、幅度为2.99V的交流输出,所述保护电路中几乎无电流流过。
测试3:
为了使通道VIN和通道VOUT的曲线在同一个示波器屏幕上更清晰的呈现,将电路的输入电压衰减后接入示波器,且两个通道选用不同的量程。如图8所示,示波器TektronixDPO3032的通道VIN的量程为10.0V,通道VOUT的量程都为5.00mV,测试3校准器Fluke 5500A提供给本发明保护电路的输入电压为幅度为30×10V(输入电压衰减为原来的十分之一后接入示波器测量,电压值应为示波器读数的10倍)的直流输入,示波器Tektronix DPO3032测量的电压输出端VOUT的输出为3.21mV(1Ω电阻短接到地)的直流输出,所述保护电路中流过的电流Ip仅为103μA。
测试4:
为了使通道VIN和通道VOUT的曲线在同一个示波器屏幕上更清晰的呈现,将电路的输入电压和输出电压衰减后接入示波器,且两个通道选用不同的量程。如图9所示,示波器Tektronix DPO3032的通道VIN的量程为10.0V,通道VOUT的量程都为200mV,测试4校准器Fluke 5500A提供给本发明保护电路的输入电压为频率为100Hz、幅度为200V的交流输入,示波器Tektronix DPO3032测量的电压输出端VOUT的输出为频率为100Hz、幅度为501mV×10=5V(输出电压衰减为原来的十分之一后接入示波器测量,电压值应为示波器读数的10倍)的交流输出,所述保护电路中流过的电流Ip仅为150μA。
以上测试结果可知,在保护电路正常工作(即输入电压在正常范围内)时,电压几乎无损耗传输到输出端,当有高于正常电压范围(±5V)的高压输入时,保护电路中流过的电流Ip很小,仅为μA级,电路损耗很小,输出电压VOUT仍维持在正常范围内。
以上描述的是本发明的具体实施例,针对不同的应用场合及其耐压要求,可以对本发明电路进行相应的改进,第一耐压单元和第二耐压单元可以单独使用,也可以组合使用,只要每个耐压单元内的电路连接方式不变,既可任意串联使用,其正向耐压值由耐压电路中所有第一耐压单元的耐压值之和决定,其负向耐压值由耐压电路中所有第二那压单元的耐压值之和决定,不分次序,只需将各个耐压单元串联,例如,可以任意串联一个或多个第一耐压单元,满足更高的正向耐压要求;可以任意串联一个或多个第二耐压单元,满足更低的负向耐压要求。第一耐压单元和第二耐压单元也可串联一起使用,例如,可以将一个第一耐压单元再与串联在一起的多个第二耐压单元串联,满足一定的正向耐压要求和更低的负向耐压要求;可以将多个第一耐压单元串联,再与一个第二耐压单元串联,满足一定的负向耐压要求和更高的正向耐压要求;还可以将多个第一耐压单元与多个第二耐压单元串联连接,优选地,可通过将一个第一耐压单元和一个第二耐压单元串联作为耐压单元组,再将多个上述耐压单元组串联在一起,以同时满足更高的正向和更低的负向耐压要求。
例如N沟道耗尽型FET管的最高耐压为600V,而耐压电路需要耐±1000V,既可以将两个第一耐压单元串在一起再串两个第二耐压单元,也可以将一个第一耐压单元和第二耐压单元作为一组,串联两组,注意,当耐压电路中的第一耐压单元或第二耐压单元不止一个时,为了避免N沟道耗尽型FET管漏极和源极之间出现超过其耐压值的高压,则该第一耐压单元和/或第二耐压单元内的N沟道耗尽型FET管的漏极和源极之间应并联高压保护器件,可选择压敏电阻作为高压保护器件使用,其压敏电压应选择接近但低于MOS管的最高耐压值,如N沟道耗尽型FET管的最高耐压为600V,可选用560V压敏电阻,第二耐压单元也同样。
本领域技术人员应当理解,这些实施例仅用于说明本发明而不限制本发明的范围,对本发明所做的各种等价变型和修改均落入本发明所附权利要求所限定的范围内。
Claims (7)
1.一种用于低压电压测量电路的抗高压保护电路,包括电压输入端和电压输出端,串联在所述电压输入端与电压输出端之间的耐压电路,以及连接到所述电压输出端的限压电路,所述电压输出端连接到低压电压测量电路,其特征在于,所述耐压电路包括具有第一输入端和第一输出端的第一耐压单元和具有第二输入端和第二输出端的第二耐压单元,其中:
第一耐压单元还包括在第一输入端和第一输出端之间依次连接的作为耐压器件的N沟道耗尽型FET管和作为限流器件的N沟道JFET管,N沟道耗尽型FET管的漏极连接到第一输入端,N沟道耗尽型FET管的源极与N沟道JFET管的漏极连接,N沟道耗尽型FET管的栅极与N沟道JFET管的栅极连接,N沟道耗尽型FET管的栅极与N沟道JFET管的栅极的交接处再连接到N沟道JFET管的源极,N沟道JFET管的源极连接到第一输出端;
第二耐压单元还包括在第二输入端和第二输出端之间依次连接的作为限流器件的N沟道JFET管和作为耐压器件的N沟道耗尽型FET管,N沟道JFET管的源极连接第二输入端,N沟道JFET管的漏极与N沟道耗尽型FET管的源极连接,N沟道JFET管的栅极与N沟道耗尽型FET管的栅极连接,N沟道JFET管的栅极和N沟道耗尽型FET管的栅极的交接处再连接到N沟道JFET管的源极,N沟道耗尽型FET管的漏极连接到第二输出端;
在所述耐压电路中,一个或多个第一耐压单元和一个或多个第二耐压单元可任意串联连接在所述电压输入端和电压输出端之间。
2.根据权利要求1所述的用于低压电压测量电路的抗高压保护电路,其特征在于,在所述耐压电路中,一个第一耐压单元和一个第二耐压单元串联组成耐压单元组,一个或多个耐压单元组串联连接在所述电压输入端和电压输出端之间。
3.根据权利要求2所述的用于低压电压测量电路的抗高压保护电路,其特征在于,所述第一耐压单元和第二耐压单元还包括由稳压管组成的保护电路,稳压管的阳极与N沟道JFET管的源极和栅极的交接处相连,稳压管的阴极与N沟道耗尽型FET管的源极和N沟道JFET管的漏极的交接处相连,所述保护电路保护N沟道JFET管不受瞬时高压的损害。
4.根据权利要求1至3任一项所述的用于低压电压测量电路的抗高压保护电路,其特征在于,所述限压电路包括由正钳位电压单元与第一二极管的阴极相连而形成的正限压电路以及负钳位电压单元与第二二极管的阳极相连而形成的负限压电路,其中,所述第一二极管的阳极与第二二极管的阴极连接在一起,第一二极管的阳极与第二二极管的阴极的交接处连接到所述电压输出端。
5.一种用于低压电压测量电路的抗高压保护电路,包括电压输入端和电压输出端,串联在所述电压输入端与电压输出端之间的耐压电路,以及连接到所述电压输出端的限压电路,所述电压输出端连接到低压电压测量电路,其特征在于,所述耐压电路包括具有第一输入端和第一输出端的第一耐压单元或具有第二输入端和第二输出端的第二耐压单元,其中:
第一耐压单元还包括在第一输入端和第一输出端之间依次连接的作为耐压器件的N沟道耗尽型FET管和作为限流器件的N沟道JFET管,N沟道耗尽型FET管的漏极连接到第一输入端,N沟道耗尽型FET管的源极与N沟道JFET管的漏极连接,N沟道耗尽型FET管的栅极与N沟道JFET管的栅极连接,N沟道耗尽型FET管的栅极与N沟道JFET管的栅极的交接处再连接到N沟道JFET管的源极,N沟道JFET管的源极连接到第一输出端;
第二耐压单元还包括在第二输入端和第二输出端之间依次连接的作为限流器件的N沟道JFET管和作为耐压器件的N沟道耗尽型FET管,N沟道JFET管的源极连接第二输入端,N沟道JFET管的漏极与N沟道耗尽型FET管的源极连接,N沟道JFET管的栅极与N沟道耗尽型FET管的栅极连接,N沟道JFET管的栅极和N沟道耗尽型FET管的栅极的交接处再连接到N沟道JFET管的源极,N沟道耗尽型FET管的漏极连接到第二输出端;
在所述耐压电路中,一个或多个第一耐压单元或一个或多个第二耐压单元可任意串联连接在所述电压输入端和电压输出端之间。
6.根据权利要求5所述的用于低压电压测量电路的抗高压保护电路,其特征在于,所述第一耐压单元和第二耐压单元还包括由稳压管组成的保护电路,稳压管的阳极与N沟道JFET管的源极和栅极的交接处相连,稳压管的阴极与N沟道耗尽型FET管的源极和N沟道JFET管的漏极的交接处相连,所述保护电路保护N沟道JFET管不受瞬时高压的损害。
7.根据权利要求5或6所述的用于低压电压测量电路的抗高压保护电路,其特征在于,所述限压电路包括由正钳位电压单元与第一二极管的阴极相连而形成的正限压电路以及负钳位电压单元与第二二极管的阳极相连而形成的负限压电路,其中,所述第一二极管的阳极与第二二极管的阴极连接在一起,第一二极管的阳极与第二二极管的阴极的交接处连接到所述电压输出端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610079518.8A CN105610142B (zh) | 2016-02-04 | 2016-02-04 | 一种用于低压电压测量电路的抗高压保护电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610079518.8A CN105610142B (zh) | 2016-02-04 | 2016-02-04 | 一种用于低压电压测量电路的抗高压保护电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105610142A CN105610142A (zh) | 2016-05-25 |
CN105610142B true CN105610142B (zh) | 2018-02-23 |
Family
ID=55989774
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610079518.8A Active CN105610142B (zh) | 2016-02-04 | 2016-02-04 | 一种用于低压电压测量电路的抗高压保护电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105610142B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113595047A (zh) * | 2021-08-20 | 2021-11-02 | 南通大学 | 一种用于在线测量功率晶体管导通压降的无源钳位电路 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7348826B1 (en) * | 2005-03-18 | 2008-03-25 | Qspeed Semiconductor Inc. | Composite field effect transistor |
CN101189778A (zh) * | 2005-06-03 | 2008-05-28 | 施耐德电器工业公司 | 电压浪涌保护设备和包括该设备的电子电路 |
CN101702508A (zh) * | 2009-11-19 | 2010-05-05 | 上海长园维安微电子有限公司 | 双向阻断型浪涌保护器件 |
CN101931220A (zh) * | 2009-06-23 | 2010-12-29 | 柏恩氏股份有限公司 | 在主电流路径中具有增强模式器件的瞬变阻挡单元 |
US8254073B1 (en) * | 2009-05-06 | 2012-08-28 | Supertex, Inc. | High voltage transmit/receive switch and method therefor |
CN203813432U (zh) * | 2014-04-21 | 2014-09-03 | 唐绍根 | 一种限流保护电路 |
CN205489504U (zh) * | 2016-02-04 | 2016-08-17 | 北京康斯特仪表科技股份有限公司 | 一种用于低压电压测量电路的抗高压保护电路 |
-
2016
- 2016-02-04 CN CN201610079518.8A patent/CN105610142B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7348826B1 (en) * | 2005-03-18 | 2008-03-25 | Qspeed Semiconductor Inc. | Composite field effect transistor |
CN101189778A (zh) * | 2005-06-03 | 2008-05-28 | 施耐德电器工业公司 | 电压浪涌保护设备和包括该设备的电子电路 |
US8254073B1 (en) * | 2009-05-06 | 2012-08-28 | Supertex, Inc. | High voltage transmit/receive switch and method therefor |
CN101931220A (zh) * | 2009-06-23 | 2010-12-29 | 柏恩氏股份有限公司 | 在主电流路径中具有增强模式器件的瞬变阻挡单元 |
CN101702508A (zh) * | 2009-11-19 | 2010-05-05 | 上海长园维安微电子有限公司 | 双向阻断型浪涌保护器件 |
CN203813432U (zh) * | 2014-04-21 | 2014-09-03 | 唐绍根 | 一种限流保护电路 |
CN205489504U (zh) * | 2016-02-04 | 2016-08-17 | 北京康斯特仪表科技股份有限公司 | 一种用于低压电压测量电路的抗高压保护电路 |
Also Published As
Publication number | Publication date |
---|---|
CN105610142A (zh) | 2016-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108761284B (zh) | 场效应管击穿电压特性中的漏极漏电流测试电路和方法 | |
CN110098184B (zh) | 晶体管器件的静电放电保护 | |
CN107345996A (zh) | 场效应管测试电路及测试方法 | |
CN110045224B (zh) | 一种开尔文连接电路的测试电路及测试方法 | |
CN205489504U (zh) | 一种用于低压电压测量电路的抗高压保护电路 | |
CN103048600A (zh) | 一种半导体器件反向击穿电压测试系统 | |
CN114755553B (zh) | 一种低功耗屏蔽栅半导体功率器件的测试系统 | |
CN208334553U (zh) | 一种场效应管击穿电压特性中的漏极漏电流测试电路 | |
CN105610142B (zh) | 一种用于低压电压测量电路的抗高压保护电路 | |
KR20130100753A (ko) | 입력 보호 회로 | |
KR101157354B1 (ko) | 고용량 및 고전류를 위한 전자이주 시험 실시 방법 및 이를 위한 회로 | |
CN104034956A (zh) | 一种正负电压测量电路 | |
CN210038116U (zh) | 一种开尔文连接电路的测试电路 | |
CN106533142B (zh) | 一种防倒灌电路 | |
CN112394228A (zh) | 一种氮化镓功率器件导通电阻测试电路 | |
CN207380122U (zh) | Mosfet漏源极耐压检测电路 | |
CN107238347B (zh) | 应力应变测量系统中应变计连接导线的自动修正方法 | |
US20200112169A1 (en) | System and method for over voltage protection in both positive and negative polarities | |
CN102769008B (zh) | 一种增加单位测试模块的可测器件Kelvin测试回路 | |
CN105988072A (zh) | Mos晶体管的开启电压测试系统及测试方法 | |
WO2022093449A1 (en) | Leakage compensation technique for current sensor | |
CN207037014U (zh) | 场效应管测试电路 | |
CN105652943A (zh) | 高压电源控制电路 | |
CN105548651B (zh) | 测量装置 | |
CN105547341A (zh) | 一种测量五线制差动电阻式传感器的装置和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |