CN105608033A - 半导体装置及其操作方法 - Google Patents

半导体装置及其操作方法 Download PDF

Info

Publication number
CN105608033A
CN105608033A CN201510463043.8A CN201510463043A CN105608033A CN 105608033 A CN105608033 A CN 105608033A CN 201510463043 A CN201510463043 A CN 201510463043A CN 105608033 A CN105608033 A CN 105608033A
Authority
CN
China
Prior art keywords
data
output
signal
register
data set
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510463043.8A
Other languages
English (en)
Other versions
CN105608033B (zh
Inventor
赵晧成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN105608033A publication Critical patent/CN105608033A/zh
Application granted granted Critical
Publication of CN105608033B publication Critical patent/CN105608033B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1036—Read-write modes for single port memories, i.e. having either a random port or a serial port using data shift registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30105—Register structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/30134—Register stacks; shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)
  • Logic Circuits (AREA)

Abstract

一种半导体装置，包括：寄存器输入选择块，被配置为响应于移位控制信号和捕获控制信号，串行地接收输入数据并输出并行的输入数据作为第一数据集和第二数据集，或者接收寄存器选择输出信号并输出寄存器选择输出信号作为第一数据集和第二数据集；第一数据寄存器，被配置为接收并储存第一数据集，并且输出储存的数据作为第一寄存器输出信号；第二数据寄存器，被配置为接收并储存第一数据集和第二数据集，并且输出储存的数据作为第二寄存器输出信号；寄存器输出选择块，被配置为输出第一寄存器输出信号和第二寄存器输出信号之一作为寄存器选择输出信号；以及数据输出选择块，被配置为串行地输出第一数据集和第二数据集之一作为输出数据。

Description

半导体装置及其操作方法
相关申请的交叉引用
本申请要求于2014年11月17日在韩国知识产权局提交的第10-2014-0160070号韩国申请的优先权，该韩国申请通过引用全部合并于此。
技术领域
各种实施例总体上涉及一种半导体集成电路，更具体地，涉及一种半导体装置。
背景技术
可以开发半导体装置来执行各种操作。
具体地，在半导体装置的测试操作中，为了模拟测试条件，半导体装置可以配置为储存控制信号，或可以配置为接收从外部输入的数据。在半导体装置的测试操作中，为了模拟测试条件，半导体装置可以根据从外部输入的命令来选择性地输出储存的控制信号或数据之中的满足测试条件的控制信号或数据。
不同于晶片状态的半导体装置，封装的半导体装置受限于插脚或焊盘的数量，其中，控制信号或数据可以经由插脚或焊盘从外部输入。因此，持续地开发这样的半导体装置，即，该半导体装置能够储存控制信号或数据来执行特定条件的操作，由此利用控制信号或数据通过满足特定条件来执行各种操作。
发明内容
在实施例中，一种半导体装置可以包括寄存器输入选择块，寄存器输入选择块被配置为响应于移位控制信号和捕获控制信号，接收串行型的输入数据并输出输入数据作为并行型的第一数据集和第二数据集，或者接收寄存器选择输出信号并输出寄存器选择输出信号作为第一数据集和第二数据集。半导体装置可以包括第一数据寄存器，第一数据寄存器被配置为接收并储存第一数据集，并且输出储存的数据作为第一寄存器输出信号。半导体装置可以包括第二数据寄存器，第二数据寄存器被配置为接收并储存第一数据集和第二数据集，并且输出储存的数据作为第二寄存器输出信号。半导体装置可以包括寄存器输出选择块，寄存器输出选择块被配置为输出第一寄存器输出信号和第二寄存器输出信号之一作为寄存器选择输出信号。半导体装置可以包括数据输出选择块，数据输出选择块被配置为串行地输出第一数据集和第二数据集之一作为输出数据。
在实施例中，一种半导体装置的操作方法可以包括数据输入动作，即，输出串行型的输入数据作为并行型的至少一个数据集。半导体装置的操作方法可以包括数据储存动作，即，将至少一个数据集储存在多个数据寄存器之一中。半导体装置的操作方法可以包括数据选择动作，即，选择储存在多个数据寄存器之一中的数据，并且输出储存在选择的数据寄存器中的数据作为寄存器选择输出信号。半导体装置的操作方法可以包括数据捕获动作，即，储存寄存器选择输出信号并输出储存的信号作为第一数据集和第二数据集。半导体装置的操作方法可以包括数据移位动作，即，移位并行型的第一数据集和第二数据集的各个比特并输出串行型的数据。半导体装置的操作方法可以包括数据输出动作，即，输出移位的第一数据集和第二数据集之一作为输出数据。
附图说明
图1是示出根据实施例的半导体装置的代表性示例的配置图。
图2是示出图1中示出的寄存器输入选择块的代表性示例的配置图。
图3是示出图1中示出的第一数据寄存器的代表性示例的配置图。
图4是示出图1中示出的第二数据寄存器的代表性示例的配置图。
图5示出采用根据以上参考图1至图4所讨论的实施例的半导体装置的系统的代表性示例的框图。
具体实施方式
在下文中，将在下面参考附图通过各种实施例的示例来描述半导体装置及其操作方法。
参考图1，根据实施例的半导体装置可以包括寄存器输入选择块100、第一数据寄存器200和第二数据寄存器300。半导体装置可以包括寄存器输出选择块400和数据输出选择块500。寄存器输入选择块100可以配置为接收时钟CLK信号。第一数据寄存器200可以配置为接收时钟CLK信号。第二数据寄存器300可以配置为接收时钟CLK信号。
寄存器输入选择块100可以输出输入数据IN_data和寄存器选择输出信号R_s<0:3>之一来作为第一数据集D_A<0:1>和第二数据集D_B<0:1>。输入数据IN_data和寄存器选择输出信号R_s<0:3>之一可以响应于移位控制信号Shift_c和捕获控制信号Cap_c而由寄存器输入选择块100输出为第一数据集D_A<0:1>和第二数据集D_B<0:1>。例如，寄存器输入选择块100可以响应于移位控制信号Shift_c和捕获控制信号Cap_c输出串行型的输入数据IN_data，来作为并行型的第一数据集D_A<0:1>和第二数据集D_B<0:1>。例如，寄存器输入选择块100可以响应于移位控制信号Shift_c和捕获控制信号Cap_c输出并行型的寄存器选择输出信号R_s<0:3>，来作为并行型的第一数据集D_A<0:1>和第二数据集D_B<0:1>。
第一数据寄存器200可以响应于第一更新信号Update1来接收并储存第一数据集D_A<0:1>，并且输出储存的数据作为第一寄存器输出信号R_out1<0:1>。例如，如果第一更新信号Update1被使能，那么第一数据寄存器200接收并储存第一数据集D_A<0:1>，并且输出储存的数据作为第一寄存器输出信号R_out1<0:1>。例如，如果第一更新信号Update1被禁止，那么第一数据寄存器200输出储存在其中的先前数据作为第一寄存器输出信号R_out1<0:1>，而与第一数据集D_A<0:1>无关。
第二数据寄存器300可以响应于第二更新信号Update2来接收并储存第一数据集D_A<0:1>和第二数据集D_B<0:1>，并且输出储存的数据作为第二寄存器输出信号R_out2<0:3>。例如，如果第二更新信号Update2被使能，那么第二数据寄存器300接收并储存第一数据集D_A<0:1>和第二数据集D_B<0:1>，并且输出储存的数据作为第二寄存器输出信号R_out2<0:3>。例如，如果第二更新信号Update2被禁止，那么第二数据寄存器300输出储存在其中的先前数据作为第二寄存器输出信号R_out2<0:3>，而与第一数据集D_A<0:1>和第二数据集D_B<0:1>无关。
寄存器输出选择块400可以响应于选择信号Select_s输出第一寄存器输出信号R_out1<0:1>或第二寄存器输出信号R_out2<0:3>之一，来作为寄存器选择输出信号R_s<0:3>。例如，如果选择信号Select_s被使能，那么寄存器输出选择块400输出第一寄存器输出信号R_out1<0:1>作为寄存器选择输出信号R_s<0:3>。例如，如果选择信号Select_s被禁止，那么寄存器输出选择块400输出第二寄存器输出信号R_out2<0:3>作为寄存器选择输出信号R_s<0:3>。下面可以如下地描述选择信号Select_s被使能的示例。如果选择信号Select_s被使能，那么寄存器输出选择块400输出第一寄存器输出信号R_out1<0:1>，来作为寄存器选择输出信号R_s<0:3>的第一和第二寄存器选择输出信号R_s<0:1>，而与其余的寄存器选择输出信号R_s<2:3>无关。寄存器输出选择块400响应于选择信号Select_s来选择并且输出由两个数据寄存器200、300输出的信号R_out1<0:1>和信号R_out2<0:3>之一。因此，由于寄存器输出选择块400配置为输出两个信号R_out1<0:1>或四个信号R_out2<0:3>，所以寄存器输出选择块400需要四条信号线，因此在输出两个信号的示例中，其余的两条信号线处于闲置状态。
数据输出选择块500可以响应于选择信号Select_s输出第一数据集D_A<0:1>的末数据D_A<1>或第二数据集D_B<0:1>的末数据D_B<1>中的一个，来作为输出数据OUT_data。例如，如果选择信号Select_s被使能，那么数据输出选择块500输出第一数据集D_A<0:1>的末数据D_A<1>作为输出数据OUT_data。例如，如果选择信号Select_s被禁止，那么数据输出选择块500输出第二数据集D_B<0:1>的末数据D_B<1>作为输出数据OUT_data。
参考图2，寄存器输入选择块100可以包括第一时钟控制单元110以及第一信号选择输入单元120、第二信号选择输入单元130、第三信号选择输入单元140和第四信号选择输入单元150。
第一时钟控制单元110输出时钟CLK作为第一控制时钟CLK_c1。第一时钟控制单元110可以响应于移位控制信号Shift_c和捕获控制信号Cap_c来输出时钟CLK作为第一控制时钟CLK_c1。例如，甚至当移位控制信号Shift_c和捕获控制信号Cap_c之一被使能时，第一时钟控制单元110也输出时钟CLK作为第一控制时钟CLK_c1。例如，当移位控制信号Shift_c和捕获控制信号Cap_c二者都被禁止时，第一时钟控制单元110将第一控制时钟CLK_c1固定为特定电平，即，例如低电平。
第一时钟控制单元110可以包括NOR门NOR1、第一NAND门ND1以及第一反相器IV1和第二反相器IV2。NOR门NOR1配置为接收移位控制信号Shift_c和捕获控制信号Cap_c。第一反相器IV1配置为接收NOR门NOR1的输出信号。第一NAND门ND1配置为接收第一反相器IV1的输出信号和时钟CLK。第二反相器IV2配置为接收第一NAND门ND1的输出信号，并且输出第一控制时钟CLK_c1。
第一信号选择输入单元120响应于移位控制信号Shift_c来选择寄存器选择输出信号R_s<0:3>的第一信号R_s<0>和输入数据IN_data之一，并且与第一控制时钟CLK_c1同步地输出选择的信号作为第一数据集D_A<0:1>的第一数据D_A<0>。例如，第一信号选择输入单元120在移位控制信号Shift_c被使能时选择输入数据IN_data，并且在第一控制时钟CLK_c1转变为特定电平(即，高电平)时接收并储存选择的信号，并且输出选择的信号作为第一数据集D_A<0:1>的第一数据D_A<0>。例如，第一信号选择输入单元120在移位控制信号Shift_c被禁止时选择寄存器选择输出信号R_s<0:3>的第一信号R_s<0>，并且在第一控制时钟CLK_c1转变为特定电平(即，高电平)时接收并储存选择的信号，并且输出选择的信号作为第一数据集D_A<0:1>的第一数据D_A<0>。例如，在第一控制时钟CLK_c1被固定为低电平的示例中，第一信号选择输入单元120输出先前储存在其中的信号作为第一数据集D_A<0:1>的第一数据D_A<0>。
第一信号选择输入单元120可以包括第一复用器121和第一触发器122。第一复用器121选择并输出寄存器选择输出信号R_s<0:3>的第一信号R_s<0>和输入数据IN_data之一。第一复用器121可以响应于移位控制信号Shift_c来选择并输出寄存器选择输出信号R_s<0:3>的第一信号R_s<0>和输入数据IN_data之一。当第一控制时钟CLK_c1转变为高电平时，第一触发器122可以接收并储存第一复用器121的输出，并且输出储存的信号作为第一数据集D_A<0:1>的第一数据D_A<0>。当第一控制时钟CLK_c1被固定为低电平时，第一触发器122输出先前储存在其中的信号作为第一数据集D_A<0:1>的第一数据D_A<0>，而与第一复用器121的输出无关。
第二信号选择输入单元130响应于移位控制信号Shift_c来选择寄存器选择输出信号R_s<0:3>的第二信号R_s<1>或第一触发器122的输出(即，第一数据集D_A<0:1>的第一数据D_A<0>)，并且与第一控制时钟CLK_c1同步地输出选择的信号作为第一数据集D_A<0:1>的第二数据D_A<1>。例如，第二信号选择输入单元130在移位控制信号Shift_c被使能时选择第一数据集D_A<0:1>的第一数据D_A<0>，并且在第一控制时钟CLK_c1转变为特定电平(即，高电平)时接收并储存选择的信号，并且输出选择的信号作为第一数据集D_A<0:1>的第二数据D_A<1>。例如，第二信号选择输入单元130在移位控制信号Shift_c被禁止时选择寄存器选择输出信号R_s<0:3>的第二信号R_s<1>，并且在第一控制时钟CLK_c1转变为特定电平(即，高电平)时接收并储存选择的信号，并且输出选择的信号作为第一数据集D_A<0:1>的第二数据D_A<1>。例如，在第一控制时钟CLK_c1被固定为低电平的示例中，第二信号选择输入单元130输出先前储存在其中的信号作为第一数据集D_A<0:1>的第二数据D_A<1>。
第二信号选择输入单元130可以包括第二复用器131和第二触发器132。第二复用器131可以选择并输出寄存器选择输出信号R_s<0:3>的第二信号R_s<1>或第一数据集D_A<0:1>的第一数据D_A<0>。第二复用器131可以响应于移位控制信号Shift_c来选择并输出寄存器选择输出信号R_s<0:3>的第二信号R_s<1>或第一数据集D_A<0:1>的第一数据D_A<0>。当第一控制时钟CLK_c1转变为高电平时，第二触发器132可以接收并储存第二复用器131的输出，并且输出储存的信号作为第一数据集D_A<0:1>的第二数据D_A<1>。当第一控制时钟CLK_c1被固定为低电平时，第二触发器132可以输出先前储存在其中的信号作为第一数据集D_A<0:1>的第二数据D_A<1>，而与第二复用器131的输出无关。
第三信号选择输入单元140响应于移位控制信号Shift_c来选择寄存器选择输出信号R_s<0:3>的第三信号R_s<2>或第二触发器132的输出(即，第一数据集D_A<0:1>的第二数据D_A<1>)，并且与第一控制时钟CLK_c1同步地输出选择的信号作为第二数据集D_B<0:1>的第一数据D_B<0>。例如，第三信号选择输入单元140在移位控制信号Shift_c被使能时选择第一数据集D_A<0:1>的第二数据D_A<1>，并且在第一控制时钟CLK_c1转变为特定电平(即，高电平)时接收并储存选择的信号，并且输出选择的信号作为第二数据集D_B<0:1>的第一数据D_B<0>。例如，第三信号选择输入单元140在移位控制信号Shift_c被禁止时选择寄存器选择输出信号R_s<0:3>的第三信号R_s<2>，并且在第一控制时钟CLK_c1转变为特定电平(即，高电平)时接收并储存选择的信号，并且输出选择的信号作为第二数据集D_B<0:1>的第一数据D_B<0>。例如，在第一控制时钟CLK_c1被固定为低电平的示例中，第三信号选择输入单元140输出先前储存在其中的信号作为第二数据集D_B<0:1>的第一数据D_B<0>。
第三信号选择输入单元140可以包括第三复用器141和第三触发器142。第三复用器141可以选择并输出寄存器选择输出信号R_s<0:3>的第三信号R_s<2>或第一数据集D_A<0:1>的第二数据D_A<1>。第三复用器141可以响应于移位控制信号Shift_c来选择并输出寄存器选择输出信号R_s<0:3>的第三信号R_s<2>或第一数据集D_A<0:1>的第二数据D_A<1>。当第一控制时钟CLK_c1转变为高电平时，第三触发器142可以接收并储存第三复用器141的输出，并且输出储存的信号作为第二数据集D_B<0:1>的第一数据D_B<0>。当第一控制时钟CLK_c1被固定为低电平时，第三触发器142可以输出先前储存在其中的信号作为第二数据集D_B<0:1>的第一数据D_B<0>，而与第三复用器141的输出无关。
第四信号选择输入单元150响应于移位控制信号Shift_c来选择寄存器选择输出信号R_s<0:3>的第四信号R_s<3>或第三触发器142的输出(即，第二数据集D_B<0:1>的第一数据D_B<0>)，并且与第一控制时钟CLK_c1同步地输出选择的信号作为第二数据集D_B<0:1>的第二数据D_B<1>。例如，第四信号选择输入单元150在移位控制信号Shift_c被使能时选择第二数据集D_B<0:1>的第一数据D_B<0>，并且在第一控制时钟CLK_c1转变为特定电平(即，高电平)时接收并储存选择的信号，并且输出选择的信号作为第二数据集D_B<0:1>的第二数据D_B<1>。例如，第四信号选择输入单元150在移位控制信号Shift_c被禁止时选择寄存器选择输出信号R_s<0:3>的第四信号R_s<3>，并且在第一控制时钟CLK_c1转变为特定电平(即，高电平)时接收并储存选择的信号，并且输出选择的信号作为第二数据集D_B<0:1>的第二数据D_B<1>。例如，在第一控制时钟CLK_c1被固定为低电平的示例中，第四信号选择输入单元150输出先前储存在其中的信号作为第二数据集D_B<0:1>的第二数据D_B<1>。
第四信号选择输入单元150可以包括第四复用器151和第四触发器152。第四复用器151可以响应于移位控制信号Shift_c来选择并输出寄存器选择输出信号R_s<0:3>的第四信号R_s<3>或第二数据集D_B<0:1>的第一数据D_B<0>。当第一控制时钟CLK_c1转变为高电平时，第四触发器152可以接收并储存第四复用器151的输出，并且输出储存的信号作为第二数据集D_B<0:1>的第二数据D_B<1>。当第一控制时钟CLK_c1被固定为低电平时，第四触发器152可以输出先前储存在其中的信号作为第二数据集D_B<0:1>的第二数据D_B<1>，而与第四复用器151的输出无关。
参考图3，第一数据寄存器200可以包括第二时钟控制单元210以及触发器220和230(即，第五触发器220和第六触发器230)。
第二时钟控制单元210例如在第一更新信号Update1被使能时，可以输出时钟CLK作为第二控制时钟CLK_c2，并且例如在第一更新信号Update1被禁止时，将第二控制时钟CLK_c2固定为低电平。
第二时钟控制单元210可以包括第二NAND门ND2和第三反相器IV3。第二NAND门ND2接收时钟CLK和第一更新信号Update1。第三反相器IV3接收第二NAND门ND2的输出信号，并且输出第二控制时钟CLK_c2。
当第二控制时钟CLK_c2是高电平时，第五触发器220可以接收并储存第一数据集D_A<0:1>的第一数据D_A<0>，并且可以输出储存的信号作为第一寄存器输出信号R_out1<0:1>的第一信号R_out1<0>。当第二控制时钟CLK_c2是低电平时，第五触发器220可以输出储存在其中的先前数据作为第一寄存器输出信号R_out1<0:1>的第一信号R_out1<0>，而与第一数据集D_A<0:1>的第一数据D_A<0>无关。
当第二控制时钟CLK_c2是高电平时，第六触发器230可以接收并储存第一数据集D_A<0:1>的第二数据D_A<1>，并且可以输出储存的信号作为第一寄存器输出信号R_out1<0:1>的第二信号R_out1<1>。当第二控制时钟CLK_c2是低电平时，第六触发器230可以输出储存在其中的先前数据作为第一寄存器输出信号R_out1<0:1>的第二信号R_out1<1>，而与第一数据集D_A<0:1>的第二数据D_A<1>无关。
参考图4，第二数据寄存器300可以包括第三时钟控制单元310以及触发器320、330、340和350(即，第七触发器320、第八触发器330、第九触发器340和第十触发器350)。
第三时钟控制单元310可以输出时钟CLK作为第三控制时钟CLK_c3。第三时钟控制单元310可以响应于第二更新信号Update2来输出时钟CLK作为第三控制时钟CLK_c3。例如，当第二更新信号Update2被使能时，第三时钟控制单元310输出时钟CLK作为第三控制时钟CLK_c3。例如，当第二更新信号Update2被禁止时，第三时钟控制单元310将第三控制时钟CLK_c3固定为低电平。
当第三控制时钟CLK_c3处于例如高电平时，第七触发器320可以接收并储存第一数据集D_A<0:1>的第一数据D_A<0>，并且可以输出储存的信号作为第二寄存器输出信号R_out2<0:3>的第一信号R_out2<0>。例如，当第三控制时钟CLK_c3处于例如低电平时，第七触发器320可以输出储存在其中的先前数据作为第二寄存器输出信号R_out2<0:3>的第一信号R_out2<0>，而与第一数据集D_A<0:1>的第一数据D_A<0>无关。
当第三控制时钟CLK_c3处于例如高电平时，第八触发器330可以接收并储存第一数据集D_A<0:1>的第二数据D_A<1>，并且可以输出储存的信号作为第二寄存器输出信号R_out2<0:3>的第二信号R_out2<1>。例如，当第三控制时钟CLK_c3处于例如低电平时，第八触发器330可以输出储存在其中的先前数据作为第二寄存器输出信号R_out2<0:3>的第二信号R_out2<1>，而与第一数据集D_A<0:1>的第二数据D_A<1>无关。
当第三控制时钟CLK_c3处于例如高电平时，第九触发器340可以接收并储存第二数据集D_B<0:1>的第一数据D_B<0>，并且可以输出储存的信号作为第二寄存器输出信号R_out2<0:3>的第三信号R_out2<2>。例如，当第三控制时钟CLK_c3处于例如低电平时，第九触发器340可以输出储存在其中的先前数据作为第二寄存器输出信号R_out2<0:3>的第三信号R_out2<2>，而与第二数据集D_B<0:1>的第一数据D_B<0>无关。
当第三控制时钟CLK_c3处于例如高电平时，第十触发器350可以接收并储存第二数据集D_B<0:1>的第二数据D_B<1>，并且可以输出储存的信号作为第二寄存器输出信号R_out2<0:3>的第四信号R_out2<3>。例如，当第三控制时钟CLK_c3处于例如低电平时，第十触发器350可以输出储存在其中的先前数据作为第二寄存器输出信号R_out2<0:3>的第四信号R_out2<3>，而与第二数据集D_B<0:1>的第二数据D_B<1>无关。
下面将描述如上述所配置的根据各种实施例的半导体装置的操作。
首先描述的是将数据储存在第一数据寄存器200和第二数据寄存器300中的操作的示例。
为了将数据储存在第一数据寄存器200和第二数据寄存器300中，使能移位控制信号Shift_c，并禁止捕获控制信号Cap_c。
将参考图2来描述寄存器输入选择块100的操作。
当移位控制信号Shift_c被使能时，第一时钟控制单元110输出时钟CLK作为第一控制时钟CLK_c1。
如果移位控制信号Shift_c被使能，那么当第一控制时钟CLK_c1转变为高电平时，第一信号选择输入单元120接收并储存输入数据IN_data，并且输出储存的信号作为第一数据集D_A<0:1>的第一数据D_A<0>。
如果移位控制信号Shift_c被使能，那么当第一控制时钟CLK_c1转变为高电平时，第二信号选择输入单元130接收并储存第一信号选择输入单元120的输出信号(即，第一数据集D_A<0:1>的第一数据D_A<0>)，并且输出储存的信号作为第一数据集D_A<0:1>的第二数据D_A<1>。
如果移位控制信号Shift_c被使能，那么当第一控制时钟CLK_c1转变为高电平时，第三信号选择输入单元140接收并储存第二信号选择输入单元130的输出信号(即，第一数据集D_A<0:1>的第二数据D_A<1>)，并且输出储存的信号作为第二数据集D_B<0:1>的第一数据D_B<0>。
如果移位控制信号Shift_c被使能，那么当第一控制时钟CLK_c1转变为高电平时，第四信号选择输入单元150接收并储存第三信号选择输入单元140的输出信号(即，第二数据集D_B<0:1>的第一数据D_B<0>)，并且输出储存的信号作为第二数据集D_B<0:1>的第二数据D_B<1>。
综上所述，当移位控制信号Shift_c被使能且第一控制时钟CLK_c1转变为高电平时，第一信号选择输入单元120接收并储存输入数据IN_data，并且输出储存的信号。当移位控制信号Shift_c被使能且第一控制时钟CLK_c1转变为高电平时，第二信号选择输入单元130接收并储存第一信号选择输入单元120的输出，并且输出储存的信号。当移位控制信号Shift_c被使能且第一控制时钟CLK_c1转变为高电平时，第三信号选择输入单元140接收并储存第二信号选择输入单元130的输出，并且输出储存的信号。当移位控制信号Shift_c被使能且第一控制时钟CLK_c1转变为高电平时，第四信号选择输入单元150接收并储存第三信号选择输入单元140的输出，并且输出储存的信号。
即，当移位控制信号Shift_c被使能时，每次第一控制时钟CLK_c1转变为高电平，第一信号选择输入单元120、第二信号选择输入单元130、第三信号选择输入单元140和第四信号选择输入单元150就接收并储存串行输入的输入数据IN_data，并且以并行类型输出储存的信号。
当第一更新信号Update1被使能时，第一数据寄存器200接收并储存第一数据集D_A<0:1>(即，第一信号选择输入单元120和第二信号选择输入单元130的输出)，并且输出储存的信号作为第一寄存器输出信号R_out1<0:1>。
将参考图3来描述第一数据寄存器200的示例操作。
例如但不限于，当第一更新信号Update1被使能时，第二时钟控制单元210输出时钟CLK作为第二控制时钟CLK_c2。
当第二控制时钟CLK_c2转变为高电平时，第五触发器220接收并储存第一数据集D_A<0:1>的第一数据D_A<0>，并且输出储存的信号作为第一寄存器输出信号R_out1<0:1>的第一信号R_out1<0>。
当第二控制时钟CLK_c2转变为高电平时，第六触发器230接收并储存第一数据集D_A<0:1>的第二数据D_A<1>，并且输出储存的信号作为第一寄存器输出信号R_out1<0:1>的第二信号R_out1<1>。
当第二更新信号Update2被使能时，第二数据寄存器300接收并储存第一数据集D_A<0:1>和第二数据集D_B<0:1>，并且输出储存的信号作为第二寄存器输出信号R_out2<0:3>。
下面将参考图4来描述第二数据寄存器300的示例操作。
例如但不限于，当第二更新信号Update2被使能时，第三时钟控制单元310输出时钟CLK作为第三控制时钟CLK_c3。
当第三控制时钟CLK_c3转变为高电平时，第七触发器320接收并储存第一数据集D_A<0:1>的第一数据D_A<0>，并且输出储存的数据作为第二寄存器输出信号R_out2<0:3>的第一信号R_out2<0>。
当第三控制时钟CLK_c3转变为高电平时，第八触发器330接收并储存第一数据集D_A<0:1>的第二数据D_A<1>，并且输出储存的数据作为第二寄存器输出信号R_out2<0:3>的第二信号R_out2<1>。
当第三控制时钟CLK_c3转变为高电平时，第九触发器340接收并储存第二数据集D_B<0:1>的第一数据D_B<0>，并且输出储存的数据作为第二寄存器输出信号R_out2<0:3>的第三信号R_out2<2>。
当第三控制时钟CLK_c3转变为高电平时，第十触发器350接收并储存第二数据集D_B<0:1>的第二数据D_B<1>，并且输出储存的数据作为第二寄存器输出信号R_out2<0:3>的第四信号R_out2<3>。
下面将描述将数据储存在第一数据寄存器200中的示例操作。
例如但不限于，如果移位控制信号Shift_c被使能且第一更新信号Update1被使能，那么寄存器输入选择块100输出输入数据IN_data作为第一数据集D_A<0:1>，第一数据寄存器200接收并储存第一数据集D_A<0:1>。第一数据寄存器200输出储存的数据作为第一寄存器输出信号R_out1<0:1>。
下面将描述将数据储存在第二数据寄存器300中的示例操作。
例如但不限于，如果移位控制信号Shift_c被使能且第二更新信号Update2被使能，那么寄存器输入选择块100输出输入数据IN_data作为第一数据集D_A<0:1>和第二数据集D_B<0:1>，第二数据寄存器300接收并储存第一数据集D_A<0:1>和第二数据集D_B<0:1>。第二数据寄存器300输出储存的数据作为第二寄存器输出信号R_out2<0:3>。
将描述输出储存在第一数据寄存器200和第二数据寄存器300中的数据的示例操作。
例如，为了输出储存在第一数据寄存器200和第二数据寄存器300中的数据，移位控制信号Shift_c被禁止，捕获控制信号Cap_c被使能。
第一数据寄存器200和第二数据寄存器300分别输出储存在其中的数据，来作为第一寄存器输出信号R_out1<0:1>和第二寄存器输出信号R_out2<0:3>。
将描述输出储存在第一数据寄存器200中的数据的示例操作。
例如但不限于，如果选择信号Select_s被使能，那么寄存器输出选择块400输出第一寄存器输出信号R_out1<0:1>作为寄存器选择输出信号R_s<0:3>。第一寄存器输出信号R_out1<0:1>被输出为寄存器选择输出信号R_s<0:3>的第一和第二信号R_s<0:1>，而无关于其余的寄存器选择输出信号R_s<2:3>。
寄存器输入选择块100响应于禁止的移位控制信号Shift_c和使能的捕获控制信号Cap_c来输出寄存器选择输出信号R_s<0:3>的第一和第二信号R_s<0:1>(而不是输入数据IN_data)作为第一数据集D_A<0:1>。
参考图2，第一时钟控制单元110可以响应于使能的捕获控制信号Cap_c来输出时钟CLK作为第一控制时钟CLK_c1。
第一信号选择输入单元120和第二信号选择输入单元130可以响应于禁止的移位控制信号Shift_c来接收并储存寄存器选择输出信号R_s<0:3>的第一和第二信号R_s<0:1>。
换句话说，为了输出储存在第一数据寄存器200中的数据，禁止移位控制信号Shift_c，并使能捕获控制信号Cap_c。如果选择信号Select_s被使能，那么储存在第一数据寄存器200中的第一寄存器输出信号R_out1<0:1>被储存在寄存器输入选择块100中，并且作为第一数据集D_A<0:1>被输出。储存在第一数据寄存器200中的数据被储存在寄存器输入选择块100中。
数据输出选择块500响应于使能的选择信号Select_s来输出第一数据集D_A<0:1>的第二数据D_A<1>作为输出数据OUT_data。
储存在寄存器输入选择块100的第二信号选择输入单元130中的第一数据集D_A<0:1>的第二数据D_A<1>可以由数据输出选择块500输出为输出数据OUT_data。
此后，捕获控制信号Cap_c被禁止，且移位控制信号Shift_c被使能。
如果移位控制信号Shift_c被使能，那么寄存器输入选择块100的第二信号选择输入单元130接收并储存第一信号选择输入单元120的输出信号(即，第一数据集D_A<0:1>的第一数据D_A<0>)，并且输出储存的数据作为第一数据集D_A<0:1>的第二数据D_A<1>。此时，数据输出选择块500将第二信号选择输入单元130的输出作为输出数据OUT_data来输出。在储存在第二信号选择输入单元130中的数据被数据输出选择块500输出以后，如果时钟CLK转变，那么储存在第一信号选择输入单元120中的数据被输入并被储存在第二信号选择输入单元130中，并且作为输出数据OUT_data被数据输出选择块500输出。
通过该事实，储存在第一数据寄存器200中的数据作为输出数据OUT_data被数据输出选择块500输出。
将描述输出储存在第二数据寄存器300中的数据的示例操作。
例如但不限于，如果选择信号Select_s被禁止，那么寄存器输出选择块400输出第二寄存器输出信号R_out2<0:3>作为寄存器选择输出信号R_s<0:3>。
如果捕获控制信号Cap_c被使能且移位控制信号Shift_c被禁止，那么寄存器输入选择块100接收并储存第二寄存器选择输出信号R_s<0:3>，并且输出储存的信号作为第一数据集D_A<0:1>和第二数据集D_B<0:1>。
通过禁止的选择信号Select_s，数据输出选择块500输出第二数据集D_B<0:1>的第二数据D_B<1>作为输出数据OUT_data。
以后，如果捕获控制信号Cap_c被禁止且移位控制信号Shift_c被使能，那么第四信号选择输入单元150接收第三信号选择输入单元140的输出，第三信号选择输入单元140接收第二信号选择输入单元130的输出，第二信号选择输入单元130接收第一信号选择输入单元120的输出。相应地，每次时钟CLK转变为高电平，储存在第三信号选择输入单元140中的信号移位到并储存在第四信号选择输入单元150中，并且从第四信号选择输入单元150输出，储存在第二信号选择输入单元130中的信号移位到并储存在第三信号选择输入单元140中，并且从第三信号选择输入单元140输出，储存在第一信号选择输入单元120中的信号移位到并储存在第二信号选择输入单元130中，并且从第二信号选择输入单元130输出。结果，第二数据寄存器300的输出信号R_out2<0:3>作为第一数据集D_A<0:1>和第二数据集D_B<0:1>被储存在寄存器输入选择块100中。然后，每次时钟CLK转变为高电平，第一数据集D_A<0:1>和第二数据集D_B<0:1>由数据输出选择块500输出为串行型的数据D_B<1>、D_B<0>、D_A<1>和D_A<0>，即，输出数据OUT_data。
总之，根据实施例的半导体装置的操作方法可以包括数据输入步骤，即，通过使能移位控制信号并禁止捕获控制信号，输出串行型的输入数据作为并行型的至少一个数据集。半导体装置的操作方法可以包括数据储存步骤，即，响应于多个更新信号来将至少一个数据集储存在多个数据寄存器之一中。半导体装置的操作方法可以包括数据选择步骤，即，响应于选择信号来选择储存在多个数据寄存器之一中的数据，并且输出储存在选择的数据寄存器中的数据作为寄存器选择输出信号。半导体装置的操作方法可以包括数据捕获步骤，即，通过禁止移位控制信号并使能捕获控制信号来储存寄存器选择输出信号，并且输出储存的信号作为第一数据集和第二数据集。半导体装置的操作方法可以包括数据移位步骤，即，通过使能移位控制信号并禁止捕获控制信号来移位并行型的第一数据集和第二数据集的各个比特并且输出串行型的数据。半导体装置的操作方法可以包括数据输出步骤，即，响应于选择信号来输出移位的第一数据集和第二数据集之一作为输出数据。图1和图2中示出的寄存器输入选择块100执行数据输入步骤、数据捕获步骤和数据移位步骤。详细地，当考虑到寄存器输入选择块100包括多个触发器122、132、142和152时，数据输入步骤是串行电耦合的多个触发器122、132、142、152分别移位输入数据IN_data并产生数据集的步骤，数据捕获步骤是并行型的寄存器选择输出信号R_s<0:3>分别储存在多个触发器122、132、142、152中的步骤，数据移位步骤是将分别储存在串行电耦合的多个触发器122、132、142、152中的信号移位的步骤。结果，寄存器输入选择块100响应于移位控制信号Shift_c来将多个触发器122、132、142、152串行或并行地电耦合。在多个触发器122、132、142和152串行电耦合的示例中，同时执行数据输入步骤和数据移位步骤，在多个触发器122、132、142、152并行电耦合的示例中，执行储存各个并行类型的寄存器选择输出信号R_s<0:3>的数据捕获步骤。
虽然以上通过采用提供有两个数据寄存器的示例来描述了根据各种实施例的半导体装置的配置和操作，但是应当注意的是，数据寄存器的数量不受特别地限制。此外，虽然描述了通过采用提供有不同大小的数据寄存器的示例来储存不同大小的数据，但是本领域技术人员将容易地理解，实现相同大小的数据寄存器只不过是简单的设计变化而已。
上述测试路径补偿电路(见图1-4)在存储器件、处理器和计算机系统的设计中特别有用。例如，参考图5，利用根据实施例的半导体装置的系统的框图被示出，并且总体由附图标记1000表示。系统1000可以包括一个或更多个处理器或中央处理器(“CPU”)1100。CPU1100可以单独使用或与其他CPU结合使用。虽然CPU1100将主要以单数提及，但是本领域技术人员应当明白，可以实施具有任意数目的物理或逻辑CPU的系统。
芯片组1150可以可操作地耦合至CPU1100。芯片组1150是CPU1100和系统1000的其他组件之间的信号的通信路径，所述其他组件可以包括存储器控制器1200、输入/输出(“I/O”)总线1250和盘驱动控制器1300。根据系统的配置，可以通过芯片组1150传输若干不同信号中的任何一种，本领域技术人员应当理解，在不改变系统的根本性质的情况下，可以容易地调整整个系统1000中的信号路径。
如上所述，存储器控制器1200可以可操作地耦合至芯片组1150。存储器控制器1200可以包括以上参考图1-4所讨论的至少一个半导体装置。因此，存储器控制器1200可以通过芯片组1150接收从CPU1100提供的请求。在可选择实施例中，存储器控制器1200可以集成至芯片组1150。存储器控制器1200可以可操作地耦合至一个或更多个存储器件1350。在实施例中，存储器件1350可以包括以上参考图1-4所讨论的至少一个半导体装置，存储器件1350可以包括用于限定多个存储单元的多个字线和多个位线。存储器件1350可以是若干工业标准存储器类型中的任何一种，包括但不限于单列直插存储器模块(SIMM)和双列直插存储器模块(DIMM)。此外，存储器件1350可以通过储存指令和数据二者而有助于外部数据储存设备的安全移除。
芯片组1150也可以耦合至I/O总线1250。I/O总线1250可以用作从芯片组1150至I/O设备1410、1420和1430的信号的通信路径。I/O设备1410、1420和1430可以包括鼠标1410、视频显示器1420或键盘1430。I/O总线1250可以利用若干通信协议中的任何一种与I/O设备1410、1420和1430通信。此外，I/O总线1250可以集成至芯片组1150。
盘驱动控制器1300(即，内部盘驱动器)也可以可操作地耦合至芯片组1150。盘驱动控制器1300可以用作芯片组1150与一个或更多个内部盘驱动器1450之间的通信路径。内部盘驱动器1450可以通过储存指令和数据二者而有助于外部数据储存设备的断开。盘驱动控制器1300和内部盘驱动器1450可以实际上利用任何类型的通信协议彼此通信或与芯片组1150通信，通信协议包括以上关于I/O总线1250提及的所有那些通信协议。
要注意的是，上面参考图5描述的系统1000只不过是利用以上参考图1-4所讨论的半导体装置的系统的一个示例。在可选择实施例中，诸如移动电话或数字照相机，组件可以与图5所示的实施例不同。
虽然以上已经描述了各种实施例，但是对本领域技术人员来说将理解的是，实施例仅通过示例的方式来描述。相应地，本文描述的半导体装置及其操作方式不应当基于所描述的实施例而受到限制。
通过以上实施例可以看出，本申请提供了以下技术方案。
技术方案1.一种半导体装置，包括：
寄存器输入选择块，被配置为响应于移位控制信号和捕获控制信号，接收串行型的输入数据并输出输入数据作为并行型的第一数据集和第二数据集，或者接收寄存器选择输出信号并输出寄存器选择输出信号作为第一数据集和第二数据集；
第一数据寄存器，被配置为接收并储存第一数据集，并且输出储存的数据作为第一寄存器输出信号；
第二数据寄存器，被配置为接收并储存第一数据集和第二数据集，并且输出储存的数据作为第二寄存器输出信号；
寄存器输出选择块，被配置为输出第一寄存器输出信号和第二寄存器输出信号之一作为寄存器选择输出信号；以及
数据输出选择块，被配置为串行地输出第一数据集和第二数据集之一作为输出数据。
技术方案2.根据技术方案1所述的半导体装置，
其中，第一数据寄存器响应于第一更新信号来接收并储存第一数据集，并且输出储存的数据作为第一寄存器输出信号，
其中，第二数据寄存器响应于第二更新信号来接收并储存第一数据集和第二数据集，并且输出储存的数据作为第二寄存器输出信号，
其中，寄存器输出选择块响应于选择信号来输出第一寄存器输出信号和第二寄存器输出信号之一作为寄存器选择输出信号，以及
其中，数据输出选择块响应于选择信号来串行输出第一数据集和第二数据集之一作为输出数据。
技术方案3.根据技术方案2所述的半导体装置，
其中，当移位控制信号被使能且捕获控制信号被禁止时，寄存器输入选择块接收并储存输入数据，并且输出储存的信号作为第一数据集和第二数据集，以及
其中，当移位控制信号被禁止且捕获控制信号被使能时，寄存器输入选择块接收并储存寄存器选择输出信号，并且输出储存的信号作为第一数据集和第二数据集。
技术方案4.根据技术方案3所述的半导体装置，其中，寄存器输入选择块包括：
时钟控制单元，被配置为在移位控制信号或捕获控制信号之一被使能时，接收时钟并输出时钟作为控制时钟；以及
多个信号选择输入单元，被配置为响应于移位控制信号和控制时钟来接收并储存输入数据和寄存器选择输出信号之一，并且输出储存的信号作为第一数据集和第二数据集。
技术方案5.根据技术方案4所述的半导体装置，其中，所述多个信号选择输入单元中的每个包括：
复用器，被配置为响应于移位控制信号来选择输入；
触发器，被配置为在控制时钟转变为特定电平时接收并储存复用器的输出，并且输出储存的信号。
技术方案6.根据技术方案5所述的半导体装置，
其中，所述多个信号选择输入单元包括第一信号选择输入单元和第二信号选择输入单元，
其中，第一信号选择输入单元响应于移位控制信号来选择输入数据或寄存器选择输出信号的一部分，在控制时钟转变为特定电平时接收并储存选择的信号，并且输出储存的信号，以及
其中，第二信号选择输入单元响应于移位控制信号来选择第一信号选择输入单元的输出或寄存器选择输出信号的剩余部分，在控制时钟转变为特定电平时接收并储存选择的信号，并且输出储存的信号。
技术方案7.根据技术方案2所述的半导体装置，其中，当第一更新信号被使能时，第一数据寄存器接收并储存第一数据集，并且输出储存的数据作为第一寄存器输出信号。
技术方案8.根据技术方案2所述的半导体装置，其中，当第二更新信号被使能时，第二数据寄存器接收并储存第一数据集和第二数据集，并且输出储存的数据作为第二寄存器输出信号。
技术方案9.根据技术方案2所述的半导体装置，
其中，当选择信号被使能时，寄存器输出选择块输出第一寄存器输出信号作为寄存器选择输出信号，以及
其中，当选择信号被禁止时，寄存器输出选择块输出第二寄存器输出信号作为寄存器选择输出信号。
技术方案10.根据技术方案2所述的半导体装置，
其中，当选择信号被使能时，数据输出选择块输出第一数据集作为输出数据，以及
其中，当选择信号被禁止时，数据输出选择块输出第二数据集作为输出数据。
技术方案11.一种半导体装置的操作方法，包括：
数据输入动作，输出串行型的输入数据作为并行型的至少一个数据集；
数据储存动作，将所述至少一个数据集储存在多个数据寄存器之一中；
数据选择动作，选择储存在所述多个数据寄存器之一中的数据，并且输出储存在选择的数据寄存器中的数据作为寄存器选择输出信号；
数据捕获动作，储存寄存器选择输出信号，并且输出储存的信号作为第一数据集和第二数据集；
数据移位动作，移位并行型的第一数据集和第二数据集的各个比特并且输出串行型的数据；
数据输出动作，输出移位的第一数据集和第二数据集之一作为输出数据。
技术方案12.根据技术方案11所述的操作方法，
其中，当移位控制信号被使能且捕获控制信号被禁止时执行数据输入动作，
其中，响应于多个更新信号来执行数据储存动作，
其中，响应于选择信号来执行数据选择动作，
其中，当移位控制信号被禁止且捕获控制信号被使能时执行数据捕获动作，
其中，当移位控制信号被使能且捕获控制信号被禁止时执行数据移位动作，以及
其中，响应于选择信号来执行数据输出动作。
技术方案13.根据技术方案12所述的操作方法，其中，数据输入动作、数据捕获动作和数据移位动作是由寄存器输入选择块执行的操作。
技术方案14.根据技术方案13所述的操作方法，
其中，寄存器输入选择块包括多个触发器，
其中，数据输入动作包括利用串行电耦合的所述多个触发器来分别移位输入数据并产生数据集的动作，
其中，数据捕获动作包括将并行型的寄存器选择输出信号分别储存在所述多个触发器中的动作，
其中，数据移位动作包括将储存在串行电耦合的所述多个触发器中的信号移位的动作。
技术方案15.根据技术方案14所述的操作方法，其中，同时执行数据输入动作和数据移位动作。
技术方案16.根据技术方案15所述的操作方法，其中，所述多个触发器响应于移位控制信号而被串行型或并行型地电耦合。
技术方案17.一种半导体装置，包括：
寄存器输入选择块，被配置为串行地接收输入数据，并输出并行的输入数据作为第一数据集和第二数据集，或者接收并行的寄存器选择输出信号，并输出并行的寄存器选择输出信号作为第一数据集和第二数据集；
第一数据寄存器，被配置为接收并储存第一数据集，并且输出储存的数据作为第一寄存器输出信号；
第二数据寄存器，被配置为接收并储存第一数据集和第二数据集，并且输出储存的数据作为第二寄存器输出信号；
寄存器输出选择块，被配置为输出第一寄存器输出信号和第二寄存器输出信号中的至少一个作为寄存器选择输出信号；以及
数据输出选择块，被配置为串行地输出第一数据集和第二数据集之一作为输出数据。

Claims (10)

1.一种半导体装置，包括：
寄存器输入选择块，被配置为响应于移位控制信号和捕获控制信号，接收串行型的输入数据并输出输入数据作为并行型的第一数据集和第二数据集，或者接收寄存器选择输出信号并输出寄存器选择输出信号作为第一数据集和第二数据集；
第一数据寄存器，被配置为接收并储存第一数据集，并且输出储存的数据作为第一寄存器输出信号；
第二数据寄存器，被配置为接收并储存第一数据集和第二数据集，并且输出储存的数据作为第二寄存器输出信号；
寄存器输出选择块，被配置为输出第一寄存器输出信号和第二寄存器输出信号之一作为寄存器选择输出信号；以及
数据输出选择块，被配置为串行地输出第一数据集和第二数据集之一作为输出数据。
2.根据权利要求1所述的半导体装置，
其中，第一数据寄存器响应于第一更新信号来接收并储存第一数据集，并且输出储存的数据作为第一寄存器输出信号，
其中，第二数据寄存器响应于第二更新信号来接收并储存第一数据集和第二数据集，并且输出储存的数据作为第二寄存器输出信号，
其中，寄存器输出选择块响应于选择信号来输出第一寄存器输出信号和第二寄存器输出信号之一作为寄存器选择输出信号，以及
其中，数据输出选择块响应于选择信号来串行输出第一数据集和第二数据集之一作为输出数据。
3.根据权利要求2所述的半导体装置，
其中，当移位控制信号被使能且捕获控制信号被禁止时，寄存器输入选择块接收并储存输入数据，并且输出储存的信号作为第一数据集和第二数据集，以及
其中，当移位控制信号被禁止且捕获控制信号被使能时，寄存器输入选择块接收并储存寄存器选择输出信号，并且输出储存的信号作为第一数据集和第二数据集。
4.根据权利要求3所述的半导体装置，其中，寄存器输入选择块包括：
时钟控制单元，被配置为在移位控制信号或捕获控制信号之一被使能时，接收时钟并输出时钟作为控制时钟；以及
多个信号选择输入单元，被配置为响应于移位控制信号和控制时钟来接收并储存输入数据和寄存器选择输出信号之一，并且输出储存的信号作为第一数据集和第二数据集。
5.根据权利要求4所述的半导体装置，其中，所述多个信号选择输入单元中的每个包括：
复用器，被配置为响应于移位控制信号来选择输入；
触发器，被配置为在控制时钟转变为特定电平时接收并储存复用器的输出，并且输出储存的信号。
6.根据权利要求5所述的半导体装置，
其中，所述多个信号选择输入单元包括第一信号选择输入单元和第二信号选择输入单元，
其中，第一信号选择输入单元响应于移位控制信号来选择输入数据或寄存器选择输出信号的一部分，在控制时钟转变为特定电平时接收并储存选择的信号，并且输出储存的信号，以及
其中，第二信号选择输入单元响应于移位控制信号来选择第一信号选择输入单元的输出或寄存器选择输出信号的剩余部分，在控制时钟转变为特定电平时接收并储存选择的信号，并且输出储存的信号。
7.根据权利要求2所述的半导体装置，其中，当第一更新信号被使能时，第一数据寄存器接收并储存第一数据集，并且输出储存的数据作为第一寄存器输出信号。
8.根据权利要求2所述的半导体装置，其中，当第二更新信号被使能时，第二数据寄存器接收并储存第一数据集和第二数据集，并且输出储存的数据作为第二寄存器输出信号。
9.一种半导体装置的操作方法，包括：
数据输入动作，输出串行型的输入数据作为并行型的至少一个数据集；
数据储存动作，将所述至少一个数据集储存在多个数据寄存器之一中；
数据选择动作，选择储存在所述多个数据寄存器之一中的数据，并且输出储存在选择的数据寄存器中的数据作为寄存器选择输出信号；
数据捕获动作，储存寄存器选择输出信号，并且输出储存的信号作为第一数据集和第二数据集；
数据移位动作，移位并行型的第一数据集和第二数据集的各个比特并且输出串行型的数据；
数据输出动作，输出移位的第一数据集和第二数据集之一作为输出数据。
10.一种半导体装置，包括：
寄存器输入选择块，被配置为串行地接收输入数据，并输出并行的输入数据作为第一数据集和第二数据集，或者接收并行的寄存器选择输出信号，并输出并行的寄存器选择输出信号作为第一数据集和第二数据集；
第一数据寄存器，被配置为接收并储存第一数据集，并且输出储存的数据作为第一寄存器输出信号；
第二数据寄存器，被配置为接收并储存第一数据集和第二数据集，并且输出储存的数据作为第二寄存器输出信号；
寄存器输出选择块，被配置为输出第一寄存器输出信号和第二寄存器输出信号中的至少一个作为寄存器选择输出信号；以及
数据输出选择块，被配置为串行地输出第一数据集和第二数据集之一作为输出数据。
CN201510463043.8A 2014-11-17 2015-07-31 半导体装置及其操作方法 Active CN105608033B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140160070A KR102225314B1 (ko) 2014-11-17 2014-11-17 반도체 장치 및 동작 방법
KR10-2014-0160070 2014-11-17

Publications (2)

Publication Number Publication Date
CN105608033A true CN105608033A (zh) 2016-05-25
CN105608033B CN105608033B (zh) 2020-03-17

Family

ID=55962269

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510463043.8A Active CN105608033B (zh) 2014-11-17 2015-07-31 半导体装置及其操作方法

Country Status (3)

Country Link
US (1) US9576620B2 (zh)
KR (1) KR102225314B1 (zh)
CN (1) CN105608033B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109698002A (zh) * 2017-10-23 2019-04-30 北京兆易创新科技股份有限公司 存储阵列数据的锁存方法及装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11736107B2 (en) * 2021-08-19 2023-08-22 Wuxi Esiontech Co., Ltd. Field-programmable gate array (FPGA) for using configuration shift chain to implement multi-bitstream function

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005056962A (ja) * 2003-08-01 2005-03-03 Matsushita Electric Ind Co Ltd 評価素子群、およびこれを用いた評価方法
CN1591696A (zh) * 2003-08-28 2005-03-09 株式会社瑞萨科技 半导体集成电路
CN101290805A (zh) * 2007-04-17 2008-10-22 株式会社瑞萨科技 半导体器件和数据处理系统
CN101751097A (zh) * 2008-12-02 2010-06-23 盛群半导体股份有限公司 电源开启重置控制电路及其操作方法
CN103093833A (zh) * 2011-11-08 2013-05-08 海力士半导体有限公司 半导体器件、具有半导体器件的半导体系统及其操作方法
CN103258561A (zh) * 2012-02-20 2013-08-21 爱思开海力士有限公司 半导体装置的数据输出定时控制电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975640A (en) * 1990-02-20 1990-12-04 Crosscheck Technology, Inc. Method for operating a linear feedback shift register as a serial shift register with a crosscheck grid structure
US5383143A (en) * 1994-03-30 1995-01-17 Motorola, Inc. Self re-seeding linear feedback shift register (LFSR) data processing system for generating a pseudo-random test bit stream and method of operation
US5941974A (en) * 1996-11-29 1999-08-24 Motorola, Inc. Serial interface with register selection which uses clock counting, chip select pulsing, and no address bits
KR100318445B1 (ko) 1998-06-30 2002-02-19 박종섭 반도체칩의내부메모리테스트장치및방법
US6654439B1 (en) * 2001-06-04 2003-11-25 National Semiconductor Corporation High speed linear feedback shift register
JP4303548B2 (ja) 2003-09-22 2009-07-29 富士通株式会社 準固定回路
DE602006013339D1 (de) 2005-10-24 2010-05-12 Nxp Bv Ic-testverfahren und vorrichtung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005056962A (ja) * 2003-08-01 2005-03-03 Matsushita Electric Ind Co Ltd 評価素子群、およびこれを用いた評価方法
CN1591696A (zh) * 2003-08-28 2005-03-09 株式会社瑞萨科技 半导体集成电路
CN101290805A (zh) * 2007-04-17 2008-10-22 株式会社瑞萨科技 半导体器件和数据处理系统
CN101751097A (zh) * 2008-12-02 2010-06-23 盛群半导体股份有限公司 电源开启重置控制电路及其操作方法
CN103093833A (zh) * 2011-11-08 2013-05-08 海力士半导体有限公司 半导体器件、具有半导体器件的半导体系统及其操作方法
CN103258561A (zh) * 2012-02-20 2013-08-21 爱思开海力士有限公司 半导体装置的数据输出定时控制电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109698002A (zh) * 2017-10-23 2019-04-30 北京兆易创新科技股份有限公司 存储阵列数据的锁存方法及装置
CN109698002B (zh) * 2017-10-23 2020-11-10 北京兆易创新科技股份有限公司 存储阵列数据的锁存方法及装置

Also Published As

Publication number Publication date
KR20160058501A (ko) 2016-05-25
CN105608033B (zh) 2020-03-17
US20160141009A1 (en) 2016-05-19
KR102225314B1 (ko) 2021-03-10
US9576620B2 (en) 2017-02-21

Similar Documents

Publication Publication Date Title
US11210025B2 (en) Memory device including concurrent suspend states for different operations
US11023167B2 (en) Methods and apparatuses for executing a plurality of queued tasks in a memory
CN107589905B (zh) 存储器系统及其操作方法
CN103366801B (zh) 存储器装置及其操作方法
CN110162489B (zh) 存储器控制器及该存储器控制器的操作方法
KR101858560B1 (ko) 불휘발성 메모리 장치의 동작 방법과 상기 불휘발성 메모리 장치를 포함하는 메모리 시스템의 동작 방법
US11113222B2 (en) NAND switch
CN103513937A (zh) 能够增加其生命周期的存储设备及其操作方法
CN109256165A (zh) 存储装置及其操作方法
CN106489132A (zh) 读写数据的方法、装置、存储设备和计算机系统
CN111797029A (zh) 控制器、包括其的存储器系统及操作存储器系统的方法
CN107134295A (zh) 存储器诊断系统
CN105608033A (zh) 半导体装置及其操作方法
US9390805B2 (en) Memory systems and operating methods of memory controllers
CN105573947B (zh) 一种基于apb总线的sd/mmc卡控制方法
EP2500845A2 (en) Portable electronic apparatus
CN101165710A (zh) 智能卡以及测试智能卡的方法
CN105183676A (zh) 对存储器写保护的系统及方法
US8954948B2 (en) Obsolescence tolerant flash memory architecture and physical building block (PBB) implementation
US8756408B2 (en) Hardware reset reason
US9666290B2 (en) Flash memory counter
CN103885906A (zh) 存储器控制器以及包括存储器控制器的存储系统
CN104035727B (zh) 用于读取数据的方法和装置
CN105374396A (zh) 半导体装置
CN114281249B (zh) 闪存颗粒的改进方法、闪存颗粒、存储器和电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant