CN105575967A - 三维集成电路芯片及其电源噪声滤波方法 - Google Patents
三维集成电路芯片及其电源噪声滤波方法 Download PDFInfo
- Publication number
- CN105575967A CN105575967A CN201610050108.0A CN201610050108A CN105575967A CN 105575967 A CN105575967 A CN 105575967A CN 201610050108 A CN201610050108 A CN 201610050108A CN 105575967 A CN105575967 A CN 105575967A
- Authority
- CN
- China
- Prior art keywords
- chip
- random access
- access memory
- dynamic random
- capacitor cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001914 filtration Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000003990 capacitor Substances 0.000 claims abstract description 58
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 230000000694 effects Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种三维集成电路芯片及其电源噪声滤波方法，所述方法包括：提供系统集成芯片，所述系统集成芯片包括电源网络；提供动态随机存储器芯片，所述动态随机存储器芯片包括电容单元；将所述系统集成芯片的所述电源网络的中间区域与所述动态随机存储器芯片的所述电容单元连通，所述电容单元作为去耦单元滤除所述电源网络上的电源噪声。本发明的三维集成电路芯片及其电源噪声滤波方法，通过将系统集成芯片的电源网络中间区域与动态随机存储器芯片上的电容单元连通，利用动态随机存储器芯片上的电容单元作为去耦单元，滤除系统集成芯片电源网络上的电源噪声，改善系统集成芯片中间区域的供电效果，提高电源网络的供电稳定性和抗噪声性能。
Description
技术领域
本发明涉及集成电路领域，尤其涉及一种三维集成电路芯片及其电源噪声滤波方法。
背景技术
随着SOC（系统集成芯片）的规模越来越大，其电源网络设计逐渐成为难点和瓶颈。如何保证SOC芯片中每一个模块，尤其是位于芯片中间区域的模块供电稳定，减小Power（电源）及Gnd（Ground，地）上的噪声，往往成为决定SOC芯片性能甚至能否正确工作的关键技术。
如图1所示，在传统单片SOC芯片110中，外部电源通过位于边缘区域的焊盘112进入芯片，并借由芯片内部的电源网络111传递到芯片各处。显然这种供电方式下，芯片边缘区域靠近焊盘112的电路能够获得较为稳定可靠的供电，噪声较小，而芯片中间区域的电路供电稳定性会较差，噪声较大，从而影响电路的性能。在传统SOC设计中，会在电路各处插入去耦单元（decouplecell，一种提供电源与地之间去耦合电容的标准单元，图1中未示出），来降低电源波动和噪声。然而由于标准CMOS工艺的限制，通常这种去耦单元所能提供的电容值非常有限，因此带来的供电改善也很小。
如图2所示，新型3DIC（三维集成电路）芯片包括至少一层SOC芯片和至少一层DRAM（动态随机存储器）芯片，在此示出为一层SOC芯片210和一层DRAM芯片220，其中，DRAM芯片220上的供电可以通过位于其中间区域的硅通孔或微凸块（未示出）在中间任意位置提供，然而SOC芯片210的供电仍通过位于其边缘区域的焊盘212提供，与传统单片SOC相同，因此SOC芯片210的中间区域的电路仍然存在供电稳定性较差，噪声较大的问题，从而影响电路的性能。
发明内容
本发明的目的在于提供一种三维集成电路芯片及其电源噪声滤波方法，改善系统集成芯片中间区域的供电效果，提高电源网络的供电稳定性和抗噪声性能。
基于以上考虑，本发明的一个方面提供一种三维集成电路芯片的电源噪声滤波方法，包括：提供系统集成芯片，所述系统集成芯片包括电源网络；提供动态随机存储器芯片，所述动态随机存储器芯片包括电容单元；将所述系统集成芯片的所述电源网络的中间区域与所述动态随机存储器芯片的所述电容单元连通，所述电容单元作为去耦单元滤除所述电源网络上的电源噪声。
优选地，所述动态随机存储器芯片的所述电容单元的电容值为所述系统集成芯片上相同面积电容单元的电容值的100-1000倍。
优选地，所述系统集成芯片的所述电源网络与所述动态随机存储器芯片的所述电容单元通过硅通孔或微凸块连通。
优选地，提供多层系统集成芯片和/或多层动态随机存储器芯片，将其中一层系统集成芯片的所述电源网络与其中一层动态随机存储器芯片的所述电容单元连通。
优选地，所述系统集成芯片的所述电源网络通过位于边缘区域的焊盘与外部电源连通。
本发明的另一方面提供一种三维集成电路芯片，包括：系统集成芯片，所述系统集成芯片包括电源网络；动态随机存储器芯片，所述动态随机存储器芯片包括电容单元；所述系统集成芯片的所述电源网络的中间区域与所述动态随机存储器芯片的所述电容单元连通，所述电容单元作为去耦单元用于滤除所述电源网络上的电源噪声。
优选地，所述动态随机存储器芯片的所述电容单元的电容值为所述系统集成芯片上相同面积电容单元的电容值的100-1000倍。
优选地，所述系统集成芯片的所述电源网络与所述动态随机存储器芯片的所述电容单元通过硅通孔或微凸块连通。
优选地，包括多层系统集成芯片和/或多层动态随机存储器芯片，其中一层系统集成芯片的所述电源网络与其中一层动态随机存储器芯片的所述电容单元连通。
优选地，所述系统集成芯片的所述电源网络通过位于边缘区域的焊盘与外部电源连通。
本发明的三维集成电路芯片及其电源噪声滤波方法，通过将系统集成芯片的电源网络中间区域与动态随机存储器芯片上的电容单元连通，利用动态随机存储器芯片上的电容单元作为去耦单元，滤除系统集成芯片电源网络上的电源噪声，改善系统集成芯片中间区域的供电效果，提高电源网络的供电稳定性和抗噪声性能。
附图说明
通过参照附图阅读以下所作的对非限制性实施例的详细描述，本发明的其它特征、目的和优点将会变得更明显。
图1为现有的单片系统集成芯片的结构示意图；
图2为现有的三维集成电路芯片的结构示意图；
图3为本发明的三维集成电路芯片的结构示意图。
在图中，贯穿不同的示图，相同或类似的附图标记表示相同或相似的装置（模块）或步骤。
具体实施方式
为解决上述现有技术中的问题，本发明提供一种三维集成电路芯片及其电源噪声滤波方法，通过将系统集成芯片的电源网络中间区域与动态随机存储器芯片上的电容单元连通，利用动态随机存储器芯片上的电容单元作为去耦单元，滤除系统集成芯片电源网络上的电源噪声，改善系统集成芯片中间区域的供电效果，提高电源网络的供电稳定性和抗噪声性能。
在以下优选的实施例的具体描述中，将参考构成本发明一部分的所附的附图。所附的附图通过示例的方式示出了能够实现本发明的特定的实施例。示例的实施例并不旨在穷尽根据本发明的所有实施例。可以理解，在不偏离本发明的范围的前提下，可以利用其他实施例，也可以进行结构性或者逻辑性的修改。因此，以下的具体描述并非限制性的，且本发明的范围由所附的权利要求所限定。
本发明的一个方面提供一种三维集成电路芯片的电源噪声滤波方法，包括：提供系统集成芯片310，所述系统集成芯片310包括电源网络311；提供动态随机存储器芯片320，所述动态随机存储器芯片320包括电容单元321；将所述系统集成芯片310的所述电源网络311的中间区域与所述动态随机存储器芯片320的所述电容单元321连通，所述电容单元321作为去耦单元滤除所述电源网络311上的电源噪声。
具体地，如图3所示，提供系统集成芯片310，所述系统集成芯片310包括电源网络311，该电源网络311通过位于边缘区域的焊盘312与外部电源（未示出）连通，从而将外部电源引入系统集成芯片310中；提供动态随机存储器芯片320，所述动态随机存储器芯片320包括电容单元321，由于动态随机存储器芯片320的特殊工艺，能够在相同面积上制造比系统集成芯片310上大几百倍的电容，一般来说，动态随机存储器芯片320上的电容单元321的电容值可以为系统集成芯片310上相同面积电容单元的电容值的100-1000倍，所以仅需利用动态随机存储器芯片320上很小的面积，就能提供较大的去耦电容；将所述系统集成芯片310的所述电源网络311的中间区域与所述动态随机存储器芯片320的所述电容单元321连通，优选通过硅通孔或微凸块330连通，利用动态随机存储器芯片320上的电容单元321作为去耦单元，滤除系统集成芯片310的电源网络311上的电源噪声，改善系统集成芯片310中间区域的供电效果，提高电源网络311的供电稳定性和抗噪声性能。
这种方法在系统集成芯片310上仅需事先规划好硅通孔或微凸块330的位置，耗费系统集成芯片310的面积几乎可以忽略不计，并且理论上可以在系统集成芯片310的电源网络311中间区域的任何位置通过硅通孔或微凸块330与动态随机存储器芯片320的电容单元321相连，仅需保证该区域不是动态随机存储器芯片320上的存储单元所在位置即可。
本领域技术人员可以理解，根据实际需要，所述三维集成电路芯片可以包括多层系统集成芯片310和/或多层动态随机存储器芯片320，将其中一层系统集成芯片的所述电源网络与其中一层动态随机存储器芯片的所述电容单元连通，利用该动态随机存储器芯片上的电容单元作为去耦单元用于滤除系统集成芯片电源网络上的电源噪声。
本发明的另一方面提供一种三维集成电路芯片，包括：系统集成芯片310，所述系统集成芯片310包括电源网络311；动态随机存储器芯片320，所述动态随机存储器芯片320包括电容单元321；所述系统集成芯片310的所述电源网络311的中间区域与所述动态随机存储器芯片320的所述电容单元321连通，所述电容单元321作为去耦单元用于滤除所述电源网络311上的电源噪声。
优选地，所述动态随机存储器芯片320的所述电容单元321的电容值为所述系统集成芯片310上相同面积电容单元的电容值的100-1000倍。
优选地，所述系统集成芯片310的所述电源网络311与所述动态随机存储器芯片320的所述电容单元321通过硅通孔或微凸块330连通。
优选地，所述三维集成电路芯片包括多层系统集成芯片310和/或多层动态随机存储器芯片320，其中一层系统集成芯片的所述电源网络与其中一层动态随机存储器芯片的所述电容单元连通。
优选地，所述系统集成芯片310的所述电源网络311通过位于边缘区域的焊盘312与外部电源连通。
本发明的三维集成电路芯片及其电源噪声滤波方法，通过将系统集成芯片的电源网络中间区域与动态随机存储器芯片上的电容单元连通，利用动态随机存储器芯片上的电容单元作为去耦单元，滤除系统集成芯片电源网络上的电源噪声，改善系统集成芯片中间区域的供电效果，提高电源网络的供电稳定性和抗噪声性能。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论如何来看，均应将实施例看作是示范性的，而且是非限制性的。此外，明显的，“包括”一词不排除其他元素和步骤，并且措辞“一个”不排除复数。装置权利要求中陈述的多个元件也可以由一个元件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。
Claims (10)
1.一种三维集成电路芯片的电源噪声滤波方法，其特征在于，包括：
提供系统集成芯片，所述系统集成芯片包括电源网络；
提供动态随机存储器芯片，所述动态随机存储器芯片包括电容单元；
将所述系统集成芯片的所述电源网络的中间区域与所述动态随机存储器芯片的所述电容单元连通，所述电容单元作为去耦单元滤除所述电源网络上的电源噪声。
2.如权利要求1所述的三维集成电路芯片的电源噪声滤波方法，其特征在于，所述动态随机存储器芯片的所述电容单元的电容值为所述系统集成芯片上相同面积电容单元的电容值的100-1000倍。
3.如权利要求1所述的三维集成电路芯片的电源噪声滤波方法，其特征在于，所述系统集成芯片的所述电源网络与所述动态随机存储器芯片的所述电容单元通过硅通孔或微凸块连通。
4.如权利要求1所述的三维集成电路芯片的电源噪声滤波方法，其特征在于，提供多层系统集成芯片和/或多层动态随机存储器芯片，将其中一层系统集成芯片的所述电源网络与其中一层动态随机存储器芯片的所述电容单元连通。
5.如权利要求1所述的三维集成电路芯片的电源噪声滤波方法，其特征在于，所述系统集成芯片的所述电源网络通过位于边缘区域的焊盘与外部电源连通。
6.一种三维集成电路芯片，其特征在于，包括：
系统集成芯片，所述系统集成芯片包括电源网络；
动态随机存储器芯片，所述动态随机存储器芯片包括电容单元；
所述系统集成芯片的所述电源网络的中间区域与所述动态随机存储器芯片的所述电容单元连通，所述电容单元作为去耦单元用于滤除所述电源网络上的电源噪声。
7.如权利要求6所述的三维集成电路芯片，其特征在于，所述动态随机存储器芯片的所述电容单元的电容值为所述系统集成芯片上相同面积电容单元的电容值的100-1000倍。
8.如权利要求6所述的三维集成电路芯片，其特征在于，所述系统集成芯片的所述电源网络与所述动态随机存储器芯片的所述电容单元通过硅通孔或微凸块连通。
9.如权利要求6所述的三维集成电路芯片，其特征在于，包括多层系统集成芯片和/或多层动态随机存储器芯片，其中一层系统集成芯片的所述电源网络与其中一层动态随机存储器芯片的所述电容单元连通。
10.如权利要求6所述的三维集成电路芯片，其特征在于，所述系统集成芯片的所述电源网络通过位于边缘区域的焊盘与外部电源连通。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610050108.0A CN105575967B (zh) | 2016-01-26 | 2016-01-26 | 三维集成电路芯片及其电源噪声滤波方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610050108.0A CN105575967B (zh) | 2016-01-26 | 2016-01-26 | 三维集成电路芯片及其电源噪声滤波方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105575967A true CN105575967A (zh) | 2016-05-11 |
| CN105575967B CN105575967B (zh) | 2024-01-12 |
Family
ID=55885921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610050108.0A Active CN105575967B (zh) | 2016-01-26 | 2016-01-26 | 三维集成电路芯片及其电源噪声滤波方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105575967B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113782070A (zh) * | 2021-09-02 | 2021-12-10 | 西安紫光国芯半导体有限公司 | 自供电的非易失可编程芯片及存储装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030083235A (ko) * | 2002-04-19 | 2003-10-30 | 삼성전자주식회사 | 분할된 디커플링 커패시터를 이용한 전원선 잡음 제거회로 및 이를 구비하는 반도체 장치 |
| CN104051450A (zh) * | 2013-03-14 | 2014-09-17 | 联发科技股份有限公司 | 半导体封装 |
| CN205542781U (zh) * | 2016-01-26 | 2016-08-31 | 格科微电子（上海）有限公司 | 三维集成电路芯片 |
-
2016
- 2016-01-26 CN CN201610050108.0A patent/CN105575967B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030083235A (ko) * | 2002-04-19 | 2003-10-30 | 삼성전자주식회사 | 분할된 디커플링 커패시터를 이용한 전원선 잡음 제거회로 및 이를 구비하는 반도체 장치 |
| CN104051450A (zh) * | 2013-03-14 | 2014-09-17 | 联发科技股份有限公司 | 半导体封装 |
| CN205542781U (zh) * | 2016-01-26 | 2016-08-31 | 格科微电子（上海）有限公司 | 三维集成电路芯片 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113782070A (zh) * | 2021-09-02 | 2021-12-10 | 西安紫光国芯半导体有限公司 | 自供电的非易失可编程芯片及存储装置 |
| CN113782070B (zh) * | 2021-09-02 | 2024-05-28 | 西安紫光国芯半导体有限公司 | 自供电的非易失可编程芯片及存储装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105575967B (zh) | 2024-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9414496B2 (en) | Method for a printed circuit board with an array of high density AC coupling/DC blocking capacitors | |
| US10483249B2 (en) | Integrated passive devices on chip | |
| US9542521B2 (en) | Filler insertion in circuit layout | |
| CN101174620B (zh) | 半导体装置及集成电路 | |
| CN103729493B (zh) | 印刷电路板的布局方法 | |
| US8344496B1 (en) | Distributing power with through-silicon-vias | |
| US10340260B2 (en) | Magnetic small footprint inductor array module for on-package voltage regulator | |
| CN102800644B (zh) | Ddr信号布线封装基板以及ddr信号布线封装方法 | |
| US20140126138A1 (en) | Serial advanced technology attachment dual in-line memory module device and motherboard for supporting the same | |
| US20140177195A1 (en) | Expansion apparatus with serial advanced technology attachment dual in-line memory module device | |
| CN104122957A (zh) | 固态硬盘扩展装置 | |
| CN104979336A (zh) | 多层半导体器件 | |
| CN105575967A (zh) | 三维集成电路芯片及其电源噪声滤波方法 | |
| CN110265292B (zh) | 三维存储器以及制作方法 | |
| CN205542781U (zh) | 三维集成电路芯片 | |
| Cho et al. | Power distribution network (PDN) design and analysis of a single and double-sided high bandwidth memory (HBM) interposer for 2.5 D terabtye/s bandwidth system | |
| US20140181775A1 (en) | Unit capacitor module, automatic capacitor layout method thereof and automatic capacitor layout device thereof | |
| US10991663B2 (en) | Semiconductor device including dummy conductive cells | |
| US10068886B2 (en) | Implementing inverted master-slave 3D semiconductor stack | |
| CN107210066B (zh) | 三维逻辑电路 | |
| US20120182682A1 (en) | Programming apparatus for system management bus interface memory chip | |
| CN103839579B (zh) | 动态随机存取存储器装置 | |
| US7457094B2 (en) | Protection device for bus systems | |
| CN216775108U (zh) | 板卡 | |
| US20140211406A1 (en) | Storage device and motherboard for supporting the storage device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |