CN105553609B - 一种机载设备的信息处理方法及设备 - Google Patents

Abstract

一种机载设备信息处理方法及设备，所述方法包括：从通信控制器接收报文数据，并对所述报文数据进行CRC编码和RS编码，将编码后的数据传输给信道设备；基带数据解帧缓存模块从所述信道设备接收数据并进行译码，将译码后的数据转发至通信控制器和显示设备，实现了无线信道稳定，机载设备保持良好性能的技术效果，进而保障了飞机的飞行安全以及通信效率。

Description

一种机载设备的信息处理方法及设备

技术领域

本发明涉及信息技术处理领域，具体地，涉及一种机载设备信息处理方法及设备。

背景技术

随着科技的进步和发展，航空技术在不断进步中，特别是新的技术和设备加入了航空领域中，机载设备之间的联系以及与地面通信设备之间的联系关系着飞机的安全，所以机载设备的信息处理能力和效率以及准确度一直是人们研究的目标。

目前，航空中的机载设备通常是在飞机设备端以及地面指挥中心设备端分别设有通信装置，然后利用通信装置实现地面设备和机载设备的通信和数据的传输，但是航空设备一般是在高空中飞行，受到环境因素的影响，如海拔、气压、温度，以及其他信号的干扰，导致信号传输容易出现错误，以及信号较弱缺失较多，无线信道衰落和各种干扰导致的机载设备性能的恶化,影响飞机的安全以及通信效率。

本申请发明人在实现本申请实施例中发明技术方案的过程中，发现上述技术至少存在如下技术问题：

在现有技术中，由于现有的机载设备采用在飞机端以及地面指挥中心设备端分别设有通信装置，然后利用通信装置实现地面设备和机载设备的通信和数据传输的技术手段，而航空设备受到高空环境因素的影响，导致信号传输容易出现错误，以及信号较弱缺失较多，所以，现有技术中的机载设备存在无线信道衰落和各种干扰导致的机载设备性能恶化的技术问题,影响飞机的飞行安全以及通信效率。

发明内容

本发明提供了一种机载设备信息处理方法及设备解决了现有技术中的机载设备存在无线信道衰落和各种干扰导致的机载设备性能恶化的技术问题,影响飞机的飞行安全以及通信效率，进而实现了无线信道稳定，机载设备保持良好性能的技术效果，进而保障了飞机的飞行安全以及通信效率。

为解决上述技术问题，本申请实施例一方面提供了一种机载设备信息处理方法，所述方法包括：

从通信控制器接收报文数据，并对所述报文数据进行CRC编码和RS编码，将编码后的数据传输给信道设备；

基带数据解帧缓存模块从所述信道设备接收数据并进行译码，将译码后的数据转发至通信控制器和显示设备。

进一步的，所述从通信控制器接收报文数据，并对所述报文数据进行CRC编码和RS编码，将编码后的数据传输给信道设备具体包括：

首先串行接收存储模块从通信控制器接收报文数据，并将所述报文数据传输给CRC编码软核模块；

然后所述CRC编码软核模块接收所述报文数据，并对所述报文数据进行CRC编码，将编码后的数据传输给RS编码模块；

然后所述RS编码模块接收所述CRC编码软核模块传输来的数据，并对所述CRC编码软核模块传输来的数据进行RS编码，然后将RS编码后的数据传输给组帧接口模块；

最后所述组帧接口模块与微控制单元和信道设备连接，实现所述组帧接口模块与所述信道设备的通信。

进一步的，所述基带数据解帧缓存模块从所述信道设备接收数据并进行译码，将译码后的数据转发至通信控制器和显示设备具体包括：

首先基带数据解帧缓存模块从解调器接收基带数据和同步头标志，将所述基带数据进行解帧；

然后RS译码模块对解帧后的数据进行译码；

最后数据转发模块将译码后的数据传输给所述通信控制器和所述显示设备。

进一步的，所述对数据进行RS编码具体包括以下步骤：

（1）等待软核准备就绪信号；

（2）判断是否捕获就绪信号；若是则从所述软核中读出并行数据，将所述并行数据串行输入编码运算模块；若否则继续等待软核准备就绪信号；

（3）在从所述软核中读出并行数据，将所述并行数据串行输入编码运算模块之后，完成伽罗华的多项式除法运算，得到检验多项式；

（4）检验符号附在信息符号后面，将所述检验符号与所述信息符号发送到报文组帧模块的缓存中；

（5）向组帧接口模块发出编码结束标志脉冲，然后继续步骤（1）。

进一步的，所述RS译码模块对解帧后的数据进行译码具体包括：

（1）等待解帧结束标志脉冲；

（2）判断是否捕获解帧结束标志脉冲，若是则从缓存中读出数据，以6比特为一个符号传送至译码运输模块；若否则继续进行步骤（1）；

（3）在从缓存中读出数据，以6比特为一个符号传送至译码运输模块之后，进行译码迭代运算；

（4）判断译码迭代是否完成，若是则监测译码数是否超过纠错能力，若否则继续进行译码迭代运算；

（5）当监测的译码数超过纠错能力时，则待纠错数据不进行纠错，直接传输至收端数据转发模块缓存区；当监测的译码数没有超过纠错能力时，将待纠错数据与迭代结果模2加运算后传输至所述收端数据转发模块缓存区；

（6）将产生译码结束标记传输至所述收端数据转发模块，然后继续步骤（1）。

另一方面，本申请实例还提供一种机载设备信息处理设备，所述设备包括：

发送处理装置，所述发送装置用于接收报文数据，并对所述报文数据进行CRC编码和RS编码，将编码后的数据传输给信道设备；

接收处理装置，所述接收处理装置用于从所述信道设备接收数据并进行译码，将译码后的数据转发至通信控制器和显示设备。

其中，所述发送处理装置具体包括：

串行接收存储模块，所述串行接收存储模块用于从所述通信控制器接收报文数据，并将所述报文数据传输给CRC编码软核模块；

CRC编码软核模块，所述CRC编码软核模块用于接收所述报文数据，并对所述报文数据进行CRC编码，将编码后的数据传输给RS编码模块；

RS编码模块，所述RS编码模块用于接收所述CRC编码软核模块传输来的数据，并对所述CRC编码软核模块传输来的数据进行RS编码，然后将RS编码后的数据传输给组帧接口模块；

组帧接口模块，所述组帧接口模块与微控制单元和信道设备连接，实现所述组帧接口模块与所述信道设备的通信。

其中，所述接收处理装置具体包括：

基带数据解帧缓存模块，所述基带数据解帧缓存模块用于从解调器接收基带数据和同步头标志，将所述基带数据进行解帧；

RS译码模块，所述RS译码模块用于对解帧后的数据进行译码；

数据转发模块，所述数据转发模块用于将译码后的数据传输给所述通信控制器和所述显示设备。

其中，所述RS编码模块对数据进行RS编码具体包括以下步骤：

（1）等待软核准备就绪信号；

（2）判断是否捕获就绪信号；若是则从所述软核中读出并行数据，将所述并行数据串行输入编码运算模块；若否则继续等待软核准备就绪信号；

（3）在从所述软核中读出并行数据，将所述并行数据串行输入编码运算模块之后，完成伽罗华的多项式除法运算，得到检验多项式；

（4）检验符号附在信息符号后面，将所述检验符号与所述信息符号发送到报文组帧模块的缓存中；

（5）向组帧接口模块发出编码结束标志脉冲，然后继续步骤（1）。

其中，所述RS译码模块对解帧后的数据进行译码具体包括：

（1）等待解帧结束标志脉冲；

（2）判断是否捕获解帧结束标志脉冲，若是则从缓存中读出数据，以6比特为一个符号传送至译码运输模块；若否则继续进行步骤（1）；

（3）在从缓存中读出数据，以6比特为一个符号传送至译码运输模块之后，进行译码迭代运算；

（4）判断译码迭代是否完成，若是则监测译码数是否超过纠错能力，若否则继续进行译码迭代运算；

（5）当监测的译码数超过纠错能力时，则待纠错数据不进行纠错，直接传输至收端数据转发模块缓存区；当监测的译码数没有超过纠错能力时，将待纠错数据与迭代结果模2加运算后传输至所述收端数据转发模块缓存区；

（6）将产生译码结束标记传输至所述收端数据转发模块，然后继续步骤（1）。

本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：

由于采用了首先从通信控制器接收报文数据，并对所述报文数据进行CRC编码和RS编码，将编码后的数据传输给信道设备；然后基带数据解帧缓存模块从所述信道设备接收数据并进行译码，将译码后的数据转发至通信控制器和显示设备的技术手段，即对报文数据进行帧格式编码,使得报文数据的格式和速率与机载设备数据链的通信规范匹配，所以，有效解决了现有技术中的机载设备存在无线信道衰落和各种干扰导致的机载设备性能恶化的技术问题,影响飞机的飞行安全以及通信效率，进而实现了无线信道稳定，机载设备保持良好性能的技术效果，进而保障了飞机的飞行安全以及通信效率。

附图说明

图1是本申请实施例中机载设备信息处理方法流程示意图；

图2是本申请实施例中接收子模块接收数据流程示意图；

图3是本申请实施例中转存控制子模块控制数据流程示意图；

图4是本申请实施例中CRC编码软核模块编码流程示意图；

图5是本申请实施例中RS编码模块编码流程示意图；

图6是本申请实施例中组帧接口模块控制数据流程示意图；

图7是本申请实施例中机载设备信息处理设备的结构示意图；

图8是本申请实施例中发送处理装置的结构示意图；

图9是本申请实施例中接收处理装置的结构示意图；

图10是本申请实施例中基带数据解帧缓存模块处理数据流程示意图；

图11是本申请实施例中RS译码模块译码流程示意图；

图12是本申请实施例中数据转发子模块控制数据流程示意图；

图13是本申请实施例中串行传输子模块处理数据流程示意图。

具体实施方式

本发明提供了一种机载设备信息处理方法及设备解决了现有技术中的机载设备存在无线信道衰落和各种干扰导致的机载设备性能恶化的技术问题,影响飞机的飞行安全以及通信效率，进而实现了无线信道稳定，机载设备保持良好性能的技术效果，进而保障了飞机的飞行安全以及通信效率。

本申请实施中的技术方案为解决上述技术问题。总体思路如下：

采用了首先从通信控制器接收报文数据，并对所述报文数据进行CRC编码和RS编码，将编码后的数据传输给信道设备；然后基带数据解帧缓存模块从所述信道设备接收数据并进行译码，将译码后的数据转发至通信控制器和显示设备的技术手段，即对报文数据进行帧格式编码,使得报文数据的格式和速率与机载设备数据链的通信规范匹配，所以，有效解决了现有技术中的机载设备存在无线信道衰落和各种干扰导致的机载设备性能恶化的技术问题,影响飞机的飞行安全以及通信效率，进而实现了无线信道稳定，机载设备保持良好性能的技术效果，进而保障了飞机的飞行安全以及通信效率。

为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。

实施例一：

在实施例一中，提供了一种机载设备信息处理方法，请参考图1-图6，所述方法包括：

S10，从通信控制器接收报文数据，并对所述报文数据进行CRC编码和RS编码，将编码后的数据传输给信道设备。

其中，在本申请实施例中，由串行接收存储模块完成串口数据的正确接收并将数据存入CRC编码软核模块的ram中，由CRC编码软核模块进行CRC编码处理。

在实际应用中，请参考图2，所述串行接收存储模块由接收子模块和转存控制子模块组成。所述串行接收存储模块的输入数据为通信控制送来的报文数据，所述报文数据为RS232异步传输帧格式，包括1位起始位和1位停止位，数据位8位。所述报文数据首先进入所述接收子模块，空闲时输入为高电平，当出现负跳变并保持低电平半个比特周期左右时，则判为起始位出现，随后开始以波特率相同的抽样速率采数据并移入8位寄存器，采到8比特数据后，如下一比特位为高电平，则表明正确收到停止位，寄存器内的数据为正确数据，可指示所述转存控制子模块将其取走，否则数据无效，不通知所述转存控制子模块。

请参考图3，所述转存控制子模块检测到所述接收子模块的指示脉冲后，首先检测同步标志寄存器，如未建立同步，则将数据取出进行同步字判断，连续取到两个字节的同步字后同步标志寄存器置为同步建立状态，则后继取到两个字节的同步字后同步标志寄存器置为同步建立状态，则后继取到的数据将送缓存中。每取完一个字节的数据并执行相应判同步或转存数据的操作后，均会回到等待指示脉冲的状态。发送完一条报文的数据后，将目标缓存特定的地址的内容置为全‘1’，表明这是一条新的待处理报文。如果一条报文数据转存过程中，转存完一字节的数据后，等待时间超过32个波特率时钟周期而未出现下一个字节，则判断超时，结束本条报文的发送过程，回到等待下一条报文同步头的状态，这种情况下不将目标缓存器的特定地址内容置为全‘1’。至于报文长度的确定，可配置为分析报文特定字节确定（字节数可变）或预先规定固定的字节数。

在步骤S10之后本申请实施例中的方法便进入步骤S20：即基带数据解帧缓存模块从所述信道设备接收数据并进行译码，将译码后的数据转发至通信控制器和显示设备。

其中，在本申请实施例中，所述从通信控制器接收报文数据，并对所述报文数据进行CRC编码和RS编码，将编码后的数据传输给信道设备具体包括：

首先串行接收存储模块从通信控制器接收报文数据，并将所述报文数据传输给CRC编码软核模块；

然后所述CRC编码软核模块接收所述报文数据，并对所述报文数据进行CRC编码，将编码后的数据传输给RS编码模块；

然后所述RS编码模块接收所述CRC编码软核模块传输来的数据，并对所述CRC编码软核模块传输来的数据进行RS编码，然后将RS编码后的数据传输给组帧接口模块；

最后所述组帧接口模块与微控制单元和信道设备连接，实现所述组帧接口模块与所述信道设备的通信。

其中，在本申请实施例中，请参考图4，所述对所述报文数据进行CRC编码具体为：利用FPGA内部的资源，构键软核Microblaze以完成数据的接收、CRC编码、传送的功能。具体为：首先检查是否跟新，若没有跟新则继续检查，若跟新了则读取数据并进行CRC编码，然后写入数据，通过串口将数据传送到RS编码模块，然后继续检查数据跟新。

软核的基本架构与嵌入式CPU有些相似， Microblaze内部也有总线和总线仲裁器，由FPGA的Block RAM 构成内存，也可通过Block RAM与FPGA进行数据交换。其它的组件（IP Core）可以根据需要挂接，既可以满足不同的功能，又节约了资源，此种设计方法为我们的应用提高了更加便利的条件。软核的另一优势是可以运行C语言代码，也可以进行简单的任务调度，这使得FPGA的功能扩展的软件实现。在CRC编码模块中，软核Microblaze的功能相对较弱，主要是对输入Block RAM的数据进行CRC编码，并将写入另一块Block RAM中。如果是机载设备，则将编码后的数据通过串口传送给PC104，对地面设备而言，则只是将其中的地面站信息的数据传送给PC104。其分离信号可以通过GPIO这个组件实现。在与FGPA交换数据时需考虑Microblaze中数据存储格式，Microblaze是按Big-Endian存储数据的，因此，如果FPGA是按Little-Endian存储数据，则在交换数据时需要转换。

其中，在本申请实施例中，请参考图5，所述对数据进行RS编码具体包括以下步骤：

（1）等待软核准备就绪信号；

（2）判断是否捕获就绪信号；若是则从所述软核中读出并行数据，将所述并行数据串行输入编码运算模块；若否则继续等待软核准备就绪信号；

（3）在从所述软核中读出并行数据，将所述并行数据串行输入编码运算模块之后，完成伽罗华的多项式除法运算，得到检验多项式；

（4）检验符号附在信息符号后面，将所述检验符号与所述信息符号发送到报文组帧模块的缓存中；

（5）向组帧接口模块发出编码结束标志脉冲，然后继续步骤（1）。

在实际应用中，RS编码模块将CRC编码软核模块处理完成的数据读出并进行RS（Reed Solomon）编码。RS码的码型为（63，47）码，即以6比特为一个符号，对47个符号的信息进行编码运算，得到16个符号的校验数据，校验数据附在原信息数据后得到编码数据。产生校验数据的编码运算是由一个既定的生成多项式去除信息多项式，所得余子式即为以校验数据为系数的多项式。由于RS（63，47）码是基于26 伽罗华有限域的，因此上述多项式相除中涉及的运算（乘、加运算）均需符合该域中定义的运算规则。具体实现结构则是一个带反馈的移位寄存器，移位寄存器的输入为寄存器输出与输入信息符合的和，反馈的连接关系则由生成多项式确定。

其中，在本申请实施例中，请参考图6，所述组帧接口模块实现与微控制器单元（MCU）和信道设备的接口具体为：首先控制线检测，控制线进行证实，若失败则继续进行检测和证实；若成功则进行数据线检测，进行数据线证实，若失败则继续进行数据线证实；若成功则等待发送控制，然后发送命令，判断为假则继续等待发送控制，判断为真则申请信道，若申请失败则发送成功反馈，并进行延时保护；若申请成功则传送同步字符，待同步字符传送完成后传送数据，待传送数据传输完成后，接收到成功标志后进行延时保护，并继续等待发送控制；若接收成功标志失败则发送成功反馈，并进行延时保护，并继续等待发送控制。

在实际应用中，所述组帧接口模块实现与MCU和信道设备的接口，完成与信道设备的通信：开机检测，信道申请，组帧发送，反馈发送状态；接收MCU的发送控制命令，并向其反馈发送结果。主要通过状态机完成数据的组帧等功能。模块每次上电后，都会主动发送检测信号到信道设备，然后判断信道设备反馈的证实信号，如果检测失败，则重试。检测成功后，进入等待发送控制命令状态，当发送控制到达，并且满足一定的条件，模块组帧发送数据，发完数据等待信道设备的成功标识。如果等待超时，则认为发送失败并向MCU反馈，然后进入等待下次数据发送状态。其中，每帧数据不超过15个码片，前两个码片为同步码，间隔为8.6us，其后的13个码片为数据，间隔为6us，每个码片为6.4us，与宽度为8us的框架同步传输，马片在框架边沿跳变1.4us后有效。每个码片包含32比特位，第1位和第32位是比特同步位，恒为‘1’。中间的30位为有效数据。输出数据有两路，一路是未差分的，一路是差分的。差分后的数据要比未差分的延迟400ns。同时与数据信号同步的控制信号也相应延时。

其中，在本申请实施例中，所述基带数据解帧缓存模块从所述信道设备接收数据并进行译码，将译码后的数据转发至通信控制器和显示设备具体包括：

首先基带数据解帧缓存模块从解调器接收基带数据和同步头标志，将所述基带数据进行解帧；

然后RS译码模块对解帧后的数据进行译码；

最后数据转发模块将译码后的数据传输给所述通信控制器和所述显示设备。

在实际应用中，请参考图10，所述基带数据解帧缓存模块从解调器接收基带数据和同步头标志，将所述基带数据进行解帧具体流程为：首先等待第一同步头标志，判断是否捕获第一个同步头标志，若否则继续等待第一同步头标志，若是则计数器1计时；然后判断计时是否超过15.12us，若超过则继续等待第一同步头标志，若没有超过则判断计时是否超过14.76us，若计时超过14.76us则判断是否捕获第二个同步头标志，若计时没有超过14.76us则计数器1计时，若没有捕获第二个同步头标志则计数器1计时，若捕获到了第二个同步头标志则计数器2计时4.8us，然后以200ns采样周期采数据送RAM缓存，采30个周期，数据组数计数加1，然后判断是否已采了13组数据，若没有采集13组数据则继续以200ns采样周期采数据送RAM缓存，采30个周期，数据组数计数加1，继续进行判断，若已经采了13组数据则产生200ns宽的解帧缓存结束标志脉冲 发送至RS译码模块，然后继续等待第一个同步头标志。

在实际应用中，基带数据解帧缓存模块接收来自解调器的基带数据和同步头标志，在正确进行同步头定位后，进行数据采样解帧，将解帧后的数据送入块ram中并通知RS译码模块进行译码。同步头标志是解调器的本地相关码与输入同步码进行相关运输后得到的相关峰脉冲，脉冲宽度250+150ns。此模块开始处于等待第一个相关峰的状态，当捕获到一个宽度符合要求的相关峰脉冲后，由计数器计时14.7us，进入等待第二个相关峰的状态，同时计数器继续计时，若计时累计超过15.12us而未出现第二个相关峰，则返回等待第一个相关峰的状态，同时计数器复位；若在14.7us~15.12us间捕获第二个相关峰，则判断同步已建立，从第二个相关峰的中心时刻开始以计数器计时至4.8us则可以采样得到第一位有效数据，随后以200ns为周期采样数据，采到30比特的数据后，停止采样，计时6.6us后再开始采下一组30比特的数据。如此循环，直到采完13组数据。在采到数据的同时将其送至块RAM缓存，在采完数据后通知RS译码模块取走数据进行译码处理，基带数据解帧缓存模块的状态也返回等待第一个相关峰出现的状态。

其中，在本申请实施例中，请参考图11，所述RS译码模块对解帧后的数据进行译码具体包括：

（1）等待解帧结束标志脉冲；

（2）判断是否捕获解帧结束标志脉冲，若是则从缓存中读出数据，以6比特为一个符号传送至译码运输模块；若否则继续进行步骤（1）；

（3）在从缓存中读出数据，以6比特为一个符号传送至译码运输模块之后，进行译码迭代运算；

（4）判断译码迭代是否完成，若是则监测译码数是否超过纠错能力，若否则继续进行译码迭代运算；

（5）当监测的译码数超过纠错能力时，则待纠错数据不进行纠错，直接传输至收端数据转发模块缓存区；当监测的译码数没有超过纠错能力时，将待纠错数据与迭代结果模2加运算后传输至所述收端数据转发模块缓存区；

（6）将产生译码结束标记传输至所述收端数据转发模块，然后继续步骤（1）。

在实际应用中，RS译码模块完成RS（63，47）码的译码处理。RS译码模块由接口子模块和译码运算子模块组成。接口子模块负责待译码数据的符号形成及输入输出时序控制。空闲时，接口子模块处于等待状态，等待解帧缓存模块送来接收数据完成的标志。在捕获此标志后，将数据从缓存中读出。由于译码运算子模块是对数据符号（每一个符号由6比特数据组成）进行操作的，所以读出的数据需经过接口适配处理，将8位的并行数据转换为6位的并行数据送去译码运算子模块，而译码运算的结果则由接口模块进行数位转换，变换回8位宽并行数据送至收端数据转发模块的缓存。另外译码运算的后接到需第二次读出待译码数据与叠带运算结果进行相加纠错，这个二次读出的操作和时序也需由接口模块进行处理。

译码子模块主要负责将输入的数据符号进行迭代运算。译码算法采用时域译码算法，与其他算法相比该算法可以大大减少逻辑控制单元和运算单元。译码过程需经过63次迭代。具体的迭代运算的实现则基于一系列的6位宽，深度为63位的移位寄存器单元和一些必要的乘除以及加法运算单元，需协调好这些移位寄存器和运算单元的时序，保证迭代运算的正确进行。

其中，在本申请实施例中，请参考图12，数据转发模块转发数据的流程为：首先等待RS译码结束标志，判断是否捕获RS译码结束标志，若没有则继续进行等待RS译码结束标志，若捕获了RS译码结束标志则检测缓存空标志寄存器，判断发送缓存寄存器是否为空，若为不为空则继续检测缓存空标志寄存器，若为空则从块RAM缓存区取出一个字节送至发送缓存寄存器，然后将缓存空标志寄存器置为非空状态，然后判断是否发送规定的字节数，所是则继续等待RS译码结束标志，若否则继续检测缓存空标志寄存器。

其中，在本申请实施例中，请参考图13，串行传输子模块传输数据的具体流程为：首先检测缓存空标志寄存器，检测发送缓存寄存器是否为空，若为空则继续检测缓存空标志寄存器，若不为空则将发送缓存中的数据取出放入发送位移寄存器，然后将缓存空标志寄存器置为空状态，然后将输出拉低，发送起始比特，然后将发送移位寄存器的数据依次移出，移出速率与波特率相同，然后判断位移寄存器的数据是否全部移出，若否则继续将发送移位寄存器的数据依次移出，移出速率与波特率相同，若是则发送停止位，然后继续监测缓存空标志寄存器。

在实际应用中，数据转发模块从块RAM中取出数据，将数据组成RS232帧后分别送去通信控制器和显示设备。数据转发模块由两个子模块组成，分别为转发时序控制子模块和串行传输子模块。转发时序控制子模块负责取出缓存数据送至串行传输子模块。处于空闲状态的转发时序控制子模块在捕获RS译码器送来的译码结束脉冲后，首先检测串行转发子模块中的8位发送缓冲寄存器是否为空（该状态由一个缓存空标志寄存器指示），如果为空，则从块RAM缓存中取出一个字节送至发送寄存器，同时将缓存空标志寄存器置为非空状态。若标志寄存器显示发送缓冲寄存器不为空，则等待直至出现寄存器空标志后执行取数据送数据置标志寄存器的操作。送完一字节数据后，继续等待发送缓冲寄存器空，然后发送下一字节。如此反复，直到送完需发送的字节数，返回空闲状态。发送字节的数目可配置为读取特定字节的内容确定（可变）或者固定发送规定的字节数。

在实际应用中，串行传输子模块在空闲状态中监视缓存空标志寄存器的状态。一旦发现该标志寄存器被时序控制模块置为非空状态，则立即将缓存中的数据取出放入长度为8比特的发送移位寄存器中，同时将标志寄存器置为空状态。随后传输模块首先将输出由空闲时的高电平拉低并保持一个发送比特周期，即发出异步传送字节的起始位，接着依次移出数据比特，最后发送一个高电平比特，即数据停止位，至此一字节的异步数据发送完毕，返回空闲状态。

上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：

由于采用了首先从通信控制器接收报文数据，并对所述报文数据进行CRC编码和RS编码，将编码后的数据传输给信道设备；然后基带数据解帧缓存模块从所述信道设备接收数据并进行译码，将译码后的数据转发至通信控制器和显示设备的技术手段，即对报文数据进行帧格式编码,使得报文数据的格式和速率与机载设备数据链的通信规范匹配，所以，有效解决了现有技术中的机载设备存在无线信道衰落和各种干扰导致的机载设备性能恶化的技术问题,影响飞机的飞行安全以及通信效率，进而实现了无线信道稳定，机载设备保持良好性能的技术效果，进而保障了飞机的飞行安全以及通信效率。

对应实施例一中的方法，实施例一还提供一种机载设备信息处理设备，请参考图7，所述设备包括：

发送处理装置101，所述发送装置101用于接收报文数据，并对所述报文数据进行CRC编码和RS编码，将编码后的数据传输给信道设备；

接收处理装置102，所述接收处理装置102用于从所述信道设备接收数据并进行译码，将译码后的数据转发至通信控制器和显示设备。

其中，在本申请实施例中，请参考图8，所述发送处理装置101具体包括：

串行接收存储模1011，所述串行接收存储模块用于从所述通信控制器接收报文数据，并将所述报文数据传输给CRC编码软核模块；

CRC编码软核模块1012，所述CRC编码软核模块用于接收所述报文数据，并对所述报文数据进行CRC编码，将编码后的数据传输给RS编码模块；

RS编码模块1013，所述RS编码模块用于接收所述CRC编码软核模块传输来的数据，并对所述CRC编码软核模块传输来的数据进行RS编码，然后将RS编码后的数据传输给组帧接口模块；

组帧接口模块1014，所述组帧接口模块与微控制单元和信道设备连接，实现所述组帧接口模块与所述信道设备的通信。

其中，在本申请实施例中，请参考图9，所述接收处理装102具体包括：

基带数据解帧缓存模块1021，所述基带数据解帧缓存模块用于从解调器接收基带数据和同步头标志，将所述基带数据进行解帧；

RS译码模块1022，所述RS译码模块用于对解帧后的数据进行译码；

数据转发模块1023，所述数据转发模块用于将译码后的数据传输给所述通信控制器和所述显示设备。

其中，在本申请实施例中，所述RS编码模块对数据进行RS编码具体包括以下步骤：

（1）等待软核准备就绪信号；

（2）判断是否捕获就绪信号；若是则从所述软核中读出并行数据，将所述并行数据串行输入编码运算模块；若否则继续等待软核准备就绪信号；

（3）在从所述软核中读出并行数据，将所述并行数据串行输入编码运算模块之后，完成伽罗华的多项式除法运算，得到检验多项式；

（4）检验符号附在信息符号后面，将所述检验符号与所述信息符号发送到报文组帧模块的缓存中；

（5）向组帧接口模块发出编码结束标志脉冲，然后继续步骤（1）。

其中，在本申请实施例中，所述RS译码模块对解帧后的数据进行译码具体包括：

（1）等待解帧结束标志脉冲；

（2）判断是否捕获解帧结束标志脉冲，若是则从缓存中读出数据，以6比特为一个符号传送至译码运输模块；若否则继续进行步骤（1）；

（3）在从缓存中读出数据，以6比特为一个符号传送至译码运输模块之后，进行译码迭代运算；

（4）判断译码迭代是否完成，若是则监测译码数是否超过纠错能力，若否则继续进行译码迭代运算；

（5）当监测的译码数超过纠错能力时，则待纠错数据不进行纠错，直接传输至收端数据转发模块缓存区；当监测的译码数没有超过纠错能力时，将待纠错数据与迭代结果模2加运算后传输至所述收端数据转发模块缓存区；

（6）将产生译码结束标记传输至所述收端数据转发模块，然后继续步骤（1）。

上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：

由于采用了首先从通信控制器接收报文数据，并对所述报文数据进行CRC编码和RS编码，将编码后的数据传输给信道设备；然后基带数据解帧缓存模块从所述信道设备接收数据并进行译码，将译码后的数据转发至通信控制器和显示设备的技术手段，即对报文数据进行帧格式编码,使得报文数据的格式和速率与机载设备数据链的通信规范匹配，所以，有效解决了现有技术中的机载设备存在无线信道衰落和各种干扰导致的机载设备性能恶化的技术问题,影响飞机的飞行安全以及通信效率，进而实现了无线信道稳定，机载设备保持良好性能的技术效果，进而保障了飞机的飞行安全以及通信效率。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (6)

1.一种机载设备信息处理方法，其特征在于，所述方法包括：

从通信控制器接收报文数据，并对所述报文数据进行CRC编码和RS编码，将编码后的数据传输给信道设备；

基带数据解帧缓存模块从所述信道设备接收数据并进行译码，将译码后的数据转发至通信控制器和显示设备；所述从通信控制器接收报文数据，并对所述报文数据进行CRC编码和RS编码，将编码后的数据传输给信道设备具体包括：

串行接收存储模块从通信控制器接收报文数据，并将所述报文数据传输给CRC编码软核模块；

所述CRC编码软核模块接收所述报文数据，并对所述报文数据进行CRC编码，将编码后的数据传输给RS编码模块；

所述RS编码模块接收所述CRC编码软核模块传输来的数据，并对所述CRC编码软核模块传输来的数据进行RS编码，然后将RS编码后的数据传输给组帧接口模块；

所述组帧接口模块与微控制单元和信道设备连接，实现所述组帧接口模块与所述信道设备的通信；对所述报文数据进行CRC编码具体为：利用FPGA内部的资源，构键软核Microblaze以完成数据的接收、CRC编码、传送的功能；

所述对数据进行RS编码具体包括以下步骤：

（1）等待软核准备就绪信号；

（2）判断是否捕获就绪信号；若是则从所述软核中读出并行数据，将所述并行数据串行输入编码运算模块；若否则继续等待软核准备就绪信号；

（3）在从所述软核中读出并行数据，将所述并行数据串行输入编码运算模块之后，完成伽罗华的多项式除法运算，得到检验多项式；

（4）检验符号附在信息符号后面，将所述检验符号与所述信息符号发送到报文组帧模块的缓存中；

（5）向组帧接口模块发出编码结束标志脉冲，然后继续步骤（1）；

由串行接收存储模块完成串口数据的正确接收并将数据存入CRC编码软核模块的ram中，由CRC编码软核模块进行CRC编码处理；

所述串行接收存储模块由接收子模块和转存控制子模块组成；所述串行接收存储模块的输入数据为通信控制器送来的报文数据，所述报文数据为RS232异步传输帧格式，包括1位起始位和1位停止位，数据位8位；所述报文数据首先进入所述接收子模块，空闲时输入为高电平，当出现负跳变并保持低电平半个比特周期时，则判为起始位出现，随后开始以报文数据波特率相同的抽样速率采数据并移入8位寄存器，采到8比特数据后，如下一比特位为高电平，则表明正确收到停止位，寄存器内的数据为正确数据，可指示所述转存控制子模块将其取走，否则数据无效，不通知所述转存控制子模块；所述转存控制子模块检测到所述接收子模块的指示脉冲后，首先检测同步标志寄存器，如未建立同步，则将数据取出进行同步字判断，连续取到两个字节的同步字后同步标志寄存器置为同步建立状态，则后继取到两个字节的同步字后同步标志寄存器置为同步建立状态，则后继取到的数据将送缓存中；每取完一个字节的数据并执行相应判同步或转存数据的操作后，均会回到等待指示脉冲的状态；发送完一条报文的数据后，将目标缓存特定的地址的内容置为全‘1’，表明这是一条新的待处理报文；如果一条报文数据转存过程中，转存完一字节的数据后，等待时间超过32个波特率时钟周期而未出现下一个字节，则判断超时，结束本条报文的发送过程，回到等待下一条报文同步头的状态，这种情况下不将目标缓存器的特定地址内容置为全‘1’；至于报文长度的确定，可配置为分析报文特定字节确定或预先规定固定的字节数。

2.如权利要求1所述的方法，其特征在于，所述基带数据解帧缓存模块从所述信道设备接收数据并进行译码，将译码后的数据转发至通信控制器和显示设备具体包括：

基带数据解帧缓存模块从解调器接收基带数据和同步头标志，将所述基带数据进行解帧；

RS译码模块对解帧后的数据进行译码；

数据转发模块将译码后的数据传输给所述通信控制器和所述显示设备。

3.如权利要求2所述的方法，其特征在于，所述RS译码模块对解帧后的数据进行译码具体包括：

（1）等待解帧结束标志脉冲；

（2）判断是否捕获解帧结束标志脉冲，若是则从缓存中读出数据，以6比特为一个符号传送至译码运输模块；若否则继续进行步骤（1）；

（3）在从缓存中读出数据，以6比特为一个符号传送至译码运输模块之后，进行译码迭代运算；

（4）判断译码迭代是否完成，若是则监测译码数是否超过纠错能力，若否则继续进行译码迭代运算；

（5）当监测的译码数超过纠错能力时，则待纠错数据不进行纠错，直接传输至收端数据转发模块缓存区；当监测的译码数没有超过纠错能力时，将待纠错数据与迭代结果模2加运算后传输至所述收端数据转发模块缓存区；

（6）将产生译码结束标记传输至所述收端数据转发模块，然后继续步骤（1）。

4.一种机载设备信息处理设备，其特征在于，所述设备包括：

发送处理装置，所述发送装置用于接收报文数据，并对所述报文数据进行CRC编码和RS编码，将编码后的数据传输给信道设备；

接收处理装置，所述接收处理装置用于从所述信道设备接收数据并进行译码，将译码后的数据转发至通信控制器和显示设备；所述发送处理装置具体包括：

串行接收存储模块，所述串行接收存储模块用于从所述通信控制器接收报文数据，并将所述报文数据传输给CRC编码软核模块；

CRC编码软核模块，所述CRC编码软核模块用于接收所述报文数据，并对所述报文数据进行CRC编码，将编码后的数据传输给RS编码模块；

RS编码模块，所述RS编码模块用于接收所述CRC编码软核模块传输来的数据，并对所述CRC编码软核模块传输来的数据进行RS编码，然后将RS编码后的数据传输给组帧接口模块；

组帧接口模块，所述组帧接口模块与微控制单元和信道设备连接，实现所述组帧接口模块与所述信道设备的通信；对所述报文数据进行CRC编码具体为：利用FPGA内部的资源，构键软核Microblaze以完成数据的接收、CRC编码、传送的功能；

所述RS编码模块对数据进行RS编码具体包括以下步骤：

（1）等待软核准备就绪信号；

（2）判断是否捕获就绪信号；若是则从所述软核中读出并行数据，将所述并行数据串行输入编码运算模块；若否则继续等待软核准备就绪信号；

（3）在从所述软核中读出并行数据，将所述并行数据串行输入编码运算模块之后，完成伽罗华的多项式除法运算，得到检验多项式；

（4）检验符号附在信息符号后面，将所述检验符号与所述信息符号发送到报文组帧模块的缓存中；

（5）向组帧接口模块发出编码结束标志脉冲，然后继续步骤（1）；

由串行接收存储模块完成串口数据的正确接收并将数据存入CRC编码软核模块的ram中，由CRC编码软核模块进行CRC编码处理；

所述串行接收存储模块由接收子模块和转存控制子模块组成；所述串行接收存储模块的输入数据为通信控制器送来的报文数据，所述报文数据为RS232异步传输帧格式，包括1位起始位和1位停止位，数据位8位；所述报文数据首先进入所述接收子模块，空闲时输入为高电平，当出现负跳变并保持低电平半个比特周期时，则判为起始位出现，随后开始以报文数据波特率相同的抽样速率采数据并移入8位寄存器，采到8比特数据后，如下一比特位为高电平，则表明正确收到停止位，寄存器内的数据为正确数据，可指示所述转存控制子模块将其取走，否则数据无效，不通知所述转存控制子模块；所述转存控制子模块检测到所述接收子模块的指示脉冲后，首先检测同步标志寄存器，如未建立同步，则将数据取出进行同步字判断，连续取到两个字节的同步字后同步标志寄存器置为同步建立状态，则后继取到两个字节的同步字后同步标志寄存器置为同步建立状态，则后继取到的数据将送缓存中；每取完一个字节的数据并执行相应判同步或转存数据的操作后，均会回到等待指示脉冲的状态；发送完一条报文的数据后，将目标缓存特定的地址的内容置为全‘1’，表明这是一条新的待处理报文；如果一条报文数据转存过程中，转存完一字节的数据后，等待时间超过32个波特率时钟周期而未出现下一个字节，则判断超时，结束本条报文的发送过程，回到等待下一条报文同步头的状态，这种情况下不将目标缓存器的特定地址内容置为全‘1’；至于报文长度的确定，可配置为分析报文特定字节确定或预先规定固定的字节数。

5.如权利要求4所述的设备，其特征在于，所述接收处理装置具体包括：

基带数据解帧缓存模块，所述基带数据解帧缓存模块用于从解调器接收基带数据和同步头标志，将所述基带数据进行解帧；

RS译码模块，所述RS译码模块用于对解帧后的数据进行译码；

数据转发模块，所述数据转发模块用于将译码后的数据传输给所述通信控制器和所述显示设备。

6.如权利要求5所述的设备，其特征在于，所述RS译码模块对解帧后的数据进行译码具体包括：

（1）等待解帧结束标志脉冲；

（2）判断是否捕获解帧结束标志脉冲，若是则从缓存中读出数据，以6比特为一个符号传送至译码运输模块；若否则继续进行步骤（1）；

（3）在从缓存中读出数据，以6比特为一个符号传送至译码运输模块之后，进行译码迭代运算；

（4）判断译码迭代是否完成，若是则监测译码数是否超过纠错能力，若否则继续进行译码迭代运算；

（5）当监测的译码数超过纠错能力时，则待纠错数据不进行纠错，直接传输至收端数据转发模块缓存区；当监测的译码数没有超过纠错能力时，将待纠错数据与迭代结果模2加运算后传输至所述收端数据转发模块缓存区；

（6）将产生译码结束标记传输至所述收端数据转发模块，然后继续步骤（1）。