CN105550136B - 一种基于afdx采集记录器的接收电路 - Google Patents

一种基于afdx采集记录器的接收电路 Download PDF

Info

Publication number
CN105550136B
CN105550136B CN201510931309.7A CN201510931309A CN105550136B CN 105550136 B CN105550136 B CN 105550136B CN 201510931309 A CN201510931309 A CN 201510931309A CN 105550136 B CN105550136 B CN 105550136B
Authority
CN
China
Prior art keywords
afdx
circuit
voltages
data
acquisition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510931309.7A
Other languages
English (en)
Other versions
CN105550136A (zh
Inventor
夏大鹏
田泽
姜丽云
马宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Xiangteng Microelectronics Technology Co Ltd
Original Assignee
Xian Aeronautics Computing Technique Research Institute of AVIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Aeronautics Computing Technique Research Institute of AVIC filed Critical Xian Aeronautics Computing Technique Research Institute of AVIC
Priority to CN201510931309.7A priority Critical patent/CN105550136B/zh
Publication of CN105550136A publication Critical patent/CN105550136A/zh
Application granted granted Critical
Publication of CN105550136B publication Critical patent/CN105550136B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3852—Converter between protocols

Abstract

本发明涉及一种基于AFDX采集记录器的接收电路，包括FPGA及配置电路、电源电路、AFDX接口电路、时钟电路、复位电路和外部存储器扩展电路。本发明接收电路，同时采集记录2路AFDX数据，对接收到的AFDX帧进行完整性检测、余度管理、筛选过滤操作，对符合要求的AFDX数据帧，处理后的数据经打包后，通过一路以太网口输出保存，待飞行结束后再由地面卸载设备还原，进行事后数据处理；同时在接收到的AFDX数据中选择用户关心的参数，按指定的配置表信息存储到对应地址上，供用户提取使用。

Description

一种基于AFDX采集记录器的接收电路
技术领域
本发明属于硬件电路设计技术领域，尤其涉及一种基于AFDX采集记录器的接收电路。
背景技术
航空电子全双工交换式以太网AFDX在以太网的基础上增加了虚拟链路及冗余通路的机制，提供了一个具有确定性和可靠性的网络，AFDX高速的特点使得必须为AFDX总线开发一个高速高可靠性的数据采集记录系统。
AFDX数据采集记录器实现对AFDX数据监控端口输出的AFDX数据进行采集，对采集的每个AFDX数据帧存储在采集器的记录设备中，然而，根据不同的用户需求，在接收到的AFDX帧中所关心的参数不同，这样采集记录器的接收部分的设计至关重要。
发明内容
本发明目的是提供一种基于AFDX采集记录器的接收电路，用以实现对存储到采集记录器中的AFDX数据进行筛选过滤。
本发明的技术方案：
一种基于AFDX采集记录器的数据接收电路，包括FPGA及配置电路、电源电路、AFDX接口电路、时钟电路、复位电路和外部存储器扩展电路；其特殊之处是：所述AFDX接口电路包括互为余度的AFDX接口1和AFDX接口2；所述AFDX接口1包括PHY1和接口变压器1；所述AFDX接口2包括PHY2和接口变压器2；所述FPGA及配置电路包括输入双余度MAC端口、输出MAC端口、过滤模块、桥核IP；所述输入双余度MAC端口用于接收AFDX接口电路的数据并进行错误检查、完整性检查和余度管理；所述输出MAC端口与外部存储器扩展电路连接；所述外部存储器扩展电路包括AFDX接口3，所述AFDX接口3包括PHY3和接口变压器3；所述外部存储器扩展电路通过AFDX接口3连接外部扩展的1片SRAM存储器，用来进行过滤模块数据缓存；所述过滤模块用于从输入双余度MAC端口接收的数据中，根据内容寻址存储器配置要求，过滤提取需要监控的帧数据信息，封装成监控数据包，缓冲到外部SRAM存储器；
所述桥核IP用于向主机提交监控数据包；
所述时钟电路，包括FPGA工作系统时钟信号和AFDX的PHY芯片工作时钟信号，所述PHY芯片工作时钟由时钟晶振源提供，然后经过时钟驱动器分别输送给PHY1、PHY1、PHY3；所述复位电路，采用专用复位芯片产生复位信号，用来进行逻辑初始化复位。
上述电源电路，用于将外部5V电源转换为3.3V电压、2.5V电压、1.2V电压和1.8V电压；所述3.3V电压为整板提供工作电源，所述1.2V电压为FPGA内核提供工作电源，所述3.3V电压和1.2V电压采用同一片电源芯片转换而来；所述2.5V电压为FPGA内部PLL提供工作电源，所述1.8V电压为FPGA配置芯片提供工作电源；所述2.5V电压和1.8V电压由另一电源芯片分别转换而来。
上述2.5V电压和1.8V电压的最大输出电流3A。
上述外部扩展的1片SRAM存储器的空间大小为512K×16bit。
上述复位电路的上电复位时间为200ms。
本发明的优点：
本发明基于AFDX采集记录器的数据接收电路，同时采集记录2路AFDX数据，对接收到的AFDX帧进行完整性检测、余度管理、筛选过滤操作，对符合要求的AFDX数据帧，处理后的数据经打包后，通过一路以太网口输出保存，待飞行结束后再由地面卸载设备还原，进行事后数据处理；同时在接收到的AFDX数据中选择用户关心的参数，按指定的配置表信息存储到对应地址上，供用户提取使用。
附图说明
图1为AFDX数据采集器接收模块整体架构。
具体实施方式
一种基于AFDX采集记录器的接收电路，包括FPGA及配置电路、电源电路、AFDX接口电路、时钟电路、复位电路和外部存储器扩展电路。
FPGA及配置电路，包括MAC1、MAC2和MAC3三个MAC端口、余度管理模块、过滤模块和桥核IP；实现了数据从双余度MAC端口输入后，通过错误检查、完整性检查、余度管理，符合要求的数据帧通过发送模块转发，同时采集模块从接收数据中根据内容寻址存储器配置要求，依据虚链路、端口号定位消息，再依据参数位置信息从消息中指定位置选择参数存储至参数存储位置，过滤提取需要监控的帧数据信息，封装成监控数据包，缓冲到外部SRAM存储器，当主机端接收准备好，将接监控数据包通过桥核IP提交给主机，完成监控信息的采集和记录。
电源电路，AFDX数据接收模块通过接口外部供电5V，本板将5V电源转换为3.3V、2.5V、1.2V和1.8V，其中3.3V为整板主要工作电源，1.2V为FPGA内核工作电源，2.5V为FPGA内部PLL供电电源，1.8V电压为FPGA配置芯片用电。3.3V和1.2V电源采用电源芯片(1)由5V输入转换而来。2.5V和1.8V各由1片电源芯片(2)转换而来，最大输出电流3A。
AFDX接口电路，包括2路AFDX接口，其中AFDX接口1和AFDX接口2互为余度，AFDX接口3连接存储设备，并且3路AFDX接口分别有自己独立的PHY和接口变压器。
时钟电路，包括2路时钟信号，即FPGA工作系统时钟和AFDX的PHY芯片工作时钟，其中PHY时钟是通过一个时钟晶振源提供，然后经过时钟驱动器分别输送给3路PHY芯片。
复位电路，用来进行逻辑初始化复位，采用专用复位芯片产生复位信号，上电复位时间为200ms。
外部存储器扩展电路，外部扩展1片SRAM存储器，用来进行过滤模块数据缓存，空间大小为512K×16bit。
本发明工作过程及原理：
本发明基于AFDX采集记录器的数据接收电路，AFDX1和AFDX2数据接口为输入信号，为两路余度的数据输入，供AFDX数据接收模块进行完整性校验和余度管理；两路输入经过分别经过变压器、经过PHY芯片进入到FPGA内部的MAC，其中PHY芯片的时钟是由时钟模块经时钟驱动器提供，FPGA模块对接收到的AFDX帧进行完整性检测、余度管理，并根据事先设定的过滤条件对接收到的AFDX帧进行筛选过滤，符合要求的AFDX帧，将被逐帧附加AFDX帧到达时刻的时间标记等信息，处理后的数据经打包后，将经过余度管理后的AFDX数据帧从AFDX3接口输出，其中AFDX3为输出信号，待飞行结束后再由地面卸载设备还原，进行事后数据处理；同时在接收到的AFDX数据中选择用户关心的参数，按指定的配置表信息存储到对应地址上，供用户提取使用。

Claims (5)

1.一种基于AFDX采集记录器的数据接收电路，包括FPGA及配置电路、电源电路、AFDX接口电路、时钟电路、复位电路和外部存储器扩展电路；
其特征在于：
所述AFDX接口电路包括互为余度的AFDX接口1和AFDX接口2；所述AFDX接口1包括PHY1和接口变压器1；所述AFDX接口2包括PHY2和接口变压器2；
所述FPGA及配置电路包括输入双余度MAC端口、输出MAC端口、过滤模块、桥核IP；
所述输入双余度MAC端口用于接收AFDX接口电路的数据并进行错误检查、完整性检查和余度管理；
所述输出MAC端口与外部存储器扩展电路连接；
所述外部存储器扩展电路包括AFDX接口3，所述AFDX接口3包括PHY3和接口变压器3；所述外部存储器扩展电路通过AFDX接口3连接外部扩展的1片SRAM存储器，用来进行过滤模块数据缓存；
所述过滤模块用于从输入双余度MAC端口接收的数据中，根据内容寻址存储器配置要求，过滤提取需要监控的帧数据信息，封装成监控数据包，缓冲到外部SRAM存储器；
所述桥核IP用于向主机提交监控数据包；
所述时钟电路，包括FPGA工作系统时钟信号和AFDX的PHY芯片工作时钟信号，所述PHY芯片工作时钟由时钟晶振源提供，然后经过时钟驱动器分别输送给PHY1、PHY1、PHY3；
所述复位电路，采用专用复位芯片产生复位信号，用来进行逻辑初始化复位。
2.根据权利要求1所述基于AFDX采集记录器的数据接收电路，其特征在于：
所述电源电路，用于将外部5V电源转换为3.3V电压、2.5V电压、1.2V电压和1.8V电压；所述3.3V电压为整板提供工作电源，所述1.2V电压为FPGA内核提供工作电源，所述3.3V电压和1.2V电压采用同一片电源芯片转换而来；所述2.5V电压为FPGA内部PLL提供工作电源，所述1.8V电压为FPGA配置芯片提供工作电源；所述2.5V电压和1.8V电压由另一电源芯片分别转换而来。
3.根据权利要求2所述基于AFDX采集记录器的数据接收电路，其特征在于：所述2.5V电压和1.8V电压的最大输出电流3A。
4.根据权利要求3所述基于AFDX采集记录器的数据接收电路，其特征在于：所述外部扩展的1片SRAM存储器的空间大小为512K×16bit。
5.根据权利要求4所述基于AFDX采集记录器的数据接收电路，其特征在于：所述复位电路的上电复位时间为200ms。
CN201510931309.7A 2015-12-12 2015-12-12 一种基于afdx采集记录器的接收电路 Active CN105550136B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510931309.7A CN105550136B (zh) 2015-12-12 2015-12-12 一种基于afdx采集记录器的接收电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510931309.7A CN105550136B (zh) 2015-12-12 2015-12-12 一种基于afdx采集记录器的接收电路

Publications (2)

Publication Number Publication Date
CN105550136A CN105550136A (zh) 2016-05-04
CN105550136B true CN105550136B (zh) 2018-07-03

Family

ID=55829326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510931309.7A Active CN105550136B (zh) 2015-12-12 2015-12-12 一种基于afdx采集记录器的接收电路

Country Status (1)

Country Link
CN (1) CN105550136B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016219848A1 (de) * 2016-10-12 2018-04-12 Siemens Aktiengesellschaft Verfahren und Vorrichtung zum Bereitstellen einer gesicherten Kommunikation innerhalb eines echtzeitfähigen Kommunikationsnetzwerkes
CN111078622A (zh) * 2018-10-18 2020-04-28 武汉光谷航天三江激光产业技术研究院有限公司 一种多路数据采集及筛选方法和装置
CN114143138A (zh) * 2021-11-29 2022-03-04 天津市英贝特航天科技有限公司 一种机载afdx远程调试设备、方法及系统
CN114884928A (zh) * 2022-04-18 2022-08-09 中国民航科学技术研究院 在研机型c919的eafr数据下载处理方法及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101924713A (zh) * 2010-09-07 2010-12-22 北京航空航天大学 一种实时保证的交换式互连缓冲容量确定方法
CN102523108A (zh) * 2011-12-07 2012-06-27 中国航空无线电电子研究所 基于航空全双工交换以太网的航空电子管理系统
CN104410581A (zh) * 2014-10-17 2015-03-11 中国航空工业集团公司第六三一研究所 Afdx网络的配置信息设计及信息提取

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101924713A (zh) * 2010-09-07 2010-12-22 北京航空航天大学 一种实时保证的交换式互连缓冲容量确定方法
CN102523108A (zh) * 2011-12-07 2012-06-27 中国航空无线电电子研究所 基于航空全双工交换以太网的航空电子管理系统
CN104410581A (zh) * 2014-10-17 2015-03-11 中国航空工业集团公司第六三一研究所 Afdx网络的配置信息设计及信息提取

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
AFDX交换芯片虚拟验证关键技术研究;吴晓成等;《计算机技术与发展》;20130831;第177-180页 *
基于AFDX终端系统测试的研究;夏大鹏等;《计算机技术与发展》;20110831;第192-199页 *

Also Published As

Publication number Publication date
CN105550136A (zh) 2016-05-04

Similar Documents

Publication Publication Date Title
CN105550136B (zh) 一种基于afdx采集记录器的接收电路
CN103916252B (zh) 一种基于fpga的高带宽以太网ip核
CN103197231B (zh) 用于模拟电路故障诊断和预测的fpga装置
CN105549901B (zh) 星载综合化海量数据存储与回放设备
CN102014048B (zh) 带有状态保持的链路功率节省
US9684583B2 (en) Trace data export to remote memory using memory mapped write transactions
CN106296872B (zh) 飞行试验数据记录装置及记录和读取试验数据的方法
CN105335327A (zh) 基于Soc的可重构/双冗余VPX3U信号处理载板
CN102761466B (zh) 一种ieee 1394 总线数据记录处理系统和方法
US20150127994A1 (en) Trace Data Export to Remote Memory Using Remotely Generated Reads
CN104620191A (zh) 用于到i/o接口的门控功率输送的装置、系统及方法
CN106933740A (zh) 一种星敏感器软件在线故障监测系统及其监测方法
CN105138495A (zh) 内嵌微控制器的arinc659总线控制器
CN104572384B (zh) 一种芯片多fpga验证方法
CN107807576A (zh) 一种智能配电监控管理装置
CN105515673B (zh) 一种光纤通道节点卡
CN109471737B (zh) 高速磁浮运行控制系统半实物仿真的软件适配方法及设备
CN109062028A (zh) 一种飞控计算机的多余度控制系统
WO2016062154A1 (zh) 信息采集方法及装置、通信系统
CN104991978B (zh) 一种基于SpaceWire接口的光纤陀螺实时数据采集卡
CN104951385A (zh) 动态可重构总线监听系统中的通道健康状态记录装置
CN113436055A (zh) 一种小型化星上高速图像存储处理系统
CN205265739U (zh) Afdx数据采集记录系统
CN108885484A (zh) 远程终端设备、其控制方法、计算机系统和程序
CN104608906B (zh) 一种平流层飞艇艇务控制分系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20221010

Address after: Room S303, Innovation Building, No. 25, Gaoxin 1st Road, Xi'an, Shaanxi 710075

Patentee after: XI'AN XIANGTENG MICROELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: No. 15, Jinye Second Road, Xi'an, Shaanxi 710065

Patentee before: AVIC XI''AN AERONAUTICS COMPUTING TECHNIQUE RESEARCH INSTITUTE

TR01 Transfer of patent right