CN105550134A - 高速数据接口主机端控制器 - Google Patents

高速数据接口主机端控制器 Download PDF

Info

Publication number
CN105550134A
CN105550134A CN201510894416.7A CN201510894416A CN105550134A CN 105550134 A CN105550134 A CN 105550134A CN 201510894416 A CN201510894416 A CN 201510894416A CN 105550134 A CN105550134 A CN 105550134A
Authority
CN
China
Prior art keywords
clock signal
physical layer
electronic physical
logical network
low speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510894416.7A
Other languages
English (en)
Other versions
CN105550134B (zh
Inventor
王万丰
冀晓亮
惠志强
侯慧瑛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Zhaoxin Semiconductor Co Ltd
Original Assignee
Shanghai Zhaoxin Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Zhaoxin Integrated Circuit Co Ltd filed Critical Shanghai Zhaoxin Integrated Circuit Co Ltd
Priority to CN201510894416.7A priority Critical patent/CN105550134B/zh
Priority to TW104141868A priority patent/TWI571743B/zh
Publication of CN105550134A publication Critical patent/CN105550134A/zh
Priority to US15/171,362 priority patent/US10042810B2/en
Application granted granted Critical
Publication of CN105550134B publication Critical patent/CN105550134B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

低数据抖动的主机端控制器，以逻辑物理层提供多组低速数据，经由跨时域数据传输模块交由对应的电子物理层转换为高速数据传递至对应的外部装置，且还具有多工器。所述电子物理层对应多个时钟信号之一操作。该多工器接收所述时钟信号，以输出共同时钟信号供逻辑物理层据以提供所述多组低速数据。该跨时域数据传输模块根据该共同时钟信号读入该逻辑物理层提供的所述多组低速数据，并根据所述外部装置所对应的所述电子物理层对应的所述时钟信号输出所述多组低速数据至对应的所述电子物理层。

Description

高速数据接口主机端控制器
技术领域
本发明涉及高速数据接口主机端控制器，特别涉及与外部装置作高速传输的高速数据接口主机端控制器。
背景技术
高速数据接口，如：串行高级技术附件(SATA)、快捷外设互联标准(PCIE)、安全数字输入/输出卡(SDIO)、通用串行总线(USB)等，极容易因时钟信号延时，而发生数据抖动；明显影响高速数据传输。
发明内容
本发明提供一种低数据抖动的主机端控制器(hostcontroller)，也可以芯片组的南桥实现。
根据本发明一种实施方式实现的一种高速数据接口主机端控制器，包括逻辑物理层、多个电子物理层、多工器、以及跨时域数据传输模块。该逻辑物理层提供多组低速数据，再分别由对应的所述电子物理层转换为高速数据，并分别传递至多个外部装置之一。所述电子物理层各自对应多个时钟信号之一操作。该多工器接收所述电子物理层所对应的所述多个时钟信号，以输出共同时钟信号供该逻辑物理层据以提供所述多组低速数据。该跨时域数据传输模块耦接于所述逻辑物理层与所述电子物理层之间，根据该共同时钟信号读入该逻辑物理层提供的所述多组低速数据，并根据所述外部装置所对应的所述电子物理层对应的所述时钟信号输出所述多组低速数据至对应的所述电子物理层。
本发明跨时域数据传输模块有效解决操作时钟在电子物理层端以及逻辑物理层端的异步问题。
下文特举实施例，并配合所附图示，详细说明本发明内容。
附图说明
图1为方块图，描述根据本发明一种实施方式实现的高速数据接口主机端控制器100；
图2A、图2B根据本发明一种实施方式图解跨时域数据传输模块TXCDC；
图3以波形图说明缓存R_A1操作，其中缓存R_A1编号0～7的缓存器分别命名为R_A1_0～R_A1_7；以及
图4为方块图，描述根据本发明一种实施方式实现的主机端控制器400，是以单一电子物理层EPHY连接至少一个外接装置。
具体实施方式
以下叙述列举本发明的多种实施例。以下叙述介绍本发明的基本概念，且并非意图限制本发明内容。实际发明范围应依照权利要求书而界定。
图1为方块图，描述根据本发明一种实施方式实现的高速数据接口主机端控制器100。高速数据接口主机端控制器100包括逻辑物理层LPHY(编号同逻辑物理层(logicalphysicallayer)缩写LPHY)、多个电子物理层(electricalphysicallayer，缩写EPHY)EPHYA以及EPHYB、多工器ECLKMUX、以及跨时域数据传输模块TXCDC。图1中仅示出两个电子物理层，但本发明并不以此为限。
电子物理层EPHYA以及EPHYB连接外部装置；电子物理层EPHYA连接硬盘HDA1与HDA2，且电子物理层EPHYB连接硬盘HDB1与HDB2。电子物理层EPHYA与EPHYB分别根据时钟信号MPLLCLK_A与MPLLCLK_B操作；时钟信号MPLLCLK_A可由电子物理层EPHYA内部产生，且时钟信号MPLLCLK_B可由电子物理层EPHYB内部产生。值得注意的是，图1中的电子物理层EPHYA以及EPHYB均仅连接两个硬盘，但本发明在此并不限制每个电子物理层所连接的外部装置的类型和数量。
多工器ECLKMUX接收电子物理层EPHYA与EPHYB所对应的时钟信号MPLLCLK_A与MPLLCLK_B，并输出共同时钟信号MPLLCLK_COM。共同时钟信号MPLLCLK_COM将引入该逻辑物理层LPHY以及该跨时域数据传输模块TXCDC。
针对硬盘HDA1、HDA2、HDB1与HDB2，逻辑物理层LPHY内分别以电路模块PHYA1、PHYA2、PHYB1与PHYB2基于该共同时钟信号MPLLCLK_COM提供低速数据DA1_COM、DA2_COM、DB1_COM、DB2_COM传递至该跨时域数据传输模块TXCDC。
跨时域数据传输模块TXCDC耦接于逻辑物理层LPHY和电子物理层EPHYA及EPHYB之间，其为基于跨时域技术(clockdomaincrossing)操作。跨时域数据传输模块TXCDC根据该共同时钟信号MPLLCLK_COM读入该逻辑物理层LPHY提供的上述低速数据DA1_COM、DA2_COM、DB1_COM、DB2_COM。在一实施例中，跨时域数据传输模块TXCDC为所述外部装置HDA1、HDA2、HDB1与HDB2各自提供一缓存(绘于图2A、图2B)以缓存对应不同外部装置的低速数据。跨时域数据传输模块TXCDC还根据对应的电子物理层EPHYA及EPHYB对应的时钟信号(电子物理层EPHYA对应时钟信号MPLLCLK_A、电子物理层EPHYB对应时钟信号MPLLCLK_B)分别将上述缓存的低速数据取出。参考图示，依据时钟信号MPLLCLK_A取出的低速数据DA1_A由电子物理层EPHYA转换为高速数据后发送至硬盘HDA1，依据时钟信号MPLLCLK_A取出的低速数据DA2_A由电子物理层EPHYA转换为高速数据后发送至硬盘HDA2，依据时钟信号MPLLCLK_B取出的数据DB1_B由电子物理层EPHYB转换为高速数据后发送至硬盘HDB1，依据时钟信号MPLLCLK_B取出的数据DB2_B由电子物理层EPHYB转换为高速数据后发送至硬盘HDB2。特别是，各缓存具有多层缓存深度，使得低速数据读入缓存以及数据读出缓存得以跨时域实现。
如图1所示，单纯根据共同时钟信号MPLLCLK_COM操作的逻辑物理层LPHY将降低设计门槛。传统技术的逻辑物理层LPHY的对应不同的电子物理层(例如EPHYA与EPHYB)的不同电路模块(例如PHYA1、PHYA2与PHYB1、PHYA2)根据不同电子物理层的时钟信号(例如MPLLCLK_A与MPLLCLK_B)操作，由于各电子物理层的时钟信号(例如MPLLCLK_A与MPLLCLK_B)为异步时钟信号，将导致时钟树(ClockTree)复杂，而本发明单纯根据共同时钟信号MPLLCLK_COM操作的逻辑物理层LPHY将大大简化时钟树。此外，设置于逻辑物理层LPHY与电子物理层EPHYA及EPHYB之间的跨时域数据传输模块TXCDC将有效抑制走线延时问题。相较于传统技术将逻辑物理层直接耦接电子物理层的长走线，跨时域数据传输模块TXCDC将数据走线截半，及时修正走线延时。
在一种实施方式中，时钟信号MPLLCLK_A和MPLLCLK_B走线距离将用来判断电子物理层EPHYA以及EPHYB哪个最靠近该逻辑物理层LPHY。图1是电子物理层EPHYA为最近电子物理层。多工器ECLKMUX以最近电子物理层EPHYA的时钟信号MPLLCLK_A作为该共同时钟信号MPLLCLK_COM，使较少走线延时的时钟信号MPLLCLK_A为逻辑物理层LPHY所用。值得注意的是，在一实施例中，这里的走线距离是指在专用集成电路(ApplicationSpecificIntegratedCircuits,ASIC)中时钟信号MPLLCLK_A和MPLLCLK_B从电子物理层EPHYA以及EPHYB至多工器ECLKMUX的走线距离。在前述实施方式中，根据时钟信号的走线距离选择共同时钟信号MPLLCLK_COM是基于时钟信号MPLLCLK_A和MPLLCLK_B为频率相同的异步时钟的前提下，如果时钟信号MPLLCLK_A和MPLLCLK_B本身频率即不同，则会用其它方式选择共同时钟信号MPLLCLK_COM，详见后述。
一种实施方式中，跨时域数据传输模块TXCDC至逻辑物理层LPHY的走线(传送DA1_COM、DA2_COM、DB1_COM、DB2_COM)距离设计为短于最近电子物理层EPHYA至逻辑物理层LPHY的距离，甚至该跨时域数据传输模块TXCDC至最近电子物理层EPHYA的走线距离(传送DA1_A、DA2_A、DB1_B、DB2_B)也设计为短于该最近电子物理层EPHYA至逻辑物理层LPHY的距离。如此设计要诀将使得跨时域数据传输模块TXCDC对数据走线延时的修正更为准确。
一种实施方式中，逻辑物理层LPHY以并行方式提供低速数据DA1_COM、DA2_COM、DB1_COM、DB2_COM至跨时域数据传输模块TXCDC，跨时域数据传输模块TXCDC以并行方式发送低速数据DA1_A、DA2_A、DB1_B、DB2_B至电子物理层EPHYA以及EPHYB，且电子物理层EPHYA以及EPHYB包括将数据DA1_A、DA2_A、DB1_B、DB2_B自并行低速数据转换为串行高速数据(例如差分信号)后才传输至硬盘HDA1、HDA2、HDB1与HDB2。如此设计使得低速的逻辑物理层LPHY与高速的电子物理层EPHYA以及EPHYB结合，利于实现高速数据接口，如：串行高级技术附件(SATA)、快捷外设互联标准(PCIE)、安全数字输入/输出卡(SDIO)、通用串行总线(USB)等。
一种实施方式中，时钟信号MPLLCLK_A与MPLLCLK_B以及共同时钟信号MPLLCLK_COM的频率相同，均为300MHz。逻辑物理层LPHY以及跨时域数据传输模块TXCDC为20位并行传输，则电子物理层EPHYA可实现6Gbps的高速串行传输。
图1实施方式并不意图限定电子物理层的数量、电子物理层连接的外接装置数量、以及电子物理层与逻辑物理层的相对布局。甚至，多个电子物理层的时钟信号允许是不同频率。假设电子物理层EPHYA的时钟信号MPLLCLK_A频率为300MHz，电子物理层EPHYB的时钟信号MPLLCLK_B频率为150MHz。在这里实施方式中，多工器ECLKMUX将不考虑时钟信号MPLLCLK_A和MPLLCLK_B的走线距离，而是以最高频的时钟信号MPLLCLK_A作为该共同时钟信号MPLLCLK_COM。逻辑物理层LPHY包括分频器分频300Mz的该共同时钟信号MPLLCLK_COM以得到多个分频共同时钟信号(未绘示)，例如还获得150Mz的时钟信号。逻辑物理层LPHY中的电路模块PHYA1以及PHYA2依照300MHz的该共同时钟信号MPLLCLK_COM操作(例如提供低速数据DA1_COM和DA2_COM)，而电路模块PHYB1以及PHYB2依照分频获得的150MHz的时钟信号操作(例如提供低速数据DB1_COM和DB2_COM)。其中逻辑物理层LPHY中的各电路模块依据哪个分频共同时钟信号操作视各电路模块对应的外部装置(HDA1和HDA2、HDB1和HDB2)所连接的电子物理层(EPHYA和EPHYB)对应的时钟信号(MPLLCLK_A和MPLLCLK_B)的时钟频率而定，即各电路模块的分频共同时钟信号的时钟频率与各电路模块对应的外部装置所连接的电子物理层对应的时钟信号的时钟频率相同。在另一实施例中，跨时域数据传输模块TXCDC还包括分频器分频300MHz的该共同时钟信号MPLLCLK_COM以得到多个分频共同时钟信号(未绘示)，例如还获得150MHz的时钟信号；跨时域数据传输模块TXCDC根据对应硬盘HDA1与HDA2所连接的电子物理层EPHYA的时钟信号MPLLCLK_A的时钟频率300MHz的分频共同时钟信号(频率为300MHz)将数据DA1_COM、DA2_COM读入，并根据对应硬盘HDB1与HDB2所连接的电子物理层EPHYB的时钟信号MPLLCLK_B的时钟频率150MHz的分频共同时钟信号(频率为150MHz)将数据DB1_COM、DB2_COM读入对应的缓存。值得注意的是，跨时域数据传输模块TXCDC将数据DA1_A、DA2_A读出是根据对应硬盘HDA1与HDA2所连接的电子物理层EPHYA的时钟信号MPLLCLK_A，且将数据DB1_B、DB2_B读出是根据对应硬盘HDB1与HDB2所连接的电子物理层EPHYB的时钟信号MPLLCLK_B。
图2A、图2B根据本发明一种实施方式图解跨时域数据传输模块TXCDC。跨时域数据传输模块TXCDC对应硬盘HDA1、HDA2、HDB1与HDB2分别提供缓存R_A1、R_A2、R_B1与R_B2，各自例如包括8个编号0～7的缓存器(各缓存器尺寸同并行低速数据尺寸)，即缓存深度包括0～7。逻辑物理层LPHY提供的低速数据DA1_COM、DA2_COM、DB1_COM、DB2_COM根据共同时钟信号MPLLCLK_COM先读入缓冲器W_Buf，然后写入指标产生器WPTR++根据共同时脉信号MPLLCLK_COM操作写入分配器W_DMUX，以将对应的低速数据DA1_COM、DA2_COM、DB1_COM、DB2_COM再推入缓存R_A1、R_A2、R_B1与R_B2中的缓存器。R_A1、R_A2、R_B1与R_B2中缓存器里面的内容还可在读取指标产生器RPTR++根据对应的时钟信号MPLLCLK_A和MPLLCLK_B操作读取选择器R_MUX，以将对应的低速数据读取到缓冲器R_Buf，再经由缓冲器R_Buf根据对应的时钟信号MPLLCLK_A/MPLLCLK_B输出为数据DA1_A、DA2_A、DB1_B、DB2_B。
图3以波形图说明缓存R_A1操作，其中缓存R_A1编号0～7的缓存器分别命名为R_A1_0～R_A1_7。依照共同时钟信号MPLLCLK_COM推入缓存R_A1不同缓存深度的缓存器R_A1_0～R_A1_7的并行数据D0～D7将顺利经由时钟信号MPLLCLK_A取出，反映于数据DA1_A上。依照共同时钟信号MPLLCLK_COM推入缓存R_A1的数据D8～D15将逐个更新缓存器R_A1_0～R_A1_7。不同缓存深度的缓存器R_A1_0～R_A1_7的数据D8～D15也将顺利经由时钟信号MPLLCLK_A取出，反映于数据DA1_A上。
图4为方块图，描述根据本发明一种实施方式实现的高速数据接口主机端控制器400，为以单一电子物理层EPHY连接至少一个外接装置，图例包括硬盘HD1以及HD2，对应的，跨时域数据传输模块TXCDC包括两组缓存设计。逻辑物理层LPHY与跨时域数据传输模块TXCDC可以并行方式传输数据。电子物理层EPHY可包括并行至串行转换。
相较于图1的高速数据接口主机端控制器100还设计有多工器ECLKMUX，图4主机端控制器400上单一电子物理层EPHY的时钟信号可单纯以时钟信号走线CLK_trace传输至逻辑物理层LPHY，供电路模块PHY_1以及PHY_2操作参考以分别输出第一和第二低速数据。图4中，跨时域数据传输模块TXCDC自该时钟信号走线CLK_trace上的逻辑物理层端节点MPLLCLK_L接收逻辑物理层端时钟(以下同样称之MPLLCLK_L)，并自该时钟信号走线CLK_trace的电子物理层端节点MPLLCLK_E接收电子物理层端时钟(以下同样称之MPLLCLK_E)。逻辑物理层端节点MPLLCLK_L为该时钟信号走线CLK_trace上与该逻辑物理层LPHY同侧的输入至跨时域数据传输模块TXCDC的节点，电子物理层端节点MPLLCLK_E为该时钟信号走线CLK_trace上与该电子物理层EPHY同侧的输入至跨时域数据传输模块TXCDC的节点。逻辑物理层端节点MPLLCLK_L较该电子物理层端节点MPLLCLK_E在该时钟信号走线CLK_trace上靠近该逻辑物理层LPHY。图4的跨时域数据传输模块TXCDC仍旧可有效解决时钟信号走线延时问题。在一种实施方式中，跨时域数据传输模块TXCDC至该逻辑物理层LPHY的走线距离设计为短于该时钟信号走线CLK_trace，且该跨时域数据传输模块TXCDC至该电子物理层EPHY的走线距离短于该时钟信号走线CLK_trace。相较于传统技术将逻辑物理层直接耦接电子物理层的长走线，跨时域数据传输模块TXCDC将数据走线截半，及时修正走线延时。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟悉此项技艺者，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视权利要求书所界定的为准。

Claims (10)

1.一种高速数据接口主机端控制器，其特征在于，包括：
逻辑物理层以及多个电子物理层，其中，该逻辑物理层提供多组低速数据，再分别由对应的所述电子物理层转换为高速数据，并分别传递至多个外部装置之一，且所述电子物理层各自对应多个时钟信号之一操作；
多工器，接收所述电子物理层所对应的所述多个时钟信号，以输出共同时钟信号供该逻辑物理层据以提供所述多组低速数据；以及
跨时域数据传输模块，耦接于所述逻辑物理层与所述电子物理层之间，根据该共同时钟信号读入该逻辑物理层提供的所述多组低速数据，并根据所述外部装置所对应的所述电子物理层对应的所述时钟信号输出所述多组低速数据至对应的所述电子物理层。
2.根据权利要求1所述的高速数据接口主机端控制器，其特征在于：
该跨时域数据传输模块还为所述外部装置各自提供缓存，用以缓存对应的所述外部装置所对应的所述电子物理层所对应的所述多组低速数据。
3.根据权利要求1所述的高速数据接口主机端控制器，其特征在于：
该多工器以所述电子物理层中最靠近该逻辑物理层的最近电子物理层所对应的所述时钟信号作为该共同时钟信号。
4.根据权利要求3所述的高速数据接口主机端控制器，其特征在于，所述多个时钟信号的频率相同。
5.根据权利要求1所述的高速数据接口主机端控制器，其特征在于：
该跨时域数据传输模块至该逻辑物理层的走线距离短于所述电子物理层中最靠近该逻辑物理层的最近电子物理层至该逻辑物理层的距离；且
该跨时域数据传输模块至该最近电子物理层的走线距离短于该最近电子物理层至该逻辑物理层的距离。
6.根据权利要求1所述的高速数据接口主机端控制器，其特征在于：
该逻辑物理层以并行方式提供所述多组低速数据至该跨时域数据传输模块；
该跨时域数据传输模块以并行方式发送所述多组低速数据至所述电子物理层；且
所述电子物理层分别将所述多组低速数据自并行低速数据转换为串行高速数据后才传输至所述外部装置。
7.根据权利要求1所述的高速数据接口主机端控制器，其特征在于：
所述电子物理层中至少其中一个所连接的所述外部装置为多个。
8.根据权利要求1所述的高速数据接口主机端控制器，其特征在于：
该多工器将所述电子物理层对应的所述时钟信号中频率最高的作为该共同时钟信号。
9.根据权利要求1所述的高速数据接口主机端控制器，其特征在于：
该逻辑物理层包括第一分频器，分频该共同时钟信号以得到多个分频共同时钟信号；且
该逻辑物理层根据所述分频共同时钟信号对应地提供所述多组低速数据，其中，所述各组低速数据对应的所述分频共同时钟信号的时钟频率与对应的所述外部装置对应的所述电子物理层对应的所述时钟信号的时钟频率相同。
10.根据权利要求1所述的高速数据接口主机端控制器，其特征在于：
该跨时域数据传输模块包括第二分频器，分频该共同时钟信号以得到多个分频共同时钟信号；且
该跨时域数据传输模块根据所述分频共同时钟信号对应地将所述多组低速数据读入，其中，所述多组低速数据对应的所述分频时钟信号的时钟频率与对应的所述外部装置所连接的所述电子物理层对应的所述时钟信号的时钟频率相同。
CN201510894416.7A 2015-12-07 2015-12-07 高速数据接口主机端控制器 Active CN105550134B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510894416.7A CN105550134B (zh) 2015-12-07 2015-12-07 高速数据接口主机端控制器
TW104141868A TWI571743B (zh) 2015-12-07 2015-12-14 高速資料介面主機端控制器
US15/171,362 US10042810B2 (en) 2015-12-07 2016-06-02 Host controller of high-speed data interface with clock-domain crossing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510894416.7A CN105550134B (zh) 2015-12-07 2015-12-07 高速数据接口主机端控制器

Publications (2)

Publication Number Publication Date
CN105550134A true CN105550134A (zh) 2016-05-04
CN105550134B CN105550134B (zh) 2018-04-03

Family

ID=55829324

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510894416.7A Active CN105550134B (zh) 2015-12-07 2015-12-07 高速数据接口主机端控制器

Country Status (3)

Country Link
US (1) US10042810B2 (zh)
CN (1) CN105550134B (zh)
TW (1) TWI571743B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10268618B2 (en) * 2015-04-16 2019-04-23 Advanced Micro Devices, Inc. Chip level switching for multiple computing device interfaces

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101561794A (zh) * 2009-06-05 2009-10-21 威盛电子股份有限公司 通用串行总线装置
CN101689209A (zh) * 2007-05-15 2010-03-31 克罗诺洛吉克有限公司 通用串行总线数据采集中减小触发延迟的方法与系统
CN102023945A (zh) * 2009-09-22 2011-04-20 鸿富锦精密工业（深圳）有限公司 基于串行外围设备接口总线的设备及其数据传输方法
US20120059964A1 (en) * 2009-05-20 2012-03-08 Chronologic Pty. Ltd. High density, low jitter, synchronous usb expansion

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7635280B1 (en) * 2008-07-30 2009-12-22 Apple Inc. Type A USB receptacle with plug detection
TWI474184B (zh) * 2009-06-08 2015-02-21 Via Tech Inc 通用序列匯流排裝置與系統
GB2482303A (en) * 2010-07-28 2012-02-01 Gnodal Ltd Modifying read patterns for a FIFO between clock domains
CN104158646B (zh) * 2013-05-14 2018-12-21 南京中兴新软件有限责任公司 链路延迟处理方法及装置
WO2015148488A1 (en) * 2014-03-26 2015-10-01 Rambus Inc. Memory controller with dynamic core-transfer latency

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101689209A (zh) * 2007-05-15 2010-03-31 克罗诺洛吉克有限公司 通用串行总线数据采集中减小触发延迟的方法与系统
US20120059964A1 (en) * 2009-05-20 2012-03-08 Chronologic Pty. Ltd. High density, low jitter, synchronous usb expansion
CN101561794A (zh) * 2009-06-05 2009-10-21 威盛电子股份有限公司 通用串行总线装置
CN102023945A (zh) * 2009-09-22 2011-04-20 鸿富锦精密工业（深圳）有限公司 基于串行外围设备接口总线的设备及其数据传输方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
杨佳朋: "SATA控制器的设计与FPGA验证", 《中国优秀硕士学位论文全文数据库信息科技辑》 *

Also Published As

Publication number Publication date
US10042810B2 (en) 2018-08-07
US20170161228A1 (en) 2017-06-08
TWI571743B (zh) 2017-02-21
CN105550134B (zh) 2018-04-03
TW201721444A (zh) 2017-06-16

Similar Documents

Publication Publication Date Title
CN105320490B (zh) 用于异步fifo电路的方法和设备
CN104915303B (zh) 基于PXIe总线的高速数字I/O系统
KR101787597B1 (ko) 대역폭 설정가능한 io 커넥터
CN104022775A (zh) 一种面向SerDes技术中基于FIFO协议的数字接口电路
CN105786741B (zh) 一种soc高速低功耗总线及转换方法
US20070022219A1 (en) Information processing apparatus and method for initializing flow control
CN100507889C (zh) 能够实现外围总线芯片组内的虚拟通道的方法和装置
CN1591378A (zh) 使用差动信号来提高多媒体卡的传送速率的方法
CN105550134A (zh) 高速数据接口主机端控制器
CN206461608U (zh) 基于以太网物理层芯片速率连续可变的收发器
US9003083B2 (en) Buffer circuit and semiconductor integrated circuit
CN105512071A (zh) 高速数据接口主机端控制器
US8347013B2 (en) Interface card with extensible input/output interface
US11169947B2 (en) Data transmission system capable of transmitting a great amount of data
CN108199784A (zh) 多功能综合航电测试系统
CN100462952C (zh) 接口可配置的通用串行总线控制器
Hsiao et al. Asynchronous AHB bus interface designs in a multiple-clock-domain graphics system
CN115699668A (zh) 宽弹性缓冲器
CN114003543B (zh) 一种高速串行总线时钟补偿方法及系统
CN219456855U (zh) 处理器工作站主板和服务器
KR20050064568A (ko) 온-칩 직렬 주변장치 버스 시스템 및 그 운용방법
CN114328346B (zh) 一种用于扩展并行接口的逻辑ip核
CN113609067B (zh) 一种32路rs485接口卡的实现系统
CN100538618C (zh) 高存取效率的接口电路及方法
KR20010027765A (ko) 딜레이 회로를 구비하는 범용 직렬 버스 트랜시버

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Room 301, 2537 Jinke Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203

Patentee after: Shanghai Zhaoxin Semiconductor Co.,Ltd.

Address before: Room 301, 2537 Jinke Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203

Patentee before: VIA ALLIANCE SEMICONDUCTOR Co.,Ltd.