CN105530001A - 用于控制数字步进衰减器中的过冲的装置和方法 - Google Patents

用于控制数字步进衰减器中的过冲的装置和方法 Download PDF

Info

Publication number
CN105530001A
CN105530001A CN201510660813.8A CN201510660813A CN105530001A CN 105530001 A CN105530001 A CN 105530001A CN 201510660813 A CN201510660813 A CN 201510660813A CN 105530001 A CN105530001 A CN 105530001A
Authority
CN
China
Prior art keywords
switch
state
unit
attenuation
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510660813.8A
Other languages
English (en)
Other versions
CN105530001B (zh
Inventor
F·考克尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Global ULC
Analog Devices International ULC
Original Assignee
Analog Devices Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Technology filed Critical Analog Devices Technology
Publication of CN105530001A publication Critical patent/CN105530001A/zh
Application granted granted Critical
Publication of CN105530001B publication Critical patent/CN105530001B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/24Frequency- independent attenuators
    • H03H7/25Frequency- independent attenuators comprising an element controlled by an electric or magnetic variable
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00Networks using active elements
    • H03H11/02Multiple-port networks
    • H03H11/24Frequency-independent attenuators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H03K5/134Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices with field-effect transistors

Landscapes

  • Attenuators (AREA)

Abstract

公开了用于控制数字步进衰减器中的过冲的装置和方法。通过配置多位DSA,使得衰减控制块以防止衰减单元串联级联具有小于初始衰减值和最终衰减值的暂态衰减值的方式来改变多个控制信号,能够防止过冲状况。控制信号使得它们将衰减单元转变到第二插入状态之前将所述衰减单元转变到第一衰减状态。

Description

用于控制数字步进衰减器中的过冲的装置和方法
技术领域
本发明的实施例涉及电子系统,更特别地涉及数字步进衰减器。
背景技术
数字步进衰减器(DS)通常包括衰减器单元和选择性地调节衰减级别的开关。控制单元能够提供控制信号,控制开关的状态,即接通状态或关断状态,这依次控制衰减器单元的状态、插入状态或衰减状态。
在一个示例中,控制单元提供控制信号,改变DSA的开关的状态,以增大阻抗且因此增加总衰减。
在另一示例中,控制单元提供控制信号,改变DSA的开关的状态,以减小阻抗且因此减少总衰减。
发明内容
在一个实施方案中,衰减器组件包括多个衰减器单元,每个衰减器单元均具有限定一系列衰减值的衰减值,其中一些衰减值包括较高衰减值,而一些衰减值包括较低衰减值。多个衰减器单元耦合在一起,以接收具有最终衰减值的输入信号和输出信号,并且多个衰减器单元中的每一个衰减器单元均具有第一状态和第二状态,在第一状态下,第一衰减值应用于输入信号以产生第一输出,在第二状态下,第二衰减值应用于输入信号以产生第二输出,其中第一衰减值大于第二衰减值。
衰减器组件还包括控制单元,控制单元响应于选择最终衰减值的逻辑信号,将控制信号提供给多个衰减单元,使得多个衰减单元被置于第一状态或第二状态。在所述多个衰减单元中具有较低衰减值的选定衰减单元进入所述第一状态之后,所述控制单元使得所述多个衰减单元中具有较高衰减值的选定衰减单元进入所述第二状态,从而减少在所述衰减器组件从一种衰减级别转变到另一种衰减级别的过程中在所述输出处所提供的暂态过冲。
根据一些实施方案,第一状态包括衰减,而第二状态包括插入。
在另一实施方案中,控制单元在切换所述多个衰减单元中的从所述第二状态切换到所述第一状态的衰减单元之后切换所述多个衰减单元中的从所述第一状态切换到所述第二状态的衰减单元,从而减少在衰减级别之间转变的过程中在所述输出处的暂态过冲。
衰减器组件可以包括具有衰减网络的多个衰减单元,其中多个衰减单元还包括均电连接到衰减网络的第一开关和第二开关;并且其中,第一开关、第二开关和衰减网络电连接在第一单元端子与第二单元端子之间,从而在第一单元端子与第二单元端子之间提供电阻。
在另一实施方案中,控制单元提供控制信号以控制第一开关和第二开关,使得在第一状态下,第一开关断开且第二开关闭合,从而在第一单元端子与第二单元端子之间具有第一电阻。控制单元还提供控制信号以控制第一开关和第二开关,使得在第二状态下,第一开关闭合且第二开关断开,从而在第一单元端子与第二单元端子之间具有第二电阻,其中第一电阻大于第二电阻。
根据一些实施方案,控制单元提供控制信号以实现变化,使得第一开关比其从闭合转变到断开更慢地从断开转变到闭合。
在另一实施方案中,控制单元包括延迟单元,以将第一控制信号提供给第一开关,从而相对于从闭合转变到断开延迟从断开转变到闭合。
控制单元可以提供控制信号以实现变化,使得当第一开关从断开转变到闭合时第二开关从闭合转变到断开,并且使得当第一开关从闭合转变到断开时所述第二开关从断开转变到闭合。
在本公开的一个方案中,提供了操作多个衰减器单元的方法,每个衰减器单元均具有限定了一系列衰减值的衰减值,其中一些衰减值包括较高衰减值,一些衰减值包括较低衰减值。多个衰减器单元耦合在一起,从而接收具有最终衰减值的输入信号和输出信号。该方法包括将输入信号提供给多个衰减器单元。该方法包括操作多个衰减器单元处于第一状态和第二状态,在第一状态下,第一衰减值应用于到输入信号以产生第一输出,在第二状态下,第二衰减值应用于输入信号以产生第二输出。另外,第一衰减值大于第二衰减值。
该方法还包括接收选择最终衰减值的逻辑信号,响应于所述逻辑信号,将控制信号提供给所述多个衰减单元,使得所述多个衰减单元被置于所述第一状态或所述第二状态。该方法还包括:在所述多个衰减单元中的具有较低衰减值的选定衰减单元进入所述第一状态之后,控制所述多个衰减单元中的具有较高衰减值的选定衰减单元进入所述第二状态,从而减少在所述衰减器组件从一个衰减级别转变到另一衰减级别的过程中输出信号的暂态过冲。并且,该方法包括:提供控制信号,以在切换所述多个衰减单元中的从所述第二状态切换到所述第一状态的衰减单元之后切换所述多个衰减单元中的从所述第一状态切换到所述第二状态的衰减单元。
在另一方案中,一种方法包括:控制第一开关和第二开关,使得在第一状态下,第一开关断开且第二开关闭合,从而在第一单元端子与第二单元端子之间具有第一电阻。该方法还包括:控制第一开关和第二开关,使得在第二状态下,第一开关闭合且第二开关断开,从而在第一单元端子与第二单元端子之间具有第二电阻;并且其中第一电阻大于第二电阻。
在另一实施方案中,一种方法包括控制第一开关比其从闭合转变到断开更慢地从断开转变到闭合,并且包括利用延迟电路来将第一控制信号提供给第一开关,从而相对于第一开关从闭合转变到断开而延迟第一开关从断开转变到闭合。该方法还可以包括:将第二控制信号提供给第二开关,当第一开关从断开转变到闭合时,控制第二开关从闭合转变到断开,使得当第一开关从闭合转变到断开时,第二开关从断开转变到闭合。
附图说明
图1是包括数字开关衰减器(DSA)的RF系统的系统级图。
图2A是根据本发明的一个实施方案的多位DSA系统的示意图。
图2B示出了与具有过冲的RF信号相比本发明的一个实施方案中具有期望欠冲的RF信号的输出波形。
图3是根据本发明的另一实施方案的四位DSA系统的示意图。
图4A是根据本发明的一个实施方案用于实现DSA位的衰减单元的示意图。
图4B是根据本发明的另一实施方案用于实现DSA位的衰减单元的示意图。
图4C是根据本发明的另一实施方案用于实现DSA位的衰减单元的示意图。
图5是根据本发明的另一实施方案的使用FET的四位DSA系统的示意图。
图6是根据本发明的另一实施方案的延迟电路的波形输出的示意图。
图7是根据本发明的一个实施方案的多位DSA系统控制方法的流程图。
具体实施方式
下面对实施方案的详细说明提供了本发明的具体实施方案的各方面描述。然而,本发明可以通过如权利要求所限定和涵盖的多种不同方式来具体实施。在该说明书中,参考了附图,在附图中相似的附图标记可以表示相同或功能上相似的元件。
数字步进衰减器(DSA)可以具有衰减单元串联级联阵列,每个均提供以分贝(dB)表达的线性衰减量,每个均贡献于串联阵列的总衰减。衰减单元可以各自包括具有诸如混合T型网络的衰减网络的串联开关和分流开关,并且开关能够将衰减网络电耦合,以在衰减状态下贡献于总衰减或者在插入状态下将衰减网络进行电旁通而不贡献。另外,每个衰减单元可以具有衰减二进制加权位,例如8db、4dB、2dB和1dB。这样,每个衰减单元还可以称为衰减位。
衰减单元的串联开关和分流开关可以接收控制信号以控制衰减单元的状态,插入或衰减。例如,可能期望基于RF信号的功率水平来增加或减少衰减量。DSA能够衰减RF信号以保护诸如低噪声放大器或功率放大器的RF组件。在这些情况下,在信号路径中置于灵敏的RF组件之前的DSA能够通过将RF信号的功率衰减到安全水平来保护灵敏组件。
然而,当多于一个的衰减单元改变状态时,存在转变期间,在该转变期间内,DSA的总衰减以不可预期的方式变化;当转变期间的总衰减(称为暂态衰减)变得低于暂停之后的最终衰减值时,则RF信号会经历暂态过冲。暂态过冲会导致衰减器输出处的RF信号瞬间超过衰减器输出处的输入组件的安全功率水平并且可能损坏电路组件。
因此,DSA开关控制方面的局限性会导致暂态过冲,导致出现RF系统不可接受的电路组件损坏。
本文提供了用于控制数字步进衰减器(DSA)中的过冲的装置和方法。在一些构造中,通过首先将处于插入状态的DSA单元切换到衰减状态,能够防止过冲。这使得在处于衰减状态的DSA单元切换到插入状态之前暂态衰减呈现最大值。在该暂态控制方法中,通过强制欠冲来防止过冲。
图1是包括数字开关衰减器(DSA)的RF系统100的系统级图。从基带系统块102中取得的基带I/Q信号在I/Q调制器块104内进行调制且遵循正向信号路径通过数字步进衰减器(DSA)106、滤波器108、功率放大器(PA)110而进入开关块112。开关块112能够将信号传递到RF天线114。
在图1中,开关块112还能够将从天线114接收到的RF信号沿着返回信号路径传递,通过低噪声放大器116、DSA118而进入I/Q解调器120,I/Q解调器120将经解调的I/Q信号提供给基带系统块102。
数字步进衰减器DSA106和DSA118能够接收控制信号以改变正向信号路径和返回信号路径中的衰减量。DSA106和DSA118两者均可以包括衰减单元,也称为衰减位,其接收控制信号以控制信号路径中的衰减量。例如,正向路径DSA106能够在来自I/Q调制器块104的信号到达滤波器108之前衰减信号,从而保护滤波器108和功率放大器(PA)110两者的输入组件。类似地,返回路径DSA118能够衰减来自LNA116的输出信号从而保护I/Q解调器120内的灵敏组件。
图2A是根据本发明一个实施方案的多位DSA系统200的示意图。多位DSA系统200包括六个串联连接的衰减单元,也称为位:0.5dB单元210、1dB单元220、2dB单元230、4dB单元240、8dB单元250和16dB单元260。六个衰减单元串联连接而在输入(IN)和输出(OUT)之间形成级联,16dB单元260的输入端子作为DSA的输入(IN)工作,0.5dB单元的输出端子作为输出(OUT)工作。输入(IN)和输出(OUT)之间的级联串联连接进一步详述如下:16dB单元260的输出端子电连接到8dB单元250的输入端子;8dB单元250的输出端子电连接到4dB单元240的输入端子;4dB单元240的输出端子电连接到2dB单元230的输入端子;2dB单元230的输出端子电连接到1dB单元220的输入端子;以及1dB单元220的输出端子电连接到0.5dB单元210的输入端子。
多位DSA系统200还包括提供多个控制信号的衰减控制块202:到0.5dB单元210的控制信号C0和C0_i;到1dB单元220的C1和C1_i;到2dB单元230的C2和C2_i;到4dB单元240的C4和C4_i;到8dB单元250的C8和C8_i;到16dB单元260的C12和C12_i。
衰减单元210-260的串联级联能够衰减在16dB单元260的输入(IN)处接收到且发送到0.5dB单元210的输出(OUT)处的RF信号。衰减量可以由衰减单元210-260中的每一个的状态来确定。特别地,衰减单元210-260中的每一个可以具有两种状态之一:第一状态,其中衰减单元衰减RF信号,以及第二状态,其中衰减单元视使RF信号电通。而且,第一状态还可以称为衰减状态,而第二状态可称为插入状态或插入。
在图2所示的构造中,衰减控制块202能够进一步提供多个控制信号,使得衰减单元210-260中的每一个在其第一状态或第二状态下工作。通过这种方式,具有衰减单元210-260串联级联的衰减控制块202能够提供以分贝(dB)计的衰减量。例如,衰减总计量30dB可以实现下面的构造:C12和C12_i控制16dB单元260在其第一状态下工作;C8和C8_i控制第二单元250在其第一状态下工作;C4和C4_i控制4dB单元240在其第一状态下工作;C2和C2_i控制2dB单元230在其第一状态下工作;C1和C1_i控制1dB单元220在其第二状态下工作;以及C0和C0_i控制0.5dB单元210在其第二状态下工作。
衰减控制块202还能够改变多个控制信号中的一个或多个控制信号,使得衰减单元210-260串联级联的衰减量将dB计的初始值变成dB计的最终值。例如,衰减控制块202能够提供并改变多个控制信号中的一个或多个控制信号,以按如下方式将总衰减量从30dB的初始值变成25.5dB的最终值:改变C4和C4_i以使4dB单元240从工作于其第一状态转变到工作于其第二状态;改变C2和C2_i以使2dB单元230从工作于其第一状态转变到工作于其第二状态;改变C1和C1_i以使1dB单元220从工作于其第二状态转变到工作于其第一状态;以及改变C0和C0_i以使0.5dB单元210从工作于其第二状态转变到工作于其第一状态。
在从衰减控制块202开始改变多个控制信号中的一个或多个时起到衰减控制块202完成改变时的转变时间期间内,也称为暂态时间,DSA多位系统200会经历暂态变化。在暂态变化期间内,总衰减会变化且会具有不等于初始衰减或最终衰减的值。例如,在多位DSA200的串联级联具有30dB的初始衰减值和25.5dB的最终衰减值的上述构造实施例中,控制信号可配置为使得暂态衰减呈现为以下中间值中之一:小于初始值和最终值的暂态衰减值;大于初始值和最终值的暂态值;或者在初始值和最终值之间的暂态值。例如,上述实施例中,如果衰减控制块202改变多个控制信号而使得4dB单元240和2dB单元230两者均在1dB单元220和0.5dB单元210改变到其第一状态之前改变到其第二状态,则暂态衰减值会呈现24dB的中间值,从而引起可能损害系统的RF信号过冲。另一方面,如果衰减控制块202改变多个控制信号而使得4dB单元240和2dB单元230两者在1dB单元220和0.5dB单元210改变到其第一状态之前改变到其第二状态,则暂态衰减值会呈现31.5dB的中间值,从而引起欠冲。当多位DSA系统200在输入(IN)处接收RF信号使得衰减暂停值引起RF信号输出(OUT)具有欠冲时,则系统受到保护。
图2B示出了与具有过冲的RF信号相比在本发明的一个实施方案中具有期望欠冲的RF信号的输出波形。图2B进一步图示出在从0.25us到0.5us的转变期间内多位DSA的RF信号中的过冲和欠冲现象,在该期间内多位DSA从具有比0.5us之后的最终值低的0.25us之前的初始衰减值转变。在上方波形中,多位DSA构造为使得,在从0.25us到0.5us的暂态期间内,暂态衰减大于初始衰减或最终衰减。这样,RF信号可被理解为通过电压标记Vatt来图示。通过比较,在下方波形中,多位DSA构造为使得暂态衰减小于初始衰减或最终衰减。这样,RF信号输出经过了过冲,如电压标记Vov1和Vov2所图示的。
虽然图2A示出了多位DSA202的一种构造,其他构造是可能的,应当为数字步进衰减器和RF系统领域技术人员所公知。例如,可能存在在串联级联内串联级联的更多或更少的衰减单元;另外,衰减单元可以具有其他值,例如0.25dB,具有衰减单元210-260串联级联的衰减控制块202能够提供更多或更少的控制信号。在教导用于控制过冲的方法和装置中,通过取信号输入作为4dB单元240的输入处拉入的VI,图2A的处理0.5dB单元210、1dB单元220、2dB单元230和4dB单元240的较小部分可认为不损失一般性。
图3是示出根据本发明另一实施方案的来自多位DSA系统200的四位DSA201的示意图。在该构造中,多位DSA系统200可构造为使得在4dB单元240的输入处接收RF信号VI。图3进一步详述了每个衰减单元210-240。0.5dB单元210包括第一单元端子和第二单元端子。0.5dB单元210还包括衰减网络214,其能够提供0.5dB的衰减,并且具有与0.5dB单元210的第一单元端子电连接的第一网络端子、与0.5dB单元210的第二单元端子电连接的第二网络端子以及第三网络端子。0.5dB单元210包括第一开关212,其具有:第一开关端子,其与0.5dB单元210的第二单元端子电连接;第二开关端子,其与0.5dB单元210的第一单元端子电连接;以及控制端子,其构造为从衰减控制块202接收控制信号C0。0.5dB单元210还包括第二开关216,其具有:第一开关端子,其与衰减网络214的第三网络端子电连接;第二开关端子,其电接地;以及控制端子,其构造为从衰减控制块202接收控制信号C0_i。
0.5dB单元210能够接收控制信号C0和C0_i,使得在第一状态下,第二开关216闭合且将衰减网络214的第三网络端子与地电耦合,而第一开关212断开且不将0.5dB单元210的第一单元端子和第二单元端子电耦合。这样,衰减网络214能够在0.5dB单元210的第一单元端子和第二单元端子之间提供0.5dB的衰减。在第二状态下,第二开关216断开且不将衰减网络214的第三网络端子与地电耦合,而第一开关212闭合且将0.5dB单元210的第一单元端子和第二单元端子电耦合。这样,第一开关212能够传递RF信号,使得其不被衰减网络214衰减。在该构造中,0.5dB单元210的第二状态是插入状态。
1dB单元220包括第一单元端子和第二单元端子。1dB单元220还包括衰减网络224,其能够提供1.0dB的衰减且具有与1dB单元220的第一单元端子电连接的第一网络端子、与1dB单元220的第二单元端子电连接的第二网络端子以及第三网络端子。1dB单元220包括第一开关222,该第一开关222具有:第一开关端子,其与1dB单元220的第二单元端子电连接;第二开关端子,其与1dB单元220的第一单元端子电连接;以及控制端子,其构造为从衰减控制块202接收控制信号C1。1dB单元220还包括第二开关226,该第二开关226具有:第一开关端子,其与衰减网络224的第三网络端子电连接;第二开关端子,其电接地;以及控制端子,其构造为从衰减控制块202接收控制信号C1_i。
1dB单元220能够接收控制信号C1和C1_i,使得在第一状态下,第二开关226闭合且将衰减网络224的第三网络端子与地电耦合,而第一开关222断开且不将1dB单元220的第一单元端子和第二单元端子电耦合。这样,衰减网络224能够在1dB单元220的第一单元端子和第二单元端子之间提供1.0dB的衰减。在第二状态下,第二开关226断开且不将衰减网络224的第三网络端子与地电耦合,而第一开关222闭合且将1dB单元220的第一单元端子和第二单元端子电耦合。这样,第一开关222能够传递RF信号,使其不被衰减网络224衰减。在该构造中,1dB单元220的第二状态是插入状态。
2dB单元230包括第一单元端子和第二单元端子。2dB单元230还包括衰减网络234,其能够提供2.0dB的衰减且具有与2dB单元230的第一单元端子电连接的第一网络端子、与2dB单元230的第二单元端子电连接的第二网络端子以及第三网络端子。2dB单元230包括第一开关232,该第一开关232具有:第一开关端子,其与2dB单元230的第二单元端子电连接;第二开关端子,其与2dB单元230的第一单元端子电连接;以及控制端子,其构造为从衰减控制块202接收控制信号C2。2dB单元230还包括第二开关236,该第二开关236具有:第一开关端子,其与衰减网络234的第三网络端子电连接;第二开关端子,其电接地;以及控制端子,其构造为从衰减控制块202接收控制信号C2_i。
2dB单元230能够接收控制信号C2和C2_i,使得在第一状态下,第二开关236闭合且将衰减网络234的第三网络端子与地电耦合,而第一开关232断开且不将2dB单元230的第一单元端子和第二单元端子电耦合。这样,衰减网络234能够在2dB单元230的第一单元端子与第二单元端子之间提供2.0dB的衰减。在第二状态下,第二开关236断开且不将衰减网络234的第三网络端子与地电耦合,而第一开关232闭合且将2dB单元230的第一单元端子和第二单元端子电耦合。这样,第一开关232能够传递RF信号,使其不被衰减网络234衰减。在该构造中,2dB单元230的第二状态是插入状态。
4dB单元240包括第一单元端子和第二单元端子。4dB单元240还包括衰减网络244,其能够提供4.0dB的衰减且具有与4dB单元240的第一单元端子电连接的第一网络端子、与4dB单元240的第二单元端子电连接的第二网络端子以及第三网络端子。4dB单元240包括第一开关242,其具有:第一开关端子,其与4dB单元240的第二单元端子电连接;第二开关端子,其与4dB单元240的第一单元端子电连接;以及控制端子,其构造为从衰减控制块202接收控制信号C4。4dB单元240还包括第二开关246,第二开关246具有:第一开关端子,其与衰减网络244的第三网络端子电连接;第二开关端子,其电接地;以及控制端子,其构造为从衰减控制块202接收控制信号C4_i。
4dB单元240能够接收控制信号C4和C4_i,使得在第一状态下,第二开关246闭合且将衰减网络244的第三网络端子与地电耦合,而第一开关242断开且不将4dB单元240的第一单元端子和第二单元端子电耦合。这样,衰减网络244能够在4dB单元240的第一单元端子与第二单元端子之间提供4.0dB的衰减。在第二状态下,第二开关246断开且不将衰减网络244的第三网络端子与地电耦合,而第一开关242闭合且将4dB单元240的第一单元端子和第二单元端子电耦合。这样,第一开关242能够传递RF信号,使其不被衰减网络244衰减。在该构造中,4dB单元240的第二状态是插入状态。
图4A是根据本发明一个实施方案的用于实现DSA位的1dB单元220的示意图。衰减网络224包括:第一电阻器402,其电连接在衰减网络224的第一网络端子与中心端子之间;第二电阻器404,其电连接在衰减网络224的第二网络端子与中心端子之间;以及第三电阻器406,其电连接在中心抽头与衰减网络224的第三网络端子之间。第一电阻器402至第三电阻器406形成T型网络并且能够衰减衰减网络224的第一网络端子与第二网络端子之间的RF信号。尤其是对于1dB单元220,电阻器能够以1dB的量衰减RF信号并且能够平衡到已知阻抗。虽然该示意图提供了一般的电路细节而没有对衰减网络224的一个实施方案规定电阻器值,但是该示意图还能够应用于衰减单元210-260中的每一个的衰减网络的构造。此外,衰减网络的构造应当为设有数字步进衰减器的RF系统领域的技术人员所公知。
图4B是根据本发明另一实施方案的用于实现DSA位的1dB单元220的示意图。衰减网络224包括:第一电阻器412,其电连接在衰减网络224的第一网络端子与中心端子之间;第二电阻器414,其电连接在衰减网络224的第二网络端子与中心端子之间;第三电阻器416,其电连接在中心抽头与衰减网络224的第三网络端子之间;以及第四电阻器418,其电连接在衰减网络224的第一网络端子与第二网络端子之间。第一电阻器412至第四电阻器418形成混合T型网络并且能够衰减衰减网络224的第一网络端子与第二网络端子之间的RF信号。尤其是对于1dB单元220,电阻器能够以1dB的量衰减RF信号并且能够平衡到已知阻抗。虽然该示意图提供了一般的电路细节而没有对衰减网络224的一个实施方案规定电阻器值,但是该示意图还能够应用于衰减单元210-260中的每一个的衰减网络的构造。此外,衰减网络的构造应当为设有数字步进衰减器的RF系统领域的技术人员所公知。
图4C是根据本发明的具有衰减网络324的另一实施方案的用于实现DSA位的1dB单元220的示意图。类似于衰减网络224,衰减网络324包括:第一网络端子,其与1dB单元220的第一单元端子电连接;第二网络端子,其与1dB单元220的第二单元端子电连接;以及第三网络端子,其与第二开关226的第一开关端子电连接。与衰减网络224对比,衰减网络324还包括第四网络端子,其电连接到1dB单元220的第三开关326的第一开关端子。第三开关326的第二开关端子电接地。衰减网络324还包括:第一电阻器422,其电连接在衰减网络324的第一网络端子与第二网络端子之间;第二电阻器426,其电连接在衰减网络324的第一网络端子与第三网络端子之间;以及第三电阻器428,其电连接在衰减网络324的第二网络端子与第四网络端子之间。第一电阻器422至第三电阻器428形成pi型网络并且能够衰减衰减网络324的第一网络端子与第二网络端子之间的RF信号。特别是对于1dB单元220,电阻器能够以1dB的量衰减RF信号并且能够平衡到已知阻抗。而且,第三开关326还包括构造为接收控制信号的控制端子C1_i。
如图4C的构造所示,1dB单元220的第三开关326能够与1dB单元220的第二开关226并联地工作。此外,图4C的1dB单元220在第一状态和第二状态下的工作能够等同于前面图的1dB单元220的工作,可以参考对前面图的论述。而且,虽然该示意图提供了一般的电路细节而没有对衰减网络324的一个实施方案规定电阻器值,但是该示意图还能够应用于衰减单元21-260中的每一个的衰减网络的构造。此外,衰减网络的构造应当为设有数字步进衰减器的RF系统领域的技术人员所公知。
图5是根据本发明另一实施方案的利用FET作为开关的四位DSA系统201的示意图。在图示的构造中,0.5dB单元210包括以下:第一FET512,其具有连接到0.5dB单元210的第二单元端子的漏极、连接到0.5dB单元210的第一单元端子的源极以及构造为接收控制信号C0的栅极;以及第二FET516,其具有连接到0.5dB单元210的第三单元端子的漏极、接地的源极以及构造为接收控制信号C0_i的栅极。1dB单元220包括以下:第一FET522,其具有连接到1dB单元220的第二单元端子的漏极、连接到1dB单元220的第一单元端子的源极以及构造为接收控制信号C1的栅极;以及第二FET526,其具有连接到1dB单元220的第三单元端子的漏极、接地的源极以及构造为接收控制信号C1_i的栅极。2dB单元230包括以下:第一FET532,其具有连接到2dB单元230的第二单元端子的漏极、连接到2dB单元230的第一单元端子的源极以及构造为接收控制信号C2的栅极;以及第二FET536,其具有连接到2dB单元230的第三单元端子的漏极、接地的源极以及构造为接收控制信号C2_i的栅极。4dB单元240包括以下:第一FET542,其具有连接到4dB单元240的第二单元端子的漏极、连接到4dB单元240的第一单元端子的源极以及构造为接收控制信号C4的栅极;以及第二FET546,其具有连接到4dB单元240的第三单元端子的漏极、接地的源极以及构造为接收控制信号C4_i的栅极。
0.5dB单元210能够接收控制信号C1和C1_i,使得在第一状态下,第二FET516以低漏极-源极阻抗工作,从而将衰减网络214的第三网络端子与地电耦合,而第一FET512以高漏极-源极阻抗工作,从而不将0.5dB单元210的第一单元端子和第二单元端子电耦合。以这种方式,衰减网络214能够提供0.5dB单元214的第一单元端子与第二单元端子之间的0.5dB的衰减。在第二状态下,第二FET516以高漏极-源极阻抗工作,从而不将衰减网络214的第三网络端子电耦合,而第一FET512以低漏极-源极阻抗工作,从而将0.5dB单元210的第一单元端子和第二单元端子电耦合。通过这种方式,第一FET512能够传递RF信号,使其不被衰减网络214衰减。在该构造中,0.5dB单元210的第二状态是插入状态。
1dB单元220、2dB单元230和4dB单元240还能够接收控制信号以按照类似于上文针对0.5dB单元210所描述的方式工作于第一状态和第二状态。类似于上述,控制信号C1和C1_i能够控制第一FET522和第二FET526以将1dB单元220置于其第一状态或第二状态。而且,控制信号C2和C2_i能够控制第一FET532和第二FET536,以将2dB单元230置于其第一状态或第二状态。同样,控制信号C4和C4_i能够控制第一FET542和第二FET546以将4dB单元240置于其第一状态或第二状态。
在图5中,FET512至546中的每一个可以是N沟道或P沟道,控制信号C0,C0_i,C1,C1_i,C2,C2_i,C4,C4_i可以是电压信号。例如,当0.5dB单元210的第一FET512和第二FET516是N沟道FET时,则0.5dB单元210能够接收控制信号C1和C1_i作为电压。在该构造中,在第一状态下,当控制信号C1_i将大于0V或FET阈值电压的高压提供给第二FET516的栅极时,第二FET516能够以低的漏极-源极阻抗工作,从而将衰减网络214的第三网络端子与地电耦合;而当控制信号C1将低于FET阈值电压的低压提供给第一FET512的栅极时,第一FET512能够以高的漏极-源极阻抗工作,从而不将0.5dB单元210的第一单元端子和第二单元端子电耦合。其他的适合于使用工作于第一状态和第二状态的N沟道和P沟道FET的DSA的构造和控制信号应当为本领域技术人员所理解。
图6是根据本发明的另一实施方案的延迟电路600的输出波形的示意图。延迟电路600能够将多个控制信号提供给多个衰减单元210-240,从而控制过冲,如参考图2A和图2B所论述的。延迟电路包括三个反相器级。第一级包括以下:第一NFET606,其具有栅极、源极和漏极;第一PFET604,其具有与第一NFET606的栅极电连接的栅极、与电源电压VDD电连接的源极以及与第一NFET606的漏极电连接的漏极;以及电流源602,其电连接在第一NFET606的源极和地之间。第二级包括以下:第二NFET616,其具有栅极、电接地的源极以及漏极;以及第二PFET614,其具有与第二NFET616的栅极电连接的栅极、与电源电压VDED电连接的源极以及与第二NFET616的漏极电连接的漏极。第三级包括以下:第三NFET626,其具有栅极、电接地的源极以及漏极;以及第三PFET624,其具有与第三NFET626的栅极电连接的栅极、与电源电压VDD电连接的源极以及与第三NFET626的漏极电连接的漏极。三级级联,使得第一级能够在第一NFET606的栅极接收输入电压V1,而第三级能够在第三NFET626的输出提供延迟的输出电压V1B。第二级电连接在第一级与第二级之间的级联中,使得第二NFET616的栅极与第一NFET606的漏极电连接且使得第三NFET626的栅极与第二NFET616的漏极电连接。
电流源602能够调节输入信号V1与输出信号V1B之间的时延量tdel,如图6中的两个波形所示。如图6所示,延迟电路600能够工作,使得当输入信号从高压VDD(电源)转变到低压(0V)时,则输出信号V1B能够以极小延时或者无延时地从低压变成高压。而且,如图6所示,延迟电路能够工作,使得当输入信号V1从低压转变成高压时,输出信号V1B能够在测量的时延tdel之后从高压变成低压。
类似于延迟电路600的多个延迟电路能够产生多个控制信号C0,C0_i,C1,C1_i,C2,C2_i,C4,和C4_i以控制图5的多位DSA200的RF信号的过冲。例如,当FET512-546中的每一个为N沟道FET时,输出波形能够用来提供先接后断转变:每个FET能够在延时tdel之后从具有高的漏极-源极阻抗切换到具有低的漏极-源极阻抗,而每个FET能够以极小的延迟或者无延迟地从具有低的漏极-源极阻抗切换到具有高的漏极-源极阻抗。通过示例的方式,类似于图6的延迟电路的第一延迟电路能够提供输出C0_i,而另外的反相器能够将信号反相以提供C0。类似地,类似于图6中的第二至第四延迟电路能够进一步提供输出C1_i,C2_i,和C4_i,而另外的反相器能够使C1_i,C2_i,和C4_i反相以分别提供C1、C2和C4。当四位DSA201的一个或多个衰减单元从第一状态变成第二状态时,则一个或多个衰减单元的第一N沟道FET能够在时延tdel之后从具有高的源极-漏极阻抗变成具有低的漏极-源极阻抗。在四位DSA201的一个或多个衰减单元从第二状态变成第一状态的同时,则一个或多个衰减单元的第一N沟道FET能够以极小延迟或无延迟地从具有低的漏极-源极阻抗变成具有高的漏极-源极阻抗。这样,四位DSA201的衰减单元210-240能够工作,使得在从第一或第二状态转变成第二或第一状态的过冲中,从第一状态到第二状态的转变时间与从第二状态到第一状态的转变时间相比延迟了量tdel。因此,由于延迟信号,总暂态衰减可以大于或等于转变之前和之后的总衰减。
图7是根据本发明一个实施方案的多位DSA系统控制方法700的流程图。在控制方法700中,在初始化步骤702中系统初始化,每个衰减单元(位)接收初始控制信号以确定初始工作状态。在初始化步骤702之后是操作步骤704,在该步骤中系统作为衰减器在稳态下工作,通过单位(位)之和来确定受控衰减量。决策块706能够代表变化或转变的开端。决策块706能够观察多位DSA系统是否变化而以新的衰减值工作。如果系统不需要变化,则系统返回到操作步骤704。然而,如果系统需要变化,则操作流程继续到第一转变步骤708:控制信号能够改变需要从插入状态变成衰减状态的每个衰减单元的状态。在第一转变步骤708中仅出现需要从插入状态变成衰减状态的单元,然后下面的步骤是第二转变步骤710:控制信号能够改变需要从衰减状态变成插入状态的每个衰减单元的状态。
图7的多位DSA系统控制方法700从概念上应用于本文的方法和装置的教导。例如,图5的衰减单元210-240中的每一个能够由类似于图6所示的延迟电路600的延迟电路来控制,方式与多位DSA控制方法700的流程操作一致。结合多位DSA控制方法700,考虑例如图5的1dB单元220的操作。延迟电路600能够利用波形V1B来提供控制信号C1_i,同时还提供从V1B的逻辑逆得到的附加信号C1。当第一FET522和第二FET526为N沟道FET时,当延迟电路600的V1低时,1dB单元220工作于其第一状态(衰减),而当V1高时,工作于其第二状态(插入)。同理,当V1从低变成高时,C1和C1_i在时延tdel之后改变以将状态改变成第二状态,插入;此外,当V1从高变成低时,C1和C1_i以与tdel相比而言极小的时延或无时延地变化,从而将状态改变成第一状态,衰减。
当衰减单元210-240中的每个以相同的方式由类似于延迟电路600的延迟电路控制时,则第一转变步骤708和第二转变步骤710按设计方式发生:从第二状态(插入)变成第一状态(衰减)的衰减单元在从第一状态变成第二状态的衰减单元之前变化。与如图2B的上方波形中所描绘的控制过冲相结合,多位DSA系统控制方法700从决策块706转变到第二转变步骤710,以使得在暂态期间衰减总是最大。提高衰减的转变步骤708发生在降低衰减的转变步骤710之前。因此,在如图2B所示的欠冲波形中所展示的转变时间间隔期间内,总衰减最大。
虽然具有图5的四位DSA的图6的延迟电路600能够提供用于实现多位DSA系统控制方法700的流程处理的一种系统,则其他系统是可能的。例如,多位DSA能够由DSP控制来实现多位DSA系统控制方法700的流程操作。或者,操作可以利用其他类型的数字延迟电路而不是延迟电路600而实现于系统中。
应用
采用上述方案的器件可以实现到各种电子设备中。电子设备的实施例可以包括但不限于消费电子产品、消费电子产品的零件、电子测试装备等。电子设备的实施例还可以包括光学网络或其他通信网络的电路。消费电子产品可以包括但不限于汽车、摄像录像机、摄像机、数字摄像机、便携式存储芯片、清洗机、干燥机、清洗机/干燥机、复印机、传真机、扫描仪、多功能外围设备等。此外,电子设备可以包括非成品,包括那些用于工业、医疗和汽车应用的非成品。
前面的说明书和权利要求书可将元件或特征称为“连接”或“耦合”在一起。如本文所使用的,除非明确规定,否则“连接”是指一个元件/特征与另一元件/特征直接或间接连接,而不一定是机械地连接。同样,除非明确指出,否则“耦合”是指一个元件/特征与另一元件/特征直接或间接地耦合,而不一定机械地耦合。因此,虽然附图中所示的各示意图描绘了元件和部件的实施例布置,但是在实际的实施方案中可能存在额外的中间元件、设备、特征或组件(假设图示的电路的功能不会受到不利影响)。
虽然根据一些实施方案描述了本发明,对于本领域普通技术人员而言显而易见的其他实施方案,包括不提供本文所阐述的全部特征和优点的实施方案,都在本发明范围之内。而且,上述的各个实施方案能够组合以提供另外的实施方案。另外,在一个实施方案的背景下所显示的一些特征同样能够组合到其他实施方案中。因此,本发明的范围仅参考随附的权利要求书来限定。

Claims (20)

1.衰减器组件,包括:
多个衰减器单元,每个衰减器单元均具有限定了一系列衰减值的衰减值,其中一些所述衰减值包括较高衰减值,而一些所述衰减值包括较低衰减值,其中所述多个衰减器单元耦合在一起从而接收具有最终衰减值的输入信号和输出信号,并且其中所述多个衰减器单元中的每个衰减器单元具有第一状态和第二状态,在所述第一状态中,第一衰减值应用于输入信号以产生第一输出,在所述第二状态中,第二衰减值应用于输入信号以产生第二输出,其中所述第一衰减值大于所述第二衰减值;以及
控制单元,其响应于选择最终衰减值的逻辑信号,将控制信号提供给所述多个衰减单元,以使所述多个衰减单元被置于所述第一状态或所述第二状态,其中,在所述多个衰减单元中具有较低衰减值的选定衰减单元进入所述第一状态之后,所述控制单元使得所述多个衰减单元中具有较高衰减值的选定衰减单元进入所述第二状态,从而减少在所述衰减器组件从一种衰减级别转变到另一种衰减级别的过程中在所述输出处所提供的暂态过冲。
2.如权利要求1所述的组件,其中所述多个衰减器单元包括从由T型网络、混合T型网络和pi型网络构成的群组中选出的衰减网络。
3.如权利要求1所述的组件,其中所述第一状态包括衰减,所述第二状态包括插入。
4.如权利要求1所述的组件,其中所述控制单元在切换所述多个衰减单元中的从所述第二状态切换到所述第一状态的衰减单元之后切换所述多个衰减单元中的从所述第一状态切换到所述第二状态的衰减单元,从而减少在衰减级别之间转变的过程中在所述输出处的暂态过冲。
5.如权利要求1所述的组件,其中所述衰减值包括4dB、2dB、1dB和0.5dB,并且其中所述较高衰减值包括4dB和2dB。
6.如权利要求2所述的组件,
其中所述多个衰减单元还包括第一开关和第二开关,所述第一开关和第二开关与所述衰减网络电连接;以及
其中所述第一开关、所述第二开关和所述衰减网络电连接在第一单元端子和第二单元端子之间,从而在所述第一单元端子与所述第二单元端子之间提供电阻。
7.如权利要求6所述的组件,
其中所述控制单元提供控制信号以控制所述第一开关和第二开关,使得在所述第一状态下,所述第一开关断开且所述第二开关闭合,从而在所述第一单元端子与所述第二单元端子之间具有第一电阻;
其中所述控制单元提供控制信号以控制所述第一开关和第二开关,使得在所述第二状态下,所述第一开关闭合且所述第二开关断开,从而在所述第一单元端子与所述第二单元端子之间具有第二电阻;以及
其中所述第一电阻大于所述第二电阻。
8.如权利要求7所述的组件,其中所述控制单元提供控制信号以实现变化,使得所述第一开关比其从闭合转变到断开更慢地从断开转变到闭合。
9.如权利要求8所述的组件,其中所述控制单元包括延迟电路,所述延迟电路将第一控制信号提供给所述第一开关,从而相对于从闭合转变到断开来延迟从断开转变到闭合。
10.如权利要求9所述的组件,其中所述控制单元提供控制信号以实现变化,使得当所述第一开关从断开转变到闭合时所述第二开关从闭合转变到断开,并且使得当所述第一开关从闭合转变到断开时所述第二开关从断开转变到闭合。
11.如权利要求10所述的组件,其中所述开关包括场效应晶体管。
12.一种方法,包括:
操作多个衰减器单元,每个衰减器单元均具有限定一系列衰减值的衰减值,其中一些所述衰减值包括较高衰减值,而一些所述衰减值包括较低衰减值,其中所述多个衰减器单元耦合在一起从而接收具有最终衰减值的输入信号和输出信号;
将输入信号提供给所述多个衰减器单元;
操作所述多个衰减器单元处于第一状态和第二状态,在所述第一状态下,第一衰减值应用于输入信号以产生第一输出,在所述第二状态下,第二衰减值应用于输入信号以产生第二输出,其中所述第一衰减值大于所述第二衰减值;
接收选择最终衰减值的逻辑信号;
响应于所述逻辑信号,将控制信号提供给所述多个衰减单元,使得所述多个衰减单元被置于所述第一状态或所述第二状态;以及
在所述多个衰减单元中的具有较低衰减值的选定衰减单元进入所述第一状态之后,控制所述多个衰减单元中的具有较高衰减值的选定衰减单元进入所述第二状态,从而减少在所述衰减器组件从一个衰减级别转变到另一衰减级别的过程中输出信号的暂态过冲。
13.如权利要求12所述的方法,其中所述多个衰减器单元包括从由T型网络、混合T型网络和pi型网络构成的群组中选出的衰减网络。
14.如权利要求12所述的方法,其中所述第一状态包括衰减,所述第二状态包括插入。
15.如权利要求12所述的方法,还包括:
提供控制信号以在切换所述多个衰减单元中的从所述第二状态切换到所述第一状态的衰减单元之后切换所述多个衰减单元中的从所述第一状态切换到所述第二状态的衰减单元。
16.如权利要求13所述的方法,
其中所述多个衰减单元还包括第一开关和第二开关,所述第一开关和第二开关与所述衰减网络电连接;以及
其中所述第一开关、所述第二开关和所述衰减网络电连接在第一单元端子和第二单元端子之间,从而在所述第一单元端子与所述第二单元端子之间提供电阻。
17.如权利要求16所述的方法,还包括:
控制所述第一开关和第二开关,使得在所述第一状态下,所述第一开关断开且所述第二开关闭合,从而在所述第一单元端子与所述第二单元端子之间具有第一电阻;
控制所述第一开关和第二开关,使得在所述第二状态下,所述第一开关闭合且所述第二开关断开,从而在所述第一单元端子与所述第二单元端子之间具有第二电阻;以及
其中所述第一电阻大于所述第二电阻。
18.如权利要求17所述的方法,还包括:
控制所述第一开关比其从闭合转变到断开更慢地从断开转变到闭合。
19.如权利要求18所述的方法,还包括:
利用延迟电路将第一控制信号提供给所述第一开关,从而相对于所述第一开关从闭合转变到断开来延迟所述第一开关从断开转变到闭合。
20.如权利要求19所述的方法,还包括:
将第二控制信号提供给所述第二开关,使得当所述第一开关从断开转变到闭合时控制所述第二开关从闭合转变到断开,并且使得当所述第一开关从闭合转变到断开时控制所述第二开关从断开转变到闭合。
CN201510660813.8A 2014-10-15 2015-10-14 用于控制数字步进衰减器中的过冲的装置和方法 Active CN105530001B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462064424P 2014-10-15 2014-10-15
US62/064,424 2014-10-15
US14/724,731 2015-05-28
US14/724,731 US9543921B2 (en) 2014-10-15 2015-05-28 Apparatus and methods for controlling overshoot in digital step attenuators

Publications (2)

Publication Number Publication Date
CN105530001A true CN105530001A (zh) 2016-04-27
CN105530001B CN105530001B (zh) 2019-01-01

Family

ID=54325442

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510660813.8A Active CN105530001B (zh) 2014-10-15 2015-10-14 用于控制数字步进衰减器中的过冲的装置和方法

Country Status (3)

Country Link
US (1) US9543921B2 (zh)
EP (1) EP3010147B1 (zh)
CN (1) CN105530001B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109714020A (zh) * 2019-02-22 2019-05-03 南京国博电子有限公司 用于控制数控衰减器信号过冲的电路
CN111464145A (zh) * 2020-04-07 2020-07-28 成都仕芯半导体有限公司 一种数字步进衰减器
CN115955214A (zh) * 2023-03-14 2023-04-11 成都明夷电子科技有限公司 一种消除衰减器切换过冲的电路及方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180212590A1 (en) * 2017-01-24 2018-07-26 Psemi Corporation Glitch Mitigation in Switched Reactance Phase Shifters
US11356072B2 (en) 2020-04-28 2022-06-07 Analog Devices, Inc. Customizable tunable filters
CN115913173B (zh) * 2023-02-07 2023-05-23 成都明夷电子科技有限公司 一种消除切换过冲的衰减器及方法
CN116248076B (zh) * 2023-02-24 2024-04-02 电子科技大学 一种低功耗逻辑控制的高线性度数字步进衰减器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1109228A (zh) * 1993-09-30 1995-09-27 索尼公司 衰减电路装置
EP0753937B1 (en) * 1995-07-14 2002-10-09 STMicroelectronics S.r.l. Method and circuit for the suppression of switching distortion in digitally controlled attenuators
US20100066427A1 (en) * 2008-09-17 2010-03-18 Lockheed Martin Corporation Stepped delay control of integrated switches
CN103427780A (zh) * 2013-08-31 2013-12-04 西安电子科技大学 半分布式无源可变衰减器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355036A (en) 1992-11-12 1994-10-11 Texas Instruments Incorporated Timed make-before-break circuit for analog switch control
GB2415844B (en) 2004-06-30 2006-05-03 Renesas Tech Corp Wireless communication receiver
US9374078B2 (en) 2012-06-30 2016-06-21 Integrated Device Technology Inc. Multi-bit cell attenuator
US9184731B2 (en) 2013-12-16 2015-11-10 Peregrine Semiconductor Corporation Method and apparatus for preventing digital step attenuator output power peaking during attenuation state transitions

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1109228A (zh) * 1993-09-30 1995-09-27 索尼公司 衰减电路装置
EP0753937B1 (en) * 1995-07-14 2002-10-09 STMicroelectronics S.r.l. Method and circuit for the suppression of switching distortion in digitally controlled attenuators
US20100066427A1 (en) * 2008-09-17 2010-03-18 Lockheed Martin Corporation Stepped delay control of integrated switches
US8710899B2 (en) * 2008-09-17 2014-04-29 Lockheed Martin Corporation Stepped delay control of integrated switches
CN103427780A (zh) * 2013-08-31 2013-12-04 西安电子科技大学 半分布式无源可变衰减器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109714020A (zh) * 2019-02-22 2019-05-03 南京国博电子有限公司 用于控制数控衰减器信号过冲的电路
CN109714020B (zh) * 2019-02-22 2024-04-05 南京国博电子股份有限公司 用于控制数控衰减器信号过冲的电路
CN111464145A (zh) * 2020-04-07 2020-07-28 成都仕芯半导体有限公司 一种数字步进衰减器
CN115955214A (zh) * 2023-03-14 2023-04-11 成都明夷电子科技有限公司 一种消除衰减器切换过冲的电路及方法
CN115955214B (zh) * 2023-03-14 2023-07-18 成都明夷电子科技有限公司 一种消除衰减器切换过冲的电路及方法

Also Published As

Publication number Publication date
CN105530001B (zh) 2019-01-01
EP3010147B1 (en) 2020-09-02
US9543921B2 (en) 2017-01-10
US20160112026A1 (en) 2016-04-21
EP3010147A1 (en) 2016-04-20

Similar Documents

Publication Publication Date Title
CN105530001A (zh) 用于控制数字步进衰减器中的过冲的装置和方法
CN105553440B (zh) 用于减小数字步进衰减器中的假信号的装置及方法
EP3010144B1 (en) Switchable dual core power amplifier
CN108964425B (zh) GaN芯片负压控制电路及设备
CN107707218A (zh) 基于低通滤波网络的开关内嵌式五位数控衰减器
CN103973280A (zh) 高频半导体开关及无线设备
CN110719092A (zh) 一种射频开关电路结构
CN105896086A (zh) 阻抗的匹配方法及装置
CN101425680A (zh) 一种过激励保护方法和电路
CN116317965A (zh) 功率放大器调控装置
CN204836094U (zh) 一种功率放大电路及射频电路
CN104852715A (zh) 射频天线开关
CN205232164U (zh) 一种宽带高增益平坦度功率放大器
US20060244548A1 (en) Attenuator system
CN105929883B (zh) 发射电流控制方法及装置
CN207410316U (zh) 一种射频开关的堆叠电路及射频开关
CN210041809U (zh) 一种提高接收系统动态范围的新型前级电路
CN104009950A (zh) 一种数字预失真功放系统中保护功放的方法和装置
KR20200057302A (ko) 임피던스 정합 기능을 구비한 전력 설비 장치용 통신 장치
CN107946711A (zh) 一种可调衰减器
CN103516321A (zh) 一种功率衰减电路及闭环功率控制电路
CN105207692B (zh) 无线通讯设备及其控制关时隙功率的方法
CN104038270B (zh) 一种基于交换矩阵的五路六面微波天线开关系统
CN203399126U (zh) 防射频冲击信号放大器的光接收设备
CN109672425A (zh) 一种可调的数控衰减器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Limerick

Patentee after: Analog Devices Global Unlimited Co.

Address before: Limerick

Patentee before: Analog Devices Global

CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Limerick

Patentee after: Analog Devices Global

Address before: Bermuda (UK) Hamilton

Patentee before: Analog Devices Global

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210705

Address after: Limerick

Patentee after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co.

Address before: Limerick

Patentee before: Analog Devices Global Unlimited Co.