CN105528471A - 功率晶体管模型 - Google Patents

Abstract

本发明涉及功率晶体管模型。描述了功率晶体管模型，所述功率晶体管模型包括源极漏极路径、在所述源极漏极路径中的第一电流源和压控第二电流源，所述第一电流源和压控第二电流源模拟被模拟的功率晶体管的静态电压电流关系，其中压控第二电流源模拟功率晶体管的漂移区的非线性行为。

Description

功率晶体管模型

技术领域

本公开涉及功率晶体管模型。

背景技术

对于复杂的电子电路的设计，典型地执行仿真用于验证电子电路的功能性并且用于优化它的性能。对于这样的仿真，期望在电路中使用的部件的准确模型。特别地，期望在少量付出的情况下能够使用的功率晶体管的准确模型。

发明内容

根据一个实施例，提供了功率晶体管模型，所述功率晶体管模型包含源极漏极路径、在所述源极漏极路径中的第一电流源和压控第二电流源，所述第一电流源和压控第二电流源模拟被模拟的功率晶体管的静态电压电流关系，其中压控第二电流源模拟功率晶体管的漂移区的非线性行为。

根据进一步的实施例，提供了功率晶体管模型，所述功率晶体管模型包含栅极端子、源极端子和漏极端子以及包含一个或多个非线性电压相关电容的电容网络，其中每个非线性电压相关电容被连接在漏极端子和源极端子或漏极端子和栅极端子之间。

进一步，根据一个实施例，提供了用于使用如以上描述的功率晶体管模型中的一个或组合来仿真包含功率晶体管的电子电路的行为的方法。

附图说明

在附图中，贯穿不同的视图，相似的参考字符一般指代相同的部分。附图未必成比例，重点反而一般被放置在图解本发明的原理上。在下面的描述中，参考下面的附图描述了各种方面，在下面的附图中：

图1示出包含标准元件和标准晶体管的功率晶体管的典型的等效电路图。

图2示出根据实施例的功率晶体管模型。

图3示出根据进一步的实施例的功率晶体管模型。

图4示出根据一个实施例的晶体管模型的晶体管子电路。

图5示出根据一个实施例的晶体管模型的电容网络。

图6示出根据一个实施例的晶体管模型的封装寄生网络。

图7示出根据实施例的晶体管模型的输出特性。

图8示出根据实施例的晶体管模型的转移特性。

图9到14图解根据实施例的晶体管模型的漏极栅极电容的非线性。

图15到18图解根据实施例的晶体管模型的漏极源极电容的非线性。

具体实施方式

下面的具体描述参考附图，所述附图以图解的方式示出在其中可以实践本发明的本公开的特定细节和方面。可以利用其他方面并且可以进行结构的、逻辑的和电气的改变而不脱离本发明的范围。本公开的各种方面未必互相排斥，因为本公开的一些方面能够与本公开的一个或多个其他方面组合以形成新的方面。

对于复杂的电子电路或系统的开发，功能性典型地针对期望的性能依靠电路仿真而被检查和优化。对于这样的仿真，合适的部件模型是必要的，所述合适的部件模型以充分的准确性针对各种操作点电学地（并且也可能热学地）描述电气部件的行为。为了获得所述充分的准确性，存在从等级0到等级3变动的模型等级。

虽然MOSFET（金属氧化物半导体场效应晶体管）作为集成电路的部件的模拟具有悠久的传统（例如，基于BSIM（伯克利短沟道IGFET模型）的晶体管模型被广泛使用），但是功率MOSFET的特性典型地以低准确性被模拟。例如，因为功率MOSFET的结构包含大量具有针对电强度的串联连接的漂移区的用于缩放电阻的MOS单元，基于BSIM的模型典型地不适合，因为BSIM被优化以解决诸如例如短沟道效应（诸如漏致势垒降低）的大规模集成的问题。

特别地，典型地不由紧凑模型模拟具有漏极电流的非线性效应并且表征垂直功率MOSFET的漂移区。进一步，诸如多层外延超级结MOS晶体管的功率晶体管的寄生电容具有非常特有的行为。也就是，由于工艺结构，依赖电压的容量可以具有突然弯曲。标准化的紧凑模型能够典型地不考虑这个特性。

存在各种用于基于模型描述功率MOSFET的特性的途径。

基于计算机验证晶体管的功能性的简单并且快速的方式是使用紧凑模型的仿真。存在大量的主要由公司、研究所和大学开发的分析模型，所述公司、研究所和大学典型地也具有所述分析模型的专有权。CMC（紧凑模型委员会）是处理紧凑模型的可用性、仿真器接口的定义以及标准化的国际工作团体。流行的电路仿真工具（像PSpice、ADS、Spectre等）一般具有标准化的晶体管库。紧凑模型典型地被认为具有下面的益处：

-模型的标准化和版本化

-在各种仿真器环境中的一般可用性

-高可靠性和稳定性（因为它们由CMC彻底地测试和评价）

-短仿真时间

-具体的描述和手册。

在下面，给出流行的紧凑模型关于它们对于功率晶体管例如SJ-MOSFET（超级结MOSFET）诸如CoolMOS的适用性的比较

a）标准的MOS等级1-3（等级1：Schichman-Hodges模型，等级2：Grove-Frohman模型、等级3：经验模型）

-没有考虑非线性漂移区的模拟

-没有实现体二极管

-没有考虑输入、输出和密勒电容

b）BSIM（伯克利短沟道IGFET模型）

-没有考虑非线性漂移区的模拟

-高复杂性、大量的参数（例如BSIM3v3近似130个）

-电容模型对于SJ-FET不适合

-考虑了许多对于功率MOS晶体管不重要的效应（诸如沟道长度调制等）。

c）HiSIM

-没有考虑非线性漂移区的模拟

-高复杂性、大量的参数

-物理模型，该物理模型的结构与SJ-MOSFET不对应并且由此是不适当的

-容量模型对于SJ-FET不适合

d）HiSIM-HV

-高复杂性、大量的模型参数（例如对于版本1.2.0近似300个）

-容量模型对于SJ-FET不是充分准确的

-仅仅横向模型是可用的。例如CoolMOS具有垂直的拓扑

-在不同的仿真器中行为不一致。

用于模拟MOS晶体管的另一个途径是等效电路图的开发。这个途径是典型在紧凑模型单独不能够充分地描述部件（即在本情况下的晶体管）的电气特性时或在存在因为模型没有反映的工艺结构的效应时使用的。

对于SJ-MOSFET，存在例如下面的典型的特性：

-由在p柱周围的空间电荷区的收缩引起漏极源极路径（漂移区）中的电流的非线性。这个电气行为能够被描述为J-FET（结FET）效应。

-体二极管由在源极柱（p掺杂的）和衬底（n掺杂的）之间的SJ-MOSFET的工艺结构唯一限定。因为在多数的紧凑模型中不存在这个二极管功能，因此需要外部添加所述二极管功能。

-典型的电容模型没有恰当地反映寄生电容的行为，所述寄生电容的行为受突然弯曲和不连续性影响。

图1示出包含标准的元件和标准的晶体管的功率晶体管的典型的等效电路图100。

根据等效电路图100，功率晶体管包含第一n沟道场效应晶体管101，所述第一n沟道场效应晶体管101的漏极形成功率晶体管的漏极端子并且所述第一n沟道场效应晶体管101的源极经第一电阻器102与第二n沟道场效应晶体管103连接，所述第二n沟道场效应晶体管103的源极形成功率晶体管的源极端子并且所述第二n沟道场效应晶体管103的栅极形成功率晶体管的栅极端子。

第一n沟道FET101的栅极经第二电阻器104被连接到它的源极。功率晶体管的源极经第一二极管105和第三电阻器106的串联连接被连接到它的漏极。进一步，它的源极经第二二极管107和电容108的并联连接被连接到第二n沟道FET103的漏极。

在下面，描述了允许功率场效应晶体管的准确的和高效的模拟的功率晶体管模型的实施例。

图2示出根据实施例的功率晶体管模型200。

功率晶体管模型200包含源极漏极路径201、在所述源极漏极路径中的第一电流源202和压控第二电流源203，所述第一电流源202和压控第二电流源203模拟被模拟的功率晶体管的静态电压电流关系。

压控第二电流源202模拟功率晶体管的漂移区的非线性行为。

根据一个实施例，换言之，压控电流源被包含在功率晶体管模型中，所述压控电流源被控制使得它反映功率晶体管漂移区的行为。

压控第二电流源例如模拟JFET效应。

根据一个实施例，第二电流源是由在第二电流源之上的电压来压控的。

第二电流源具有例如非线性电阻器的行为。

根据一个实施例，第二电流源被串联连接到第一电流源。

第一电流源例如给出依赖功率晶体管的漏极源极电压并且依赖功率晶体管的栅极源极电压的沟道电流。

第一电流源可以给出依赖功率晶体管的有源区域的尺寸的沟道电流。

根据一个实施例，功率晶体管模型进一步包含被布置在与包含第一电流源的源极漏极路径的部分并联的路径中的体二极管模型。

路径例如与包含第二电流源的源极漏极路径的部分串联。

图3示出根据实施例的功率晶体管模型300。

功率晶体管模型300包含栅极端子301、源极端子302和漏极端子303。

功率晶体管模型300进一步包含了包含一个或多个非线性电压相关电容304的电容网络，其中每个非线性电压相关电容304被连接在漏极端子和源极端子或漏极端子和栅极端子之间。

根据一个实施例，换言之，包含至少一个非线性电压相关电容的电容网络被包含在功率晶体管模型中。

根据一个实施例，电容网络进一步包含连接在漏极端子和源极端子之间的电容。

连接在漏极端子和源极端子之间的电容是例如电压无关电容。

根据一个实施例，电容网络进一步包含连接在栅极端子和源极端子之间的电容。

连接在栅极端子和源极端子之间的电容是例如电压无关电容。

根据一个实施例，每个非线性电压相关电容依靠压控电压源来模拟。

每个非线性电压相关电容例如依靠压控电压源和电压无关电容的串联连接来模拟。

根据一个实施例，电容网络包含一个或多个连接在漏极端子和源极端子之间的非线性电压相关电容并且包含一个或多个连接在漏极端子和栅极端子之间的非线性电压相关电容。

电容例如模拟寄生电容。寄生电容的行为例如由个别的、基于公式的确定来解决。

应该注意到根据图2和图3的功率晶体管模型的特征可以被组合到一个功率晶体管模型（包含任何可选的特征）中。

根据一个实施例，例如诸如像CoolMOS的超级结MOSFET的功率MOSFET的功率晶体管的特性被模拟（例如通过计算机实现的模型）。模型可以例如被用于系统或电路设计中从而以高准确性考虑被模拟的部件的特性。例如使用根据以上功率晶体管模型中的一个或组合的功率晶体管模型来执行用于仿真包含功率晶体管的电子电路的行为的方法。

根据一个实施例，在基于计算机的方法中使用模型中的一个或两个或组合来模拟特别的非线性特性（具体地，诸如CoolMOS晶体管的超级结部件的非线性特性）。根据一个实施例，如将在以下描述的那样，使用包含了包含具有控制的电压源的电容网络的等效电路图并且可以由封装模型补充的模型。

在下面，更具体地描述实施例。

在下面的示例中是CoolMOS晶体管的模型的在下面描述的晶体管模型能够看成既不是紧凑模型也不是纯粹的基于等效电路图的模型而是在其中实现了附加的物理公式的等效电路的高级版本（经验模型）。这些公式用来处理CoolMOS晶体管的特殊行为。通过这种途径，下面的三个显著的特性能能够由模型代表：

-静态特性曲线（转移函数、输出特性和体二极管）

-特别地，漂移区的非线性行为（在输出特性中）

-栅极漏极容量（Cgd）、栅极源极容量（Cgs）和漏极源极容量（Cds）的CV特性。

在图4-6中的三个部分中图解晶体管模型。

图4示出根据一个实施例的晶体管模型的晶体管子电路400。

图5示出根据一个实施例的晶体管模型的电容网络500。

图6示出根据一个实施例的晶体管模型的封装寄生网络600。

晶体管子电路400和电容网络500每个具有栅极节点g、源极节点s和节点d1，它们经所述栅极节点g、源极节点s和节点d1被连接。

晶体管子电路400经如在图6中图解的栅极节点g、源极节点s和漏极节点dd被连接到封装寄生网络600，使得寄生网络600的漏极端子601、栅极端子602和源极端子603对应于被模拟的晶体管的漏极端子、栅极端子和源极端子。

由晶体管技术表征晶体管子电路400并且所述晶体管子电路400代表晶体管的电流特性和电压特性。电容网络500包含经电压来模拟电容的非线性行为的控制的电压源。由电感和电阻来代表封装寄生网络600。

具体地，晶体管子电路400包含在漏极节点dd和节点d2之间的第一电压源401（表示为V_Iepi）。第一电流源402（表示为G_G_Rd）被连接在节点d1和d2之间。节点d1和d2依靠第一电阻器403（表示为R_R_ERd_g）被进一步连接。第二电压源404（表示为V_Ichannel）被布置在节点d1和节点d之间。节点d依靠第二电流源405（表示为G_chan）和第二电阻器406（表示为Rd01）的并联连接被连接到源极节点s。节点d2依靠第三电阻器407（表示为Rd02）被连接到源极节点s。

栅极节点g和源极节点s依靠第四电阻器408（表示为R1）被连接。第三电流源409（表示为G_Rdio）被连接在漏极节点dd和进一步的节点410之间，所述进一步的节点410依靠第五电阻器411（表示为Rd04）被连接到节点d1。进一步的节点410依靠第三电压源412（表示为V_sense2）和第六电阻器413（表示为Rd06）与二极管414（表示为Dbody）的并联连接被进一步连接到源极节点s，所述二极管414的阳极被连接到所述源极节点s。

电容网络500包含第一电压源501（表示为Edg4），所述第一电压源501与第一电容502（表示为Cdg4）串联连接在节点d1和栅极节点g之间。第一电压源501和第一电容502形成电压相关电容。

进一步，电容网络500包含第二电压源503（表示为Edg1），所述第二电压源503与第二电容504（表示为Cdg1）串联连接在节点d1和栅极节点g之间。第二电压源503和第二电容504形成电压相关电容。

电容网络500进一步包含第三电压源505（表示为Eds1），所述第三电压源505与第三电容506（表示为Cds0）串联连接在节点d1和源极节点s之间。第三电压源505和第三电容506形成电压相关电容。

电容网络500进一步包含第四电压源507（表示为Eds2），所述第四电压源507与第四电容508（表示为Cds1）串联连接在节点d1和源极节点s之间。第四电压源507和第四电容508形成电压相关电容。

另外，节点d1和源极节点s通过第五电容509（表示为Cds0）被连接并且栅极节点g和源极节点s通过第六电容510（表示为Cgs）被连接。

封装寄生网络包含将漏极节点dd连接到漏极端子601的第一电感604（表示为Ld）。进一步，第二电感605（表示为Lg）经第一电阻器606（表示为Rg）将栅极端子602与栅极节点g连接。进一步，第三电感607（表示为Ls）经第二电阻器608（表示为Rs）将源极端子603与源极节点s连接。

如由包含部分400、500、600的等效电路图代表的模型允许按照以下各项准确地仿真CoolMOS晶体管：

-非线性漏极电流

-非线性电容

-封装寄生

-热行为。

等效电路图能够以任何仿真语言（例如Spice、Spectre、Titan等）以代码和/或网表的形式被实现并且能够然后被仿真。

能够看到晶体管模型具有下面的显著特性：

a）对于所有技术平台是一致的和有效的

b）随着面积缩放

c）漏极电流的非线性

d）热行为的考虑

e）非线性电容。

可以在诸如Cadence、ADS或Simplorer的高级设计环境中实现模型以利用这些环境的特征来模拟诸如：

-针对技术族的多个晶体管的模型参数的同时调节（缩放）

-（为了准确性并且避免误差）依靠统一测试台环境和模拟方法论的测试和调节

-（针对速度、准确性和自动化）调整和优化

-系统分析。

这允许模型例如针对给定晶体管的快速的、经济高效的且准确的调节。应该注意到紧凑模型也可以允许使用高级设计环境的调整和优化特征，但是仅仅能够获得相对低的速度。

在下面，给出了以PSpice代码在图4、5和6中图解的晶体管模型的公式。模型包含描述技术的部分和包含封装参数以及热网络的部分。注释用‘*’指示。针对各种部件使用在图4、5和6中使用的表示。

*********************************************************************

.SUBCKTcool_C7_HBddgsTjt1PARAMS:a=1dVth=0dR=0dgfs=0Inn=1Unn=1Rmax=1

+gmin=1Rs=1Rp=1dC=0heat=0

*a：有源区域[mm^2]，Inn[A]/Unn[V]：用于Rmax定义的漏极电流/电压*

*Rmax：Rdson最大值[Ohm]，Rs：源极电阻[Ohm],Rp：漏极电阻封装,gmin：最小电导率[S]*

*dVth：Vth0范围，dR：Rd范围，dgfs：电导率范围，dC：电容范围，heat：用于加热的开关*

.PARAMdCmax=0.33dC1={1+dCmax*limit(dC,0,1)}

*Fm：短沟道效应Vth(Vds)*

.PARAMFm=0.0

*kbq:{kB/e}=玻尔兹曼常数x电子电荷*

.PARAMkbq=85.8u

*Tref：参考温度[K]，T0：0摄氏度温度[K]*

.PARAMTref=298T0=273

*c：用于模拟从线性到饱和状态的过渡的平滑系数*

.PARAMc=1.154

*al：α，用于Vds的平滑，JFET效应的经验[1/V]*

.PARAMal=1.1

*UT：穿透曲线的斜率[V]*

.PARAMUT=0.3

*lB：用于穿透的电流因子[A]*

.PARAMlB=-23

*UB：击穿电压[V]，UB的温度系数[V/K]*

.PARAMUB=715ab=0.715

****阈值电压****

*阈值电压：Vth0：标称的[V]，Vmin：最小的{V]，Vmax：最大的[V]；auth：Vth0温度系数[V/K]*

.PARAMVth0=4.1Vmin=3.4Vmax=5.4auth=4.7m

.PARAMVth={Vth0+(Vmax-Vth0)*limit(dVth,0,1)-(Vmin-Vth0)*limit(dVth,-1,0)}

****EPI/JFET-参数****

*Uctemp：JFET温度系数[1/K]*

.PARAMUctemp=-2.4m

*Uc：外延电阻是两倍的正常值所处的值，JFET效应[V]*

.PARAMUc=8.9

*Rd：漏极电阻[Ohm]，nmu：dRd（漏极电阻的温度相关部分）的温度系数*

.PARAMRd=0.83nmu=3.0

*Rf：漏极电阻部分(%)，它不是温度相关的*

.PARAMRf=0.3

*nmu3：漏极电流温度系数*

.PARAMnmu3=385m

*B0:wcm/l[A/(mm^2*V^2))，沟道的斜率*

.PARAMb0=3.45r0={b0*((T0/Tref)**nmu3)*a}

.PARAMr1={(Unn-Inn*Rs-Vth0)*r0}

.PARAMr2={(Fm*SQRT(0.4)-c)*Inn*r0}

.PARAMRlim={(r1+2*r2*Rmax-SQRT(r1**2+4*r2))/(2*r2)}

*dRd：包含所有效应的总漏极电阻[Ohm/mm^2]

.PARAMdRd={Rd/a+if(dVth==0,limit(dR,0,1)*max(Rlim-Rd/a-Rs-Rp,0),0)}

****沟道-参数****

*p0：亚阈值斜率[V]，p1：亚阈值温度线性系数[1/K]，p2-亚阈值温度平方系数[1/K^2]*

.PARAMp0=4p1=0p2=0

.PARAMbm={c/((1/gmin-Rs)**2*Inn*a*(T0/Tref)**nmu3)}

.PARAMbet={b0+(b0-bm)*if(dR==0,if(dVth==0,limit(dgfs,-1,0),0),0)}

****电容-参数****

*Cdg参数，N-没有缩放的，V-实际的（仅在函数中，不在子电路中）*

.PARAMCdgN1=70pCdg1={CdgN1*a*dC1}

.PARAMCdgN2=2.0pCdg2={CdgN2*a*dC1}

.PARAMCdgVN1=1.2fCdgV1={CdgVN1*a*dC1}

.PARAMCdgVN4=7.0pCdgVN5=0.4p

.PARAMCdgVN2=60fCdgVN3=1.2pCdgV2={(CdgVN2*a+CdgVN3)*dC1}

*Cds参数*

.PARAMCdsN0=2.0pCds0={CdsN0*a*dC1}

.PARAMCdsN1=391pCds1={a*CdsN1*dC1}

.PARAMCdsVN1=1.256n

.PARAMCdsVN2=69p

*Cgs参数*

.PARAMCgsN2=200pCgsN1=195pCgs0={(CgsN2+CgsN1*a)*dC1}

****电容网络的压控电压源-参数与函数****

*Cdg的源*

.PARAMeedg=-0.556

.PARAMx0={(CdgVN4-CdgN2)/CdgVN5}x1={CdgVN4/CdgVN5}dx={x1-x0}

pc22=80

.FUNCQCdg1(x){Cdg2*min(x,x1)+CdgV2*max(x-x1,0)+CdgV1/2*max(0,x-pc22)**2+(Cdg2-CdgV2)*((limit(x,x0,x1)-x0)**3/(dx*dx)*((limit(x,x0,x1)-x0)/(2*dx)-1))}

*Cds的源*

.PARAMEds1=-6000Eds2=-320Eds3=-200eeds1=-0.1667eeds2=-6.25m

eeds3=-0.05

.PARAMa0={(CdsVN1-CdsN1)/CdsVN2}a1={CdsVN1/CdsVN2}da={a1-a0}

.FUNCQCds1(x){Cds1*min(x,a1)+Cds1*((limit(x,a0,a1)-

a0)**3/(da*da)*((limit(x,a0,a1)-a0)/(2*da)-1))}

****二极管参数****

*Rdi：面积缩放的寄生电阻[Ohm]*

.PARAMRdi=84.0mdRdi={Rdi/a}

*lnIsj：log.饱和电流[log[A]]，ta：瞬变时间[s]，ndi：发射系数*

.PARAMlnIsj={-27.97*1}ta=2undi={1*1.09}

*nmu2：二极管Rdi的温度系数*

.PARAMnmu2=0.78

*二极管电容*

.PARAMCdio0=1.226pCdio={Cdio0*a*dC1}

****晶体管的电容与压控电压源网络****

E_Edg1d1oxVALUE{if(V(d1,g)>0,V(d1,g)-(exp(eedg*max(V(d1,g),0))-

1)/eedg,0)}

C_Cdg1oxg{Cdg1}

E_Edg2d1ox2VALUE{V(d1,g)-QCdg1(V(d1,g))/Cdg2}

C_Cdg2ox2g{Cdg2}

C_Cds0d1s{Cds0}

E_Eds1d1edep1VALUE{if(V(d1,s)>0,V(d1,s)-Eds1*(exp(eeds1*max(V(d1,s),0))-1)-Eds2*(exp(eeds2*max(V(d1,s),0))-1)-Eds3*(exp(eeds3*max(V(d1,s),0))-1),0)}

C_Cds1edep1s{Cds0}

E_Eds2d1edep2VALUE{V(d1,s)-QCds1(V(d1,s))/Cds1}

C_Cds2edep2s{Cds1}

C_Cgsgs{Cgs0}

****晶体管核心：压控电流源与电阻****

*沟道*

.FUNCI0(Uee,p,pp,z1,cc){if(Uee>pp,(Uee-cc*z1)*z1,p*(pp-p)/cc*exp((Uee-pp)/p))}

.FUNCIg(Uds,T,p,Uee,cc)

{bet*(T0/T)**nmu3*I0(Uee,p,min(2*p,p+cc*Uds),min(Uds,Uee/(2*cc)),cc)}

.FUNCJ(d,g,T,da,s)

+{a*(s*(Ig(da,T,(p0+(p1+p2*T)*T)*kbq*T,g-Vth+auth*(T-Tref),c)+1*exp(min(lB+(d-UB-ab*(T-Tref))/UT,25))))}

G_chandsVALUE={J(V(d,s),V(g,s),T0+limit(V(Tj),-

200,499),(SQRT(1+4*al*abs(V(d,s)))-1)/2/al,sgn(V(d,s)))}

V_Ichanneld1d0

*外延,JFET*

.FUNCRd0(T){(Rf*dRd+(1-Rf)*dRd*(T/Tref)**nmu)}

*JFET非线性校正*

.FUNCCF(T,Iepi){(Uc**2)/max(1,Uc**2-(Rd0(T)*Iepi)**limit(2+Uctemp*(T-

Tref),1.2,3))}

V_Iepiddd20

G_G_Rdd2d1VALUE{V(d2,d1)/(Rd0(T0+LIMIT(V(t1),-

200,999))*CF(T0+LIMIT(V(t1),-200,999),abs(I(V_Iepi))))}

R_R_ERd_gd2d110k

R1gs1G

Rd01ds500Meg

Rd02d2s500Meg

****体二极管模型与网络****

Dbodysdiodbody

.modeldbodyD(BV={UB*10},CJO={Cdio},TT={ta},IS={a*exp(lnIsj)}

m={1*0.3}

RS={dRdi/100}N={ndi})

G_Rdiodio2ddVALUE={V(dio2,dd)/(dRdi*((limit(V(Tj),-

200,999)+T0)/Tref)**nmu2)}

V_sense2dio2dio0

Rd04d1dio21k

Rd05dios500Meg

****热网络****

G_G_Ptot_channel0TjVALUE{heat*LIMIT(V(d,s)*I(V_Ichannel),0,100k)}

G_G_Ptot_Epi0t1VALUE

{heat*(LIMIT(V(dd,d1)*I(V_Iepi),0,100k)+LIMIT(V(dd,s)*I(V_sense2),0,100k))}

.ENDS

*********************************************************************

.SUBCKTIP_C7_Hb_L1draingatesourcePARAMS:dVth=0dRdson=0

.PARAMRs=0Rg=0Ls=0Ld=0Lg=0

**像在TCAD仿真中的面积**

*.PARAMact=5.26Inn=2.64Unn=10Rmax=205m

**用于得到在TCAD和PSpice仿真中相同的传导损耗的面积

.PARAMact=4.45Inn=2.4Unn=10Rmax=230m

**用于得到相同的Ron的面积

*.PARAMact=4.96Inn=2.4Unn=10Rmax=230m

X1ddgsTjTjcool_C7_HBPARAMS:a={act}dVth={dVth}dR={dRdson}

Inn={Inn}Unn={Unn}

　　　　　　　　　　+Rmax={Rmax}Rs={Rs}heat=0

L_Lddraindd{Ld}

*R_Lddraindd10

L_Lssourcelsrs{Ls}

*R_Lssourcelsrs10

R_Rsslsrs{Rs}

L_Lggatelgrg{Lg}

*R_Lggatelgrg10

R_Rglgrgg{Rg}

E1TjwVALUE={TEMP}

R1w01u

.ENDS

*********************************************************************

在下面，更具体地描述针对以上模型的晶体管核心函数、非线性电阻器（像JFET）、体二极管和非线性电容的公式。

核心晶体管函数模拟静态U/I晶体管曲线。在PSpice代码中，它们包含

函数1：

.FUNCI0(Uee,p,pp,z1,cc){if(Uee>pp,(Uee-cc*z1)*z1,p*(pp-p)/cc*exp((Uee-pp)/p))}

函数2：

.FUNCIg(Uds,T,p,Uee,cc)

{bet*(T0/T)**nmu3*I0(Uee,p,min(2*p,p+cc*Uds),min(Uds,Uee/(2*cc)),cc)}

函数3：

.FUNCJ(d,g,T,da,s)

+{a*(s*(Ig(da,T,(p0+(p1+p2*T)*T)*kbq*T,g-Vth+auth*(T-Tref),c)+1*exp(min(lB+(d-UB-ab*(T-Tref))/UT,25))))}

电流源（在MOS的源极处的沟道）：

G_chandsVALUE={J(V(d,s),V(g,s),T0+limit(V(Tj),-200,499),

　　　　　　(SQRT(1+4*al*abs(V(d,s)))-1)/2/al,sgn(V(d,s)))}。

在数学符号中，函数3被给定为：

其中

a是晶体管面积

s=Ugs（栅极源极电压）。

能够看到函数J（函数3）不代表物理的MOS行为而仅仅用作拟合函数。它调用函数Ig（函数2）。

在数学符号中，函数2被给定为：

其中

bet是温度系数1

nmu3是温度系数2

T是仿真温度

T0=273K（℃）

T=298K（周围温度，25℃）。

能够看到函数J不代表物理的MOS行为而仅仅用作拟合函数。它调用函数I0（函数1）。

在数学符号中，（取决于是否Uee>pp）函数I0或者由以下函数给定：

其中

是有效的阈值电压

cc=MOS_C（拟合参数）

T是单位为K的仿真温度

并且Tref是参考温度（298K）

或者它由以下函数给定：

其中

或

。

能够看到函数I0不代表物理的MOS行为而仅仅用作拟合函数。

非线性电阻器函数模拟静态U/I晶体管曲线和漂移区的非线性。在PSpice代码中，它们包含：

压控电流源（在MOS的漏极处的沟道）：

G_G_Rdd2d1VALUE{V(d2,d1)/

(Rd0(T0+LIMIT(V(t1),-200,999))*CF(T0+LIMIT(V(t1),-200,999),abs(I(V_Iepi))))}

函数4：

.FUNCRd0(T){(Rf*dRd+(1-Rf)*dRd*(T/Tref)**nmu)

函数5：

.FUNCCF(T,Iepi){(Uc**2)/

max(1,Uc**2-(Rd0(T)*Iepi)**limit(2+Uctemp*(T-Tref),1.2,3))}。

在数学公式中，压控电流源公式由以下公式给定：

其中V（d2，d1）是电流源G_G_Rd之上的电压。

函数4在数学公式中被给定为

Rd0是全部集成在JFET功能部分中的温度相关漏极电阻器

dRd是电阻参数

MOS_RF是参数（温度系数）。

能够看到函数Rd0不代表物理的MOS行为而仅仅用作拟合函数。

函数5在数学公式中被给定为

其中

JFET_UC是拟合参数

JFET_UC_TC是拟合参数（温度系数）

I_epi是独立电压源的电流I（V_I_epi）。

能够看到函数CF不代表物理的MOS行为而仅仅用作拟合函数。它调用函数Rd0。

对于体二极管，模型使用SIMETRIX标准PSpice紧凑模型。紧凑模型调用由以下给定：

.modeldbodyD(BV={UB*10},CJO={Cdio},TT={ta},

IS={a*exp(lnIsj)}m={1*0.3}RS={dRdi/100}N={ndi})。

电流源在Pspice代码中由以下给定：

G_Rdiodio2ddVALUE={V(dio2,dd)/(dRdi*((limit(V(Tj),-

200,999)+T0)/Tref)**nmu2)}。

电容网络500的部件基于使用压控电压源来模拟非线性电压相关电容。在Pspice代码中，它包含拟合函数

函数6：

.FUNCQCdg1(x){Cdg2*min(x,x1)+CdgV2*max(x-x1,0)

+CdgV1/2*max(0,x-pc22)**2

+(Cdg2-CdgV2)*((limit(x,x0,x1)x0)**3/(dx*dx)*((limit(x,x0,x1)-x0)/(2*dx)-1))}

函数7：

.FUNCQCds1(x){Cds1*min(x,a1)

+Cds1*((limit(x,a0,a1)-a0)**3/(da*da)*((limit(x,a0,a1)-a0)/(2*da)-1))}。

在数学符号中，函数6由以下函数给定：

其中

Cdg2是拟合参数

CdgV1，CdgV2是拟合参数

pc22是拟合参数

x、x0、dx是辅助参数。

能够看到函数QCdg1不代表物理的MOS行为而仅仅用作拟合函数。

函数7在数学符号中由以下函数给定：

其中

Cds1是拟合参数

x、a0、da是辅助参数。

能够看到函数QCds1不代表物理的MOS行为而仅仅用作拟合函数。

在下面，图解了在以上描述的模型中使用的一些参数的效果。

关于漂移区中漏极电流JFET类似的功能性的非线性，用于设置非线性电阻器函数的主要参数可以被看作Uc（或JFET_UC），参见以上的函数5。

图7示出依赖于参数Uc的输出特性。

漏极源极电压沿着水平轴701从左到右增加并且漏极电流沿着垂直轴702从下到上增加。

图8示出依赖于参数Uc的转移特性。

栅极源极电压沿着水平轴801从左到右增加并且漏极电流沿着垂直轴802从下到上增加。

图9图解依赖参数CdgN1的漏极栅极电容的非线性。

漏极源极电压沿着水平轴901从左到右增加并且漏极栅极电容沿着垂直轴902从下到上增加。

CdgN1是在Vds的非常低的电压范围处影响漏极栅极电容的参数。它控制源E_Edg1，其直到曲线特性中的突然弯曲处都是有效的。

图10图解依赖参数CdgN2的漏极栅极电容的非线性。

漏极源极电压沿着水平轴1001从左到右增加并且漏极栅极电容沿着垂直轴1002从下到上增加。

CdgN2模拟曲线特性中的突然弯曲的位置。

图11图解依赖参数CdgVN1的漏极栅极电容的非线性。

漏极源极电压沿着水平轴1101从左到右增加并且漏极栅极电容沿着垂直轴1102从下到上增加。

CdgVN1模拟在较高电压处电容的上升。它示出在较低Vds处对电容没有影响。源E_Edg2由这个参数控制。

图12图解依赖参数CdgVN4的漏极栅极电容的非线性。

漏极源极电压沿着水平轴1201从左到右增加并且漏极栅极电容沿着垂直轴1202从下到上增加。

CdgVN4模拟Cdg函数中的阶跃的垂直位置。它在较高电压处对Cdg没有影响。

图13图解依赖参数CdgVN5的漏极栅极电容的非线性。

漏极源极电压沿着水平轴1301从左到右增加并且漏极栅极电容沿着垂直轴1302从下到上增加。

CdgVN5模拟Cdg函数中的阶跃的垂直位置。与CdgVN4相比，此处的影响更强得多。它是用于调节曲线的形状中的弯曲的附加参数。

图14图解依赖参数CdgVN2的漏极栅极电容的非线性。

漏极源极电压沿着水平轴1401从左到右增加并且漏极栅极电容沿着垂直轴1402从下到上增加。

CdgVN2正在模拟在特性中的第一个突然阶跃之后的电容Cdg。这个参数直接随着面积参数a缩放。另外，参数CdgVN3被限定，所述参数CdgVN3代表边缘电容的贡献。没有示出它的影响，因为它与CdgVN2等同。

图15图解依赖参数CdsN0的漏极源极电容的非线性。

漏极源极电压沿着水平轴1501从左到右增加并且漏极源极电容沿着垂直轴1502从下到上增加。

CdsN0像偏移值一样在整个电压范围之上影响Cds。能够调节在高电压处的最大值Cds。它直接随着面积参数a缩放。

图16图解依赖参数CdsN1的漏极源极电容的非线性。

漏极源极电压沿着水平轴1601从左到右增加并且漏极源极电容沿着垂直轴1602从下到上增加。

CdsN1模拟在较低电压处的弯曲的位置。它能够被调节到某一电容等级。这个参数控制源E_Eds2。它示出在较高的电压范围处对Cds没有影响。

图17图解依赖参数CdsVN1的漏极源极电容的非线性。

漏极源极电压沿着水平轴1701从左到右增加并且漏极源极电容沿着垂直轴1702从下到上增加。

CdsVN1模拟弯曲的位置。它能够被调节到某一电压等级。该参数示出在较高的电压范围处对Cds没有影响。

图18图解依赖参数CdsVN2的漏极源极电容的非线性。

漏极源极电压沿着水平轴1801从左到右增加并且漏极源极电容沿着垂直轴1802从下到上增加。

CdsVN2模拟弯曲的位置，类似于CdsVN1但是具有更强得多的影响。该参数示出在较高电压范围处对Cds没有影响。

依靠以上描述的晶体管模型的测量和仿真的比较示出：例如与紧凑模型比较，能够获得高的模型准确性。这允许在系统条件下使用模型。

虽然描述了特定的方面，但是本领域的技术人员应该理解的是能够在其中进行形式和细节中的各种改变而不脱离如由所附的权利要求限定的本公开的方面的精神和范围。所述范围因此由所附的权利要求指示，并且由此旨在涵盖落入权利要求的等同物的意义和范围中的所有改变。

Claims (19)

1.一种功率晶体管模型，包括：

源极漏极路径；

在所述源极漏极路径中的第一电流源和压控第二电流源，模拟被模拟的功率晶体管的静态电压电流关系；

其中压控第二电流源模拟功率晶体管的漂移区的非线性行为。

2.权利要求1中的所述功率晶体管模型，其中压控第二电流源模拟JFET效应。

3.权利要求1中的所述功率晶体管模型，其中第二电流源是由在第二电流源之上的电压来压控的。

4.权利要求1中的所述功率晶体管模型，其中第二电流源具有非线性电阻器的行为。

5.权利要求1中的所述功率晶体管模型，其中第二电流源被串联连接到第一电流源。

6.权利要求1中的所述功率晶体管模型，其中第一电流源给出依赖功率晶体管的漏极源极电压并且依赖功率晶体管的栅极源极电压的沟道电流。

7.权利要求1中的所述功率晶体管模型，其中第一电流源给出依赖功率晶体管的有源区域的尺寸的沟道电流。

8.权利要求1中的所述功率晶体管模型，进一步包含被布置在与包括第一电流源的源极漏极路径的部分并联的路径中的体二极管模型。

9.权利要求8的所述功率晶体管模型，其中路径与包括第二电流源的源极漏极路径的部分串联。

10.一种功率晶体管模型，包括：

栅极端子，源极端子和漏极端子，以及

电容网络，包括一个或多个非线性电压相关电容，其中每个非线性电压相关电容被连接在漏极端子和源极端子或漏极端子和栅极端子之间。

11.权利要求10的所述功率晶体管模型，其中所述电容网络进一步包括连接在漏极端子和源极端子之间的电容。

12.权利要求11的所述功率晶体管模型，其中连接在漏极端子和源极端子之间的电容是电压无关电容。

13.权利要求10的所述功率晶体管模型，其中所述电容网络进一步包括连接在栅极端子和源极端子之间的电容。

14.权利要求13的所述功率晶体管模型，其中连接在栅极端子和源极端子之间的电容是电压无关电容。

15.权利要求10的所述功率晶体管模型，其中依靠压控电压源来模拟每个非线性电压相关电容。

16.权利要求10的所述功率晶体管模型，其中依靠压控电压源和电压无关电容的串联连接来模拟每个非线性电压相关电容。

17.权利要求10的所述功率晶体管模型，其中所述电容网络包括一个或多个连接在漏极端子和源极端子之间的非线性电压相关电容并且包括一个或多个连接在漏极端子和栅极端子之间的非线性电压相关电容。

18.一种用于使用根据权利要求1的功率晶体管模型来仿真包括功率晶体管的电子电路的行为的方法。

19.一种用于使用根据权利要求10的功率晶体管模型来仿真包括功率晶体管的电子电路的行为的方法。