CN105527563A - 片上测量电路及测量方法 - Google Patents
片上测量电路及测量方法 Download PDFInfo
- Publication number
- CN105527563A CN105527563A CN201410522925.2A CN201410522925A CN105527563A CN 105527563 A CN105527563 A CN 105527563A CN 201410522925 A CN201410522925 A CN 201410522925A CN 105527563 A CN105527563 A CN 105527563A
- Authority
- CN
- China
- Prior art keywords
- signal
- sampled
- sampling
- unit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Measurement Of Unknown Time Intervals (AREA)
Abstract
本发明实施例提供一种片上测量电路及测量方法,该电路包括:采样单元和统计单元;所述采样单元,用于对周期性的待测信号进行采样,得到采样信号;所述统计单元,用于统计所述采样单元采样得到的所述采样信号的周期性电平跳变的分布信息。本发明中,将待测信号进行采样得到采样信号后,统计采样信号的周期性电平跳变的分布信息,可以跟踪和捕捉到片上电路中的周期性信号,从而得到片上电路中关键信号的时间不确定性的量化结果,可以在芯片设计以及制造过程中作为参考,以便确定出更合适的裕量。
Description
技术领域
本发明涉及芯片技术,尤其涉及一种片上测量电路及测量方法。
背景技术
随着制造尺寸的缩小和供电电压的下降,电路设计越来越受到在片波动的影响。在片波动(On-ChipVariation,简称OCV)是指芯片上各个基本元素的实际值偏离理想值的现象,其中上述基本元素可以包括:工艺、电压、温度这三个主要因素。其中:工艺波动是由于制造工艺各个步骤的不理想性,实现得到的电路未能与设计完全一致,导致其参数实际值在理想设计值附近某个范围内波动,它一般是一次性的,一旦制造出来,其偏离值就固定下来;而电压和温度等波动属于环境波动,是会实时变化的,反映出电路实际工作时不断改变的多种环境因素对电路的影响,包括串扰影响、供电电压变化、温度场变化、以及辐射引发的软错误等。
在片波动中对电路设计的影响主要在于器件或线延迟会发生变化,使得它不再是一个固定值,而是以一定概率在一定范围内变化,存在不确定性。这种不确定性对于芯片设计者很重要,因为会决定预留的设计裕量。如果裕量过小,会导致芯片实际工作时不满足性能要求甚至发生失效;如果裕量过大,则会造成设计过于保守,使得设计收敛周期拉长甚至无法实现。
现有技术中,一般根据经验确定裕量,然后根据测量进行一定的调整,但是现有技术中的测量主要针对待测电路的不确定性变化范围,而仅仅根据不确定性变化范围并不能很好地确定裕量。
发明内容
本发明提供一种片上测量电路及测量方法,用于现有技术针对待测电路的不确定性变化范围,不能很好地确定裕量的问题。
本发明第一方面提供一种片上测量电路,包括:
采样单元和统计单元;
所述采样单元,用于对周期性的待测信号进行采样,得到采样信号;
所述统计单元,用于统计所述采样单元采样得到的所述采样信号的周期性电平跳变的分布信息。
本发明第二方面提供一种片上测量方法,包括:
对周期性的待测信号进行采样,得到采样信号;
统计所述采样信号的周期性电平跳变的分布信息。
本发明实施例提供的片上测量电路及测量方法,将待测信号进行采样得到采样信号后,统计采样信号的周期性电平跳变的分布信息,可以跟踪和捕捉到片上电路中的周期性信号,从而得到片上电路中关键信号的时间不确定性的量化结果,可以在芯片设计以及制造过程中作为参考,以便确定出更合适的裕量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例一提供的片上测量电路的结构示意图;
图2为本发明实施例二提供的片上测量电路的结构示意图;
图3为本发明实施例提供的片上测量电路对待测信号进行分布统计的采样结果示意图;
图4为本发明实施例提供的时间不确定的量化统计分布示意图;
图5为本发明实施例提供的片上测量电路对待测信号进行瞬态采样的采样结果示意图;
图6为本发明实施例提供的片上测量电路对待测信号进行范围统计的采样结果示意图;
图7为本发明实施例提供信号变化测量方法的流程示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供的片上测量电路及测量方法,用来跟踪和捕捉片上电路中的某些周期性信号,可以记录或统计一定时间内在片波动影响下这些周期性信号的变化情况,从而得到片上电路中关键信号的时间不确定性的量化结果,以便为芯片的设计提供更精确的设计裕量,作为设计参考和指导。
图1为本发明实施例一提供的片上测量电路的结构示意图,如图1所示,该电路包括:采样单元101和统计单元102。其中:
采样单元101,用于对周期性的待测信号进行采样,得到采样信号。
该采样单元101与片上电路相连接,对所述片上电路中的周期性的待测信号进行采样,得到采样信号。
具体地,该采样单元101先将周期性的待测信号在时域上的电平变化转化为同一时刻在空间域上的电平变化,而后对空间域上的信号电平进行同时采样,即在同一时刻对分布在空间域上的待测信号的电平值进行锁存,然后再对锁存的电平值进行逻辑处理,通过逻辑处理转换为直观的数值表示,得到数字采样信号。具体实现过程在下文中具体进行说明。
其中,所述待测信号为待测片上电路的输出信号。片上测量电路通常是针对设计者关心的一个或多个因素构建的,通过对待测片上电路的测量,来获取所需的结果,以应用与后续的芯片设计。
统计单元102,用于统计上述采样单元101采样得到的采样信号的周期性电平跳变的分布信息。
此时,统计单元102工作在分布统计模式下。
统计单元102对于上述采样信号进行一段时间的统计,具体地,对该采样信号的周期性电平跳变的分布信息进行统计,这样在设计裕量时更具有参考价值。
上述周期性电平跳变的分布信息可以包括采样信号的边沿变化范围以及边沿变化的分布,如果只获取边沿变化范围,这个范围很大,但是范围两端附近的值有可能出现的概率非常小,只参考变化范围,并不能很好地确定裕量。
本实施例中,将待测信号进行采样得到采样信号后,统计采样信号的周期性电平跳变的分布信息,可以跟踪和捕捉到片上电路中的周期性信号,从而得到片上电路中关键信号的时间不确定性的量化结果,可以在芯片设计以及制造过程中作为参考,以便确定出更合适的裕量。
图2为本发明实施例二提供的片上测量电路的结构示意图,如图2所示,在图1的基础上,该片上测量电路还可以包括:时间和数据处理单元103、配置单元104和接口电路105。
上述采样单元101包括一个延迟链和采样子单元,其中,延迟链的输入信号为待测信号,所述延迟链用于将上述待测信号在时域上的电平变化延迟展开为空域上的电平变化。采样子单元,用于将经过上述延迟链延迟后的信号进行采样,得到上述采样信号。
具体地,参照图2,采样单元101包括:延迟链和采用子单元,延迟链包括N个反相器01,这N个反相器01串联连接。其中,N为正整数。通过N个反相器01将上述待测信号进行延迟,以将在时域上的电平变化延迟展开为空域上的电平变化。
采样子单元包括:N个采样锁存器02和N个逻辑门03。其中逻辑门03可以为同或门,或者,异或门。图2中以同或门为例示出。
具体地,上述N个采样锁存器02的使能端连接于同一个时钟信号,且每个采样锁存器02的信号输入端与位置对应的反相器01的输出端连接。前N-1个逻辑门03的两个输入端分别于相邻的两个上述采样锁存器02的输出端相连接,第N个逻辑门03的第一输入端与第N个采样锁存器02的输出端相连接,第N个逻辑门03的第二输入端与基准信号相连接。参照图2,上述第N个逻辑门03具体指图上最右侧的逻辑门。采样子单元对延迟链上输出的信号进行同时采样,通过采样锁存器02锁存同一时刻的待测信号的电平值,再通过逻辑门03以及基准信号进行相邻异或逻辑或同或逻辑处理,转化为直观的数值“0”或“1”所表示的数字信号。
具体地,每个反相器01用于将输入的待测信号延迟预设时间段。由于多个反相器01是串联连接,假设每个反相器01都延迟1个单位时间,那么第一个反相器将待测信号延迟一个单位时间,第二个反相器的输入是第一个反相器的输出,则第二个反相器再延迟一个单位时间,相当于将待测信号延迟2个单位时间,以此类推。
N个采样锁存器02,在同一时刻采样上述N个反相器01延迟后的待测信号,并进行处理,获取数字采样信号。即在某个时刻同时采样上述N个反相器01输出的电平信号,进行初步处理后,获得到周期性待测信号在同一时刻的空间分布。
N个逻辑门03,接收上述两个相邻的采样锁存器02输出的数字采样信号,进行处理,获取以直观的数值“0”或“1”所表示的数字信号。
其中,“1”表示附近发生信号高低电平跳变,可以是高电平跳变到低电平,也可以是低电平跳变到高电平;“0”表示没有发生信号跳变。
需要说明的是,当上述逻辑门03是同或门时,上述基准信号为低电平信号,当上述逻辑门03是异或门时,上述基准信号为高电平信号。
统计单元102包括:N个计数器04,每个计数器04的输入端与位置对应的逻辑门03的输出端连接,用以记录并统计采样单元101采样得到的采样信号的周期性电平跳变的分布信息等信息。统计单元102在分布统计的工作模式时,统计的是周期性电平跳变的分布信息。
图3为本发明实施例提供的片上测量电路对待测信号进行分布统计的采样结果示意图,如图3所示,其中方波表示待测信号经过延迟链延迟转换后的待采样信号。两个“1”之间的信号代表半个周期的信号。统计单元102统计的结果为一个柱状图,用以表示该采样点出现“1”的次数,柱状图的柱体越高,表明出现“1”的次数就越多。这样,即可以量化统计的方式记录时间不确定性的电平跳变的分布信息。进而,根据电平跳变的分布信息,就可以获知各个区间内时间发生次数的多少,判定其分布函数,拟合出合理的概率密度分布,从而定量到信号的时间不确定性,确定出更为合理的设计裕量。图4为本发明实施例提供的时间不确定的量化统计分布示意图,如图4所示,各个区间的柱状图表示发生次数的多少,图4中的曲线为拟合出概率密度分布曲线,从而可以定量地计算出时间不确定性,确定出更为合理的设计裕量。
配置单元104,用于选择统计单元102的工作模式以及控制策略时间。
其中,统计单元102除了前述分布统计模式,还可以包括:单次采样模式和范围统计模式。
当配置单元104选择统计单元102的工作模式为单次采样模式时,上述统计单元102处于单次采样的工作模式,具体用于记录上述采样单元101采样得到的上述采用信号的单次采样瞬态值。图5为本发明实施例提供的片上测量电路对待测信号进行瞬态采样的采样结果示意图。
当配置单元104选择统计单元102的工作模式为范围统计模式时,上述统计单元102处于范围统计的工作模式,具体用于记录上述采样单元101得到的上述采用信号的周期性电平跳变的变化范围。图6为本发明实施例提供的片上测量电路对待测信号进行范围统计的采样结果示意图。
更具体地,统计单元102采用单次采样模式对上述数字采样信号进行一次采样,获取上述待测信号的单次采样瞬态值,可以根据单次采样瞬态值,获取这个特定时间点待测信号的特征参数,像上述待测信号的周期、相位差等。例如图5所示的单次采样瞬态值,第1、8、15、22对应的反相器信号电平值为“1”,根据该单次采样瞬态值可以获取到上述特定时间点待测信号的周期。
统计单元102采用范围统计模式获取预设时间内采样信号的边沿变化范围。即统计一定时间内数字采样信号的跳变范围,只要其中一次测量到某处出现过跳变,就将此处保持为1,如图6所示,其中“1”表示对应位置在上述预设时间内发生过跳变。
统计单元102采用分布统计模式获取预设时间内上述待测信号的边沿变化分布。如图3所示,其中“1”表示对应位置在上述预设时间内发生过跳变,在分布统计模式下,进一步统计出各发生跳变的位置在预设时间内发生跳变的次数,如图3中“1”对应位置下的柱状图,用来表示对应位置1出现的次数多少,进而可以根据统计出的发生跳变的次数计算出每个位置发生跳变的概率以及分布。
需要说明的是,上述统计采样信号的边沿变化范围和分布信息,存在两种情况:1)在待测电路停止工作的状态下统计采样信号的边沿变化范围和分布信息。或者,2)在待测电路工作状态下同时统计采样信号的边沿变化范围和分布信息。对于在待测电路停止工作的状态下统计,适用于对工艺波动检测。待测电路工作状态下进行统计,适用于电压、温度等环境因素影响下的波动检测。
上述接口电路105,用于将上述统计单元102的输出结果转换为标准接口。
进一步地,在另一实施例中,上述时间和数据处理单元103,用于对上述待测信号进行相位调整,以及,对采样的时钟信号进行相位调整。
相应地,采样单元101具体用于根据上述时间和数据处理单元103调整后的时钟信号,对经过上述时间和数据处理单元103处理后的待测信号进行采样,得到上述采样信号。
参照图2,上述时间和数据处理单元103包括:第一多选器201、第一数控延迟链202、第二多选器203和第二数控延迟链204,其中,第一数控延迟链202与采样单元101中的反相器连接,具体地,与第一个反相器连接;第二数控延迟链204与采样单元101中的采样锁存器连接,具体地,与第一个采样锁存器连接。具体实现过程中,第一多选器201输入上述待测信号,第二多选器203输入时钟信号。接口电路105分别与第一多选器201、第二多选器203的数据端连接,配置单元104分别与第一多选器201、第二多选器203的控制端连接。
图7为本发明实施例提供信号变化测量方法的流程示意图,该方法为前述片上测量电路进行测量的方法,如图7所示,该方法包括:
S601、对周期性的待测信号进行采样,得到采样信号。
S602、统计上述采样信号的周期性电平跳变的分布信息。
本实施例中,将待测信号进行采样得到采样信号后,统计采样信号的周期性电平跳变的分布信息,可以跟踪和捕捉到片上电路中的周期性信号,从而得到片上电路中关键信号的时间不确定性的量化结果,可以在芯片设计以及制造过程中作为参考,以便确定出更合适的裕量。
进一步地,上述对周期性的待测信号进行采样,得到采样信号,具体为:将上述待测信号在时域上的电平变化延迟展开为空间域上的电平变化;对经过延迟后的信号进行采样,得到上述采样信号。
进一步地,在上述对周期性的待测信号进行采样,得到采样信号之前,还需要对上述待测信号进行相位调整,以及对采样的时钟信号进行相位调整。即在具体实现过程中,片上测量电路正式测量之前还要进行自校准。具体地,先获取理想时钟,根据上述理想时钟获取测量电路中的延迟,并调整时钟信号和数据的相位差。
相应地,上述对周期性的待测信号进行采样,得到采样信号,具体为:根据相位调整后的时钟信号,对经过相位调整处理后的待测信号进行采样,得到上述采样信号。
具体的,本发明实施例提供的片上测量电路在测量过程中需要经历自校准和测量两个阶段。其中,测量阶段可分为启动、数据采样与收集、以及停止等阶段。
对于上述自校准,更具体地,假设输入的理想时钟周期值为T,且上述采样单元延迟链中包括N个反相器,则每个反相器对输入信号的平均延迟d=T/N。
另外,观察该理想时钟的最后一位为0还是1,如果是1,则从最后一位往前数,每个1依次表示上升沿-下降沿-上升沿等,以此类推;如果是0,则从最后一位往前数,每个1依次表示下降沿-上升沿-下降沿等,以此类推。这样,就可以推知以0和1表示的采样信号中,每个1是表示下降沿还是上升沿。获取第一个表示上升沿的1出现的位置,就可以确定上述测量电路中时钟信号和数据的相位差,进而调整时钟信号和数据的相位差,以使第一个表示上升沿的1出现在第1位上。
自校验时还可以通过延迟链调整时钟信号和数据的相位差,获取不同相位差下第一个1出现的位置变化,若某个相位差下1向后推移了M位,则该相位差为Md。
通过自校准阶段,得到测量电路各部分的单位延迟长度,并校正好时钟信号和数据的相位差,然后就可以进入测量阶段,以此为基准来丈量周期性的待测信号。
具体地,片上测量电路执行上述测量方法,其实现原理和技术效果类似,在此不再赘述。
本实施例中,将待测信号进行采样得到采样信号后,统计采样信号的周期性电平跳变的分布信息,可以跟踪和捕捉到片上电路中的周期性信号,从而得到片上电路中关键信号的时间不确定性的量化结果,可以在芯片设计以及制造过程中作为参考,以便确定出更合适的裕量。
本领域普通技术人员可以理解:实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时,执行包括上述各方法实施例的步骤;而前述的存储介质包括:ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (11)
1.一种片上测量电路,其特征在于,包括:采样单元和统计单元;
所述采样单元,用于对周期性的待测信号进行采样,得到采样信号;
所述统计单元,用于统计所述采样单元采样得到的所述采样信号的周期性电平跳变的分布信息。
2.根据权利要求1所述的电路,其特征在于,所述采样单元包括:延迟链和采样子单元;
所述延迟链,用于将所述待测信号在时域上的电平变化延迟展开为空间域上的电平变化;
所述采样子单元,用于对经过所述延迟链延迟后的信号进行采样,得到所述采样信号。
3.根据权利要求2所述的电路,其特征在于,所述延迟链包括:N个反相器,所述N个反相器串联连接;其中,N为正整数;
所述采样子单元包括:N个采样锁存器和N个逻辑门,其中,所述逻辑门为同或门,或者,异或门;
所述N个采样锁存器的使能端连接于同一个时钟信号,每个所述采样锁存器的信号输入端与位置对应的所述反相器的输出端相连接;前N-1个所述逻辑门的两个输入端分别与相邻的两个所述采样锁存器的输出端相连接,第N个所述逻辑门的第一输入端与第N个所述采样锁存器的输出端相连接,第N个所述逻辑门的第二输入端与基准信号相连接。
4.根据权利要求3所述的电路,其特征在于,当所述逻辑门为同或门时,所述基准信号为低电平信号;
或者,当所述逻辑门为异或门时,所述基准信号为高电平信号。
5.根据权利要求3所述的电路,其特征在于,所述统计单元包括:N个计数器;
每个所述计数器的输入端与位置对应的所述逻辑门的输出端连接。
6.根据权利要求1所述的电路,其特征在于,所述电路还包括:
时间和数据处理单元,用于对所述待测信号进行相位调整,以及,对采样的时钟信号进行相位调整;
所述采样单元具体用于根据所述时间和数据处理单元调整后的时钟信号,对经过所述时间和数据处理单元处理后的待测信号进行采样,得到所述采样信号。
7.根据权利要求1所述的电路,其特征在于,所述电路还包括:
配置单元,用于选择所述统计单元的工作模式以及控制测量时间;
所述统计单元的工作模式还包括:单次采样模式、范围统计模式;
当所述统计单元的工作模式为单次采样模式时,所述统计单元具体用于记录所述采样单元采样得到的所述采样信号的单次采样瞬态值;
当所述统计单元的工作模式为范围统计模式时,所述统计单元具体用于记录所述采样单元采样得到的所述采样信号的周期性电平跳变的变化范围。
8.根据权利要求1所述的电路,其特征在于,所述电路还包括:
接口电路,用于将所述统计单元输出的结果转换为标准接口。
9.一种片上测量方法,其特征在于,包括:
对周期性的待测信号进行采样,得到采样信号;
统计所述采样信号的周期性电平跳变的分布信息。
10.根据权利要求9所述的方法,其特征在于,所述对周期性的待测信号进行采样,得到采样信号,包括:
将所述待测信号在时域上的电平变化延迟展开为空间域上的电平变化;
对经过延迟后的信号进行采样,得到所述采样信号。
11.根据权利要求9所述的方法,其特征在于,在所述对周期性的待测信号进行采样,得到采样信号之前,还包括:
对所述待测信号进行相位调整,以及,对采样的时钟信号进行相位调整;
所述对周期性的待测信号进行采样,得到采样信号,包括:
根据相位调整后的时钟信号,对经过相位调整处理后的待测信号进行采样,得到所述采样信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410522925.2A CN105527563B (zh) | 2014-09-30 | 2014-09-30 | 片上测量电路及测量方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410522925.2A CN105527563B (zh) | 2014-09-30 | 2014-09-30 | 片上测量电路及测量方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105527563A true CN105527563A (zh) | 2016-04-27 |
CN105527563B CN105527563B (zh) | 2018-09-14 |
Family
ID=55769904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410522925.2A Active CN105527563B (zh) | 2014-09-30 | 2014-09-30 | 片上测量电路及测量方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105527563B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111859828A (zh) * | 2020-07-27 | 2020-10-30 | 南方电网数字电网研究院有限公司 | 复制关键路径电路和芯片 |
CN111949589A (zh) * | 2020-07-22 | 2020-11-17 | 浪潮(北京)电子信息产业有限公司 | 一种时钟控制方法、装置、设备及存储介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1148340A2 (en) * | 2000-04-20 | 2001-10-24 | Texas Instruments Incorporated | All digital built-in self-test circuit for phase-locked loops |
CN101826124A (zh) * | 2009-03-06 | 2010-09-08 | 台湾积体电路制造股份有限公司 | 分析集成电路效能的系统与方法 |
CN101957429A (zh) * | 2010-08-31 | 2011-01-26 | 上海华岭集成电路技术股份有限公司 | 集成电路功能测试中的匹配特定波形的方法 |
CN103092060A (zh) * | 2013-02-08 | 2013-05-08 | 西安电子科技大学 | 基于fpga的时间间隔测量系统与测量方法 |
US8762908B1 (en) * | 2009-12-04 | 2014-06-24 | Cadence Design Systems, Inc. | Static timing analysis with design-specific on chip variation de-rating factors |
-
2014
- 2014-09-30 CN CN201410522925.2A patent/CN105527563B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1148340A2 (en) * | 2000-04-20 | 2001-10-24 | Texas Instruments Incorporated | All digital built-in self-test circuit for phase-locked loops |
CN101826124A (zh) * | 2009-03-06 | 2010-09-08 | 台湾积体电路制造股份有限公司 | 分析集成电路效能的系统与方法 |
US8762908B1 (en) * | 2009-12-04 | 2014-06-24 | Cadence Design Systems, Inc. | Static timing analysis with design-specific on chip variation de-rating factors |
CN101957429A (zh) * | 2010-08-31 | 2011-01-26 | 上海华岭集成电路技术股份有限公司 | 集成电路功能测试中的匹配特定波形的方法 |
CN103092060A (zh) * | 2013-02-08 | 2013-05-08 | 西安电子科技大学 | 基于fpga的时间间隔测量系统与测量方法 |
Non-Patent Citations (2)
Title |
---|
XIN ZHANG ET AL: "On-Chip Measurement System for Within-Die Delay Variation of Individual Standard Cells in 65-nm CMOS", 《IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS》 * |
洪郁庭等: "一种使用在基于单元库布局布线流程的芯片上变异(OCV)监控器方法学", 《中国集成电路》 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111949589A (zh) * | 2020-07-22 | 2020-11-17 | 浪潮(北京)电子信息产业有限公司 | 一种时钟控制方法、装置、设备及存储介质 |
CN111949589B (zh) * | 2020-07-22 | 2022-05-24 | 浪潮(北京)电子信息产业有限公司 | 一种时钟控制方法、装置、设备及存储介质 |
US11782474B2 (en) | 2020-07-22 | 2023-10-10 | Inspur (Beijing) Electronic Information Industry Co., Ltd | Clock control method, apparatus, and device, and storage medium |
CN111859828A (zh) * | 2020-07-27 | 2020-10-30 | 南方电网数字电网研究院有限公司 | 复制关键路径电路和芯片 |
CN111859828B (zh) * | 2020-07-27 | 2021-08-24 | 南方电网数字电网研究院有限公司 | 复制关键路径电路和芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN105527563B (zh) | 2018-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Cai et al. | Threshold voltage distribution in MLC NAND flash memory: Characterization, analysis, and modeling | |
US8086976B2 (en) | Methods for statistical slew propagation during block-based statistical static timing analysis | |
CN102324034A (zh) | 基于最小二乘支持向量机在线预测的传感器故障诊断方法 | |
Hong et al. | Interval estimation for Wiener processes based on accelerated degradation test data | |
KR102396914B1 (ko) | 회로 수율 분석 방법 및 회로 수율 분석을 위한 시스템 | |
CN101375346A (zh) | 用于测试数字信号定时的选通技术 | |
TW201602819A (zh) | 調整用於靜態時序分析的時序降額的方法 | |
CN110211624A (zh) | 用于估计nand快闪存储器的位错误率的快闪存储器系统和方法 | |
US20140046603A1 (en) | Estimating losses in a smart fluid-distribution system | |
CN105527563A (zh) | 片上测量电路及测量方法 | |
JP7173284B2 (ja) | イベント監視装置、方法及びプログラム | |
Frank et al. | Extracting operating modes from building electrical load data | |
CN104965779A (zh) | 一种基于PoolMon的内存泄露检测和定位的方法及装置 | |
CN116245060A (zh) | 数字电路的分析方法、装置、电子设备、存储介质 | |
CN115457756A (zh) | 传感器校准的方法及装置 | |
CN112052496A (zh) | 一种基于var模型的高拱坝谷幅变形影响因素分析系统的操作方法 | |
Lin et al. | A Kernel-Density based Semi-Parametric stochastic degradation model with dependent increments | |
CN115207909A (zh) | 一种台区拓扑识别方法、装置、设备及存储介质 | |
CN107729980B (zh) | 一种波形信号自适应计数方法 | |
US11105856B2 (en) | Detection of performance degradation in integrated circuits | |
KR101615345B1 (ko) | 반도체 생산 공정에서 센서 데이터들을 이용하여 웨이퍼의 수율을 분석하는 방법 | |
Bagheriye et al. | Life-time prognostics of dependable VLSI-SoCs using machine-learning | |
Prodromakis et al. | Emulating the aging of NAND Flash memories as a time-variant communications channel | |
CN108710731B (zh) | 一种旁路事件的分段判断方法 | |
Llombart et al. | Robust data filtering in wind power systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Patentee after: Loongson Zhongke Technology Co.,Ltd. Address before: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Patentee before: LOONGSON TECHNOLOGY Corp.,Ltd. |
|
CP01 | Change in the name or title of a patent holder |