CN105513632A - 一种固定周期的ddr3控制方法 - Google Patents

一种固定周期的ddr3控制方法 Download PDF

Info

Publication number
CN105513632A
CN105513632A CN201510908518.XA CN201510908518A CN105513632A CN 105513632 A CN105513632 A CN 105513632A CN 201510908518 A CN201510908518 A CN 201510908518A CN 105513632 A CN105513632 A CN 105513632A
Authority
CN
China
Prior art keywords
ddr3
cycle
control method
fixed
periods
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510908518.XA
Other languages
English (en)
Inventor
安丰军
范海斌
王晓龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BEIJING HAOHAN DATA INFORMATION TECHNOLOGY Co Ltd
Original Assignee
BEIJING HAOHAN DATA INFORMATION TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BEIJING HAOHAN DATA INFORMATION TECHNOLOGY Co Ltd filed Critical BEIJING HAOHAN DATA INFORMATION TECHNOLOGY Co Ltd
Priority to CN201510908518.XA priority Critical patent/CN105513632A/zh
Publication of CN105513632A publication Critical patent/CN105513632A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本发明公开了一种固定周期的DDR3控制方法，涉及一种计算机内存的控制方法，其将对DDR3的访问周期分为处理周期和刷新周期，每个处理周期和刷新周期的时长为固定时长，使用循环计数器，对DDR3的访问的命令、数据信息在固定的时刻发出，在N个处理周期后，插入一个或两个刷新周期，其中N为正整数。本发明对DDR3读、写的周期是固定的，时延是固定的，DDR3的刷新周期也是固定的，非常适合基于DDR3实现的统计、流表等流水线操作。

Description

一种固定周期的DDR3控制方法
技术领域
本发明涉及一种计算机内存的控制方法，特别是涉及一种固定周期的DDR3控制方法。
背景技术
传统的DDR3控制器是为了满足报文缓存操作设计的，DDR3控制器对读写的控制是依据读写命令的顺序以及需要缓存的报文大小来进行的，并使用FIFO(FirstInputFirstOutput，先入先出)或者RAM作为缓存，平衡报文的突发等情况；同时DDR3的刷新周期也是自动强制插入在读写命令中。这样，不同的报文其DDR3读写的时间是不可控的，时延数值偏大且在一个较大范围内动态变化。这种DDR3控制器无法实现基于DDR3的固定周期的流水线操作。
基于上述现有技术的缺陷，需要一种固定周期的DDR3控制方法。
发明内容
有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是提供一种适合基于DDR3实现的统计、流表等流水线操作的方法。
为实现上述目的，本发明提供了一种固定周期的DDR3控制方法，其将对DDR3的访问周期分为处理周期和刷新周期，每个处理周期和刷新周期的时长为固定时长，使用循环计数器，对DDR3的访问的命令、数据信息在固定的时刻发出，在N个处理周期后，插入一个或两个刷新周期，其中N为正整数。
进一步地，每个处理周期包括一个读操作和一个写操作，读操作和写操作的数据长度为固定长度。例如，该读操作和写操作的数据长度可以为1KBits。
进一步地，所述处理周期和所述刷新周期的时长由系统时钟决定。
本发明的有益效果是：本发明对DDR3读、写的周期是固定的，时延是固定的，DDR3的刷新周期也是固定的，非常适合基于DDR3实现的统计、流表等流水线操作。
附图说明
图1是根据本发明一具体实施例的示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步说明：
如图1所示，一种固定周期的DDR3控制方法，使用循环计数器，对DDR3的访问的命令、数据信息在固定的时刻发出，并且在N个处理周期后固定插入1～2个刷新周期，N为正整数。本实施例中，将对DDR3的访问周期分为处理周期和刷新周期，每个处理周期包括一个读操作和一个写操作，读写数据长度为固定长度，该例子中为1KBits；在N个处理周期后，插入1个或2个刷新周期，在本例子中插入2个刷新周期。每个处理周期和刷新周期的时长是固定的，其由系统时钟决定。在本实施例中为40个系统时钟的周期。基于此种原理设计的DDR3控制器，其读写周期、时延、刷新时刻等都是固定的，适合应用于统计、流表等流水线作业。
以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (4)

1.一种固定周期的DDR3控制方法，其特征在于，将对DDR3的访问周期分为处理周期和刷新周期，每个处理周期和刷新周期的时长为固定时长，使用循环计数器，对DDR3的访问的命令、数据信息在固定的时刻发出，在N个处理周期后，插入一个或两个刷新周期，其中N为正整数。
2.根据权利要求1所述的固定周期的DDR3控制方法，其特征在于，每个处理周期包括一个读操作和一个写操作，读操作和写操作的数据长度为固定长度。
3.根据权利要求2所述的固定周期的DDR3控制方法，其特征在于，所述读操作和所述写操作的数据长度为1KBits。
4.根据权利要求3所述的固定周期的DDR3控制方法，其特征在于，所述处理周期和所述刷新周期的时长由系统时钟决定。
CN201510908518.XA 2015-12-10 2015-12-10 一种固定周期的ddr3控制方法 Pending CN105513632A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510908518.XA CN105513632A (zh) 2015-12-10 2015-12-10 一种固定周期的ddr3控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510908518.XA CN105513632A (zh) 2015-12-10 2015-12-10 一种固定周期的ddr3控制方法

Publications (1)

Publication Number Publication Date
CN105513632A true CN105513632A (zh) 2016-04-20

Family

ID=55721554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510908518.XA Pending CN105513632A (zh) 2015-12-10 2015-12-10 一种固定周期的ddr3控制方法

Country Status (1)

Country Link
CN (1) CN105513632A (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9053777B1 (en) * 2012-10-26 2015-06-09 Altera Corporation Methods and apparatus for memory interface systems
CN105045722A (zh) * 2015-08-26 2015-11-11 东南大学 一种ddr2-sdram控制器及其低延迟优化方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9053777B1 (en) * 2012-10-26 2015-06-09 Altera Corporation Methods and apparatus for memory interface systems
CN105045722A (zh) * 2015-08-26 2015-11-11 东南大学 一种ddr2-sdram控制器及其低延迟优化方法

Similar Documents

Publication Publication Date Title
CN103077132B (zh) 一种高速缓存处理方法及协议处理器高速缓存控制单元
KR101533957B1 (ko) Ｄｒａｍ 셀프 리프레쉬로부터의 고속 엑시트
CN206272746U (zh) 一种基于fpga的数字视频显示接口模块
US9263106B2 (en) Efficient command mapping scheme for short data burst length memory devices
CN110148143A (zh) 一种基于fpga的图像分割并同步显示的方法
CN209842608U (zh) 一种基于fpga fifo模块的ddr3存储器控制
US12094565B2 (en) Memory component with adjustable core-to-interface data rate ratio
CN105489240A (zh) 一种用于DRAM或eDRAM刷新的装置及其方法
CN104239232A (zh) 一种基于fpga内dpram的乒乓缓存操作结构
CN103517085B (zh) 一种基于视频解码设计实现远程服务器管理的方法
CN106325759A (zh) 一种可动态配置端口带宽的ddr控制方法及装置
CN101515221A (zh) 一种读数据的方法、装置和系统
CN101894584B (zh) 一种动态随机存储器读写模式信号时序参数的实现方法
CN100470524C (zh) 一种小容量fifo存储器的数据搬移触发装置和方法
CN104064213A (zh) 存储器存取方法、存储器存取控制方法及存储器控制器
TW200729150A (en) Methods for transferring frame data, and for transferring image data and timing control modules
CN105513632A (zh) 一种固定周期的ddr3控制方法
WO2015086847A3 (fr) Systeme et procede de gestion de l'usure d'une memoire electronique
CN104239247A (zh) 一种基于spi接口的寄存器快捷读写方法
CN105550089B (zh) 一种基于数字电路的fc网络帧头数据错误注入方法
CN103076990A (zh) 一种基于fifo缓存结构的数据回放装置
CN104156907A (zh) 一种基于fpga的红外预处理存储系统及存储方法
CN107040784B (zh) 一种视频缓冲处理方法、系统和装置
US9053777B1 (en) Methods and apparatus for memory interface systems
CN101609439A (zh) 具有分时总线的电子系统与共用电子系统的总线的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160420