CN105488259A - 一种抗辐照电路的加固方法 - Google Patents

Abstract

本发明涉及集成电路技术领域，本发明提供一种抗辐照电路的加固方法，包括以下步骤：获取顶层时钟线，创建与顶层时钟线相连的多条底层时钟线，并生成待加固寄存器集合；提取1个待加固寄存器，并将待加固寄存器进行复制获取多个寄存器；调用标准单元库中的表决器，将每一寄存器的数据输出端连接到表决器的数据输入端，并将待加固寄存器的数据输出端连接到表决器的数据输出端；删除待加固寄存器，依次加固待加固寄存器集合中的其他待加固寄存器，该加固方法使抗辐照电路加固设计更加省时，风险更小。

Description

一种抗辐照电路的加固方法

技术领域

本发明涉及集成电路技术领域，尤其涉及一种抗辐照电路的加固方法。

背景技术

近年来全球范围内出现了新一轮太空探索热潮，世界各主要航天大国相继出台了一系列雄心勃勃的航天发展规划，而集成电路作为航天器核心，其性能和功能已成为各种航天器性能的主要衡量指标之一。随着航天技术的不断进步，对集成电路的可靠性和性能也有了更高的要求。太空及大气中的辐照环境非常恶劣，为了提高集成电路的抗辐照能力，在进行设计的时候需要进行抗辐照加固。

目前，公知的抗辐照电路加固方法有两种，其中一种是在完成基本功能的设计后对代码进行修改，这种方法一方面增加了设计时间和人力；一方面在设计量较大时手动修改出错的概率会很大，如果没有验证到可能导致功能问题；另一方面修改代码后整体的结构都与设计之前有很大改变，在综合的时候要保证工具不做期望之外的优化，要保持原来的功能势必会用到更多的综合约束，影响工具的优化效果。

另一种方法则是在设计的时候就对寄存器进行处理，生成抗辐照加固结构以后再使用工具进行综合，这种方法的弊端一方面也是会增加设计的时间和人力，而且在基本功能没有验证成功的情况下，同时还要对抗辐照加固结构进行验证，增加了前期验证的时间和复杂度，容易遗漏验证点；另一方面在综合的时候也存在上一种方法的弊端，需要更复杂的综合策略，过度保守的约束会影响工具对电路的优化效果。

以上两种方法都反应出了以下问题，第一个是工程师手动去修改电路既费时间也存在风险；第二个就是要达到我们所期望的效果，需要诸多的约束来引导工具对电路进行综合，但是约束太多以后优化的效果就不那么理想，甚至有可能得到的结果与我们想要的结果相悖，接下来又要花更多的时间去开发合理的约束。

综上所述，现有技术中存在对电路进行抗辐射加固时修改电路存在风险以及对电路进行综合的约束过多优化的效果不理想的问题。

发明内容

本发明的目的在于提供一种抗辐照电路的加固方法，旨在解决针对现有技术中存在对电路进行抗辐射加固时修改电路存在风险以及对电路进行综合的约束过多优化的效果不理想的问题。

本发明是这样实现的，第一方面提供一种抗辐照电路的加固方法，所述加固方法包括以下步骤：

A.获取顶层时钟线，根据寄存器触发类型在底层创建与所述顶层时钟线相连的多条底层时钟线，并生成待加固寄存器集合；

B.从所述待加固寄存器集合中提取1个待加固寄存器，并将所述待加固寄存器进行复制获取多个寄存器；

C.将所述待加固寄存器的输入信号端以及复位信号端分别连接到每一寄存器的数据输入端以及复位端，并将所述底层时钟线的时钟端分别连接到所述待加固寄存器的时钟端和每一寄存器的时钟端；

D.调用标准单元库中的表决器，将每一寄存器的数据输出端连接到所述表决器的数据输入端，并将所述待加固寄存器的数据输出端连接到所述表决器的数据输出端；

E.删除所述待加固寄存器，返回执行步骤B并依次加固所述待加固寄存器集合中的其他待加固寄存器。

结合第一方面，作为第一方面的第一种实施方式，所述步骤A中所述根据寄存器触发类型在底层创建与所述顶层时钟线相连的多条底层时钟线的步骤具体为：

调用标准单元库中的缓冲器和反相器，并根据所述缓冲器和所述反相器生成上升沿触发时钟和下降沿触发时钟。

结合第一方面，作为第一方面的第二种实施方式，所述步骤A中所述根据寄存器器触发类型在底层创建与所述顶层时钟线相连的底层时钟线以形成时钟树的步骤具体为：

调用标准单元库里的第一缓冲器，将所述顶层时钟线连到所述第一缓冲器的输入端，并在所述第一缓冲器的输出创建连线，生成第二上升沿触发时钟；

调用标准单元库里的第二缓冲器和第三缓冲器，将所述顶层时钟线连到所述第二缓冲器的输入端，并将第二缓冲器的输出端连到所述第三缓冲器的输入端，并在所述第三缓冲器的输出端创建连线，生成第三上升沿触发时钟；

调用标准单元库里的第一反相器，将所述顶层时钟线连接到所述第一反相器的输入端，并在反相器的输出端创建连线，生成第一下降沿触发时钟；

调用标准单元库里的第二反相器和第四缓冲器，将所述顶层时钟线连接到所述第二反相器的输入端，并将所述第二反相器的输出端连接到所述第四缓冲器的输入端，并在所述第四缓冲器的输出端创建连线，生成第二下降沿触发时钟；

调用标准单元库里的第三反相器、第五缓冲器以及第六缓冲器，将所述顶层时钟线连接到所述第三反相器的输入端，并将所述第三反相器的输出端连接到所述第五缓冲器的输入端，并将所述第五缓冲器的输出端连接到所述第六缓冲器的输入端，并在第六缓冲器的输出端创建连线，生成第三下降沿触发时钟。

结合第一方面及其第一种实施方式，作为第一方面的第三种实施方式，所述步骤C中将所述底层时钟线的时钟端分别连接到所述待加固寄存器的时钟端和每一寄存器的时钟端的步骤具体为：

当所述待加固寄存器为上升沿触发寄存器时，将顶层时钟线连接到第1个寄存器的时钟端，将所述第二上升沿触发时钟连接到第2个寄存器的时钟端，将所述第三上升沿触发时钟连接到第3个寄存器的时钟端；

当所述待加固寄存器为下降沿触发寄存器时，将所述第一下降沿触发时钟连接到所述待加固寄存器的时钟端，将所述第二下降沿触发时钟连接到第2个寄存器的时钟端，将所述第三下降沿触发时钟连接到第3个寄存器的时钟端；

其中，寄存器的数量为3个。

本发明提供一种抗辐照电路的加固方法，使抗辐照电路加固设计更加省时，风险更小，不仅能自动创建并连接时钟树，而且能准确分辨出上升沿触发寄存器和下降沿触发寄存器，使之连接到对应的时钟线，同时对需要加固的寄存器进行抗辐照加固，实现设计者所需要的结构。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一种实施例提供的一种抗辐照电路的加固方法的流程图；

图2是本发明一种实施例提供的抗辐照电路中的底层模块结构示意图；

图3是本发明一种实施例提供的抗辐照电路中的创建时钟树结构示意图；

图4是本发明一种实施例提供的抗辐照电路中的创建时钟树结构示意图；

图5是本发明一种实施例提供的抗辐照电路中的创建时钟树结构示意图；

图6是本发明一种实施例提供的抗辐照电路中的创建时钟树结构示意图；

图7是本发明一种实施例提供的抗辐照电路中的创建时钟树结构示意图；

图8是本发明一种实施例提供的抗辐照电路中的创建时钟树结构示意图；

图9是本发明一种实施例提供的抗辐照电路中的底层模块结构示意图；

图10是本发明一种实施例提供的抗辐照电路中的底层模块结构示意图；

图11是本发明一种实施例提供的抗辐照电路中的底层模块结构示意图；

图12是本发明一种实施例提供的抗辐照电路中的底层模块结构示意图；

图13是本发明一种实施例提供的抗辐照电路中的底层模块结构示意图；

图14是本发明一种实施例提供的抗辐照电路中的底层模块结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

为了说明本发明的技术方案，下面通过具体实施例来进行说明。

本发明一种实施例提供一种抗辐照电路的加固方法，如图1所示，加固方法包括以下步骤：

步骤S101.获取顶层时钟线，根据寄存器触发类型在底层创建与顶层时钟线相连的多条底层时钟线，并生成待加固寄存器集合。

具体的，获取顶层时钟线的步骤具体为：

按照现有的普通综合步骤对RTL代码进行综合，读入为电路进行抗辐照加固的脚本，工具根据脚本命令，在设计顶层找出时钟线，默认为上升沿触发寄存器的时钟。

具体的，步骤S101中根据寄存器触发类型在底层创建与顶层时钟线相连的多条底层时钟线的步骤具体为：

调用标准单元库中的缓冲器和反相器，并根据缓冲器和反相器生成上升沿触发时钟和下降沿触发时钟。

进一步的，步骤S101中根据寄存器器触发类型在底层创建与顶层时钟线相连的底层时钟线以形成时钟树的步骤具体为：

调用标准单元库里的第一缓冲器，将顶层时钟线连到第一缓冲器的输入端，并在第一缓冲器的输出创建连线，生成第二上升沿触发时钟；

调用标准单元库里的第二缓冲器和第三缓冲器，将顶层时钟线连到第二缓冲器的输入端，并将第二缓冲器的输出端连到第三缓冲器的输入端，并在第三缓冲器的输出端创建连线，生成第三上升沿触发时钟；

调用标准单元库里的第一反相器，将顶层时钟线连接到第一反相器的输入端，并在反相器的输出端创建连线，生成第一下降沿触发时钟；

调用标准单元库里的第二反相器和第四缓冲器，将顶层时钟线连接到第二反相器的输入端，并将第二反相器的输出端连接到第四缓冲器的输入端，并在第四缓冲器的输出端创建连线，生成第二下降沿触发时钟；

调用标准单元库里的第三反相器、第五缓冲器以及第六缓冲器，将顶层时钟线连接到第三反相器的输入端，并将第三反相器的输出端连接到第五缓冲器的输入端，并将第五缓冲器的输出端连接到第六缓冲器的输入端，并在第六缓冲器的输出端创建连线，生成第三下降沿触发时钟。

步骤S102.从待加固寄存器集合中提取1个待加固寄存器，并将待加固寄存器进行复制获取多个寄存器。

步骤S103.将待加固寄存器的输入信号端以及复位信号端分别连接到每一寄存器的数据输入端以及复位端，并将底层时钟线的时钟端分别连接到待加固寄存器的时钟端和每一寄存器的时钟端。

具体的，步骤S103中将底层时钟线的时钟端分别连接到待加固寄存器的时钟端和每一寄存器的时钟端的步骤具体为：

当待加固寄存器为上升沿触发寄存器时，将顶层时钟线连接到第1个寄存器的时钟端，将第二上升沿触发时钟连接到第2个寄存器的时钟端，将第三上升沿触发时钟连接到第3个寄存器的时钟端；

当待加固寄存器为下降沿触发寄存器时，将第一下降沿触发时钟连接到待加固寄存器的时钟端，将第二下降沿触发时钟连接到第2个寄存器的时钟端，将第三下降沿触发时钟连接到第3个寄存器的时钟端；

其中，寄存器的数量为3个。

步骤S104.调用标准单元库中的表决器，将每一寄存器的数据输出端连接到表决器的数据输入端，并将待加固寄存器的数据输出端连接到表决器的数据输出端；

步骤S105.删除待加固寄存器，并返回执行步骤S102并依次加固所述待加固寄存器集合中的其他待加固寄存器。

本发明提供一种抗辐照电路的加固方法，使抗辐照电路加固设计更加省时，风险更小，不仅能自动创建并连接时钟树，而且能准确分辨出上升沿触发寄存器和下降沿触发寄存器，使之连接到对应的时钟线，同时对需要加固的寄存器进行抗辐照加固，实现设计者所需要的结构。

以下详细介绍本发明提出的集成电路抗辐照加固设计方法：

如图2所示，综合后的时钟树结构就是从输入端口连接到底层模块，读入为设计进行抗辐照加固的脚本后，工具按照脚本命令在顶层找出时钟线并开始创建时钟树。

如图3所示，从标准单元库调用一个第一缓冲器，命名为BUF1，将时钟线CLK连接到第一缓冲器BUF1的输入端A，创建上升沿触发寄存器的时钟第二上升沿触发时钟CLK_PDG_2并连接到第一缓冲器BUF1的输出端Z。

如图4所示，从标准单元库调用2个缓冲器，分别命名为第二缓冲器BUF2和第三缓冲器BUF3，将时钟线连接到第二缓冲器BUF2的输入端A，将第二缓冲器BUF2的输出端Z连接到第三缓冲器BUF3的输入端A，以创建上升沿触发寄存器的时钟第三上升沿触发时钟CLK_PDG_3连接到BUF3的输出端Z。

如图5所示，从标准单元库调用一个反相器，命名为第一反相器INV1，将时钟线连接到第一反相器INV1的输入端A，创建下降沿触发寄存器的时钟第一下降沿触发时钟CLK_NDG_1连接到第一反相器INV1的输出端ZN。

如图6所示，从标准单元库调用一个反相器，命名为第二反相器INV2，调用一个第四缓冲器BUF4，将时钟线连接到第二反相器INV2的输入端A，将第二反相器INV2的输出端ZN连接到第四缓冲器BUF4的输入端A，创建下降沿触发寄存器的时钟第二下降沿触发时钟CLK_NDG_2连接到第四缓冲器BUF4的输出端Z。

如图7所示，从标准单元库调用一个反相器，命名为第三反相器INV3，调用2个缓冲器分别命名为第五缓冲器BUF5和第六缓冲器BUF6，将时钟线连接到第三反相器INV3的输入端A，将第三反相器INV3的输出端ZN连接到第五缓冲器BUF5的输入端A，再将第五缓冲器BUF5的输出端Z连接到第六缓冲器BUF6的输入端A，创建下降沿触发寄存器的时钟第三下降沿触发时钟CLK_NDG_3连接到第六缓冲器BUF6的输出端ZN；

如图8所示，在底层各个模块根据寄存器触发类型创建时钟端口与时钟线，与顶层对应时钟树相连接，创建时钟树，创建时钟树完毕，下一步开始对设计中的寄存器进行加固。脚本里的命令引导工具分别生成需要加固的上升沿触发寄存器与下降沿触发寄存器的集合，下面以模块MODULE_A中的寄存器为示例。

如图9所示为未加固前寄存器的结构。

如图10所示，复制待加固寄存器REG三次获取第一寄存器REG_INST1、第二寄存器REG_INST2以及第三寄存器REG_INST3。

如图11所示，将待加固寄存器的数据输入信号与复位信号连接到第一寄存器REG_INST1、第二寄存器REG_INST2以及第三寄存器REG_INST3的数据输入端与复位端。

如图12所示，如果此寄存器为上升沿触发寄存器，将时钟先CLK连接到第一寄存器REG_INST1的时钟端，将第二上升沿触发时钟CLK_PDG_2连接到第二寄存器REG_INST2的时钟端，将第三上升沿触发时钟CLK_PDG_3连接到第三寄存器REG_INST3的时钟端；如果此寄存器为下降沿触发寄存器，将第一下降沿触发时钟CLK_NDG_1连接到第一寄存器REG_INST1的时钟端，将第二下降沿触发时钟CLK_NDG_2连接到第二寄存器REG_INST2的时钟端，将第三下降沿触发时钟CLK_NDG_3连接到第三寄存器REG_INST3的时钟端。

如图13所示，从标准单元库调用一个表决器，命名为表决器REG_VOTER，将第一寄存器REG_INST1、第二寄存器REG_INST2以及第三寄存器REG_INST3的输出端Q依次连接到表决器REG_VOTER的三个输入端DIN1、DIN2、DIN3，再将待加固寄存器REG的输出端Q连接到表决器REG_VOTER的输出端DOUT。

如图14所示，删除加固寄存器REG、未使用的模块端口以及内部连线，得到抗辐照加固结构，并依次加固寄存器集合中的其他寄存器。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下做出若干等同替代或明显变型，而且性能或用途相同，都应当视为属于本发明由所提交的权利要求书确定的专利保护范围。

Claims (4)

1.一种抗辐照电路的加固方法，其特征在于，所述加固方法包括以下步骤：

A.获取顶层时钟线，根据寄存器触发类型在底层创建与所述顶层时钟线相连的多条底层时钟线，并生成待加固寄存器集合；

B.从所述待加固寄存器集合中提取1个待加固寄存器，并将所述待加固寄存器进行复制获取多个寄存器；

C.将所述待加固寄存器的输入信号端以及复位信号端分别连接到每一寄存器的数据输入端以及复位端，并将所述底层时钟线的时钟端分别连接到所述待加固寄存器的时钟端和每一寄存器的时钟端；

D.调用标准单元库中的表决器，将每一寄存器的数据输出端连接到所述表决器的数据输入端，并将所述待加固寄存器的数据输出端连接到所述表决器的数据输出端；

E.删除所述待加固寄存器，返回执行步骤B并依次加固所述待加固寄存器集合中的其他待加固寄存器。

2.如权利要求1所述的加固方法，其特征在于，所述步骤A中所述根据寄存器触发类型在底层创建与所述顶层时钟线相连的多条底层时钟线的步骤具体为：

调用标准单元库中的缓冲器和反相器，并根据所述缓冲器和所述反相器生成上升沿触发时钟和下降沿触发时钟。

3.如权利要求1所述的加固方法，其特征在于，所述步骤A中所述根据寄存器器触发类型在底层创建与所述顶层时钟线相连的底层时钟线以形成时钟树的步骤具体为：

调用标准单元库里的第一缓冲器，将所述顶层时钟线连到所述第一缓冲器的输入端，并在所述第一缓冲器的输出创建连线，生成第二上升沿触发时钟；

调用标准单元库里的第二缓冲器和第三缓冲器，将所述顶层时钟线连到所述第二缓冲器的输入端，并将第二缓冲器的输出端连到所述第三缓冲器的输入端，并在所述第三缓冲器的输出端创建连线，生成第三上升沿触发时钟；

调用标准单元库里的第一反相器，将所述顶层时钟线连接到所述第一反相器的输入端，并在反相器的输出端创建连线，生成第一下降沿触发时钟；

调用标准单元库里的第二反相器和第四缓冲器，将所述顶层时钟线连接到所述第二反相器的输入端，并将所述第二反相器的输出端连接到所述第四缓冲器的输入端，并在所述第四缓冲器的输出端创建连线，生成第二下降沿触发时钟；

调用标准单元库里的第三反相器、第五缓冲器以及第六缓冲器，将所述顶层时钟线连接到所述第三反相器的输入端，并将所述第三反相器的输出端连接到所述第五缓冲器的输入端，并将所述第五缓冲器的输出端连接到所述第六缓冲器的输入端，并在第六缓冲器的输出端创建连线，生成第三下降沿触发时钟。

4.如权利要求3所述的加固方法，其特征在于，所述步骤C中将所述底层时钟线的时钟端分别连接到所述待加固寄存器的时钟端和每一寄存器的时钟端的步骤具体为：

当所述待加固寄存器为上升沿触发寄存器时，将顶层时钟线连接到第一寄存器的时钟端，将所述第二上升沿触发时钟连接到第二寄存器的时钟端，将所述第三上升沿触发时钟连接到第三寄存器的时钟端；

当所述待加固寄存器为下降沿触发寄存器时，将所述第一下降沿触发时钟连接到所述待加固寄存器的时钟端，将所述第二下降沿触发时钟连接到第二寄存器的时钟端，将所述第三下降沿触发时钟连接到第三寄存器的时钟端；

其中，寄存器的数量为3个。