CN105487938A - 一种gf乘法器、校验位生成装置、主控芯片及固态硬盘 - Google Patents

一种gf乘法器、校验位生成装置、主控芯片及固态硬盘 Download PDF

Info

Publication number
CN105487938A
CN105487938A CN201510857474.2A CN201510857474A CN105487938A CN 105487938 A CN105487938 A CN 105487938A CN 201510857474 A CN201510857474 A CN 201510857474A CN 105487938 A CN105487938 A CN 105487938A
Authority
CN
China
Prior art keywords
check bit
input end
andg
district
multiplier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510857474.2A
Other languages
English (en)
Inventor
廖红辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Beijing Electronic Information Industry Co Ltd
Original Assignee
Inspur Beijing Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Beijing Electronic Information Industry Co Ltd filed Critical Inspur Beijing Electronic Information Industry Co Ltd
Priority to CN201510857474.2A priority Critical patent/CN105487938A/zh
Publication of CN105487938A publication Critical patent/CN105487938A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2211/00—Indexing scheme relating to details of data-processing equipment not covered by groups G06F3/00 - G06F13/00
    • G06F2211/10—Indexing scheme relating to G06F11/10
    • G06F2211/1002—Indexing scheme relating to G06F11/1076
    • G06F2211/1057—Parity-multiple bits-RAID6, i.e. RAID 6 implementations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

本申请公开了一种GF乘法器、校验位生成装置、主控芯片及固态硬盘，上述GF乘法器包括：N组GF乘法单元；每一组GF乘法单元均包括第一输入端和第二输入端，其中，第一输入端用于获取常量数据，第二输入端用于获取磁盘数据；每一个GF乘法单元均通过与门电路和异或门电路进行搭建；每一组GF乘法单元用于将GF乘法运算等效为逻辑与运算和异或运算，通过逻辑与运算以及异或运算，对该组GF乘法单元的第一输入端获取到的常量数据和第二输入端获取到的磁盘数据进行处理，以等效地完成针对8个比特位的GF乘法运算。本申请在生成校验位Q的过程中，避免占用芯片存储单元，从而减少了芯片面积，降低了芯片功耗，由此提高了芯片的整体性能。

Description

一种GF乘法器、校验位生成装置、主控芯片及固态硬盘
技术领域
本发明涉及数据存储技术领域，特别涉及一种GF乘法器、校验位生成装置、主控芯片及固态硬盘。
背景技术
RAID(即RedundantArraysofIndependentDisks，磁盘阵列)是一种由多个价钱较为便宜的磁盘组成的具有冗余能力的磁盘组。基于RAID6技术标准制备的磁盘阵列是一种带有两个独立分布式校验方案的独立数据磁盘，具有非常高的数据可靠性。
具体的，RAID6技术要求生成校验位P和校验位Q，其中，校验位P可由异或运算得到，而校验位Q需要进行GF乘法运算(GF，即GaloisField，伽罗华域)之后再进行异或运算得到。其中，伽罗华域是一种有限循环域，域中的元素通过本原多项式产生。RAID6所对应的本原多项式是Q(x)＝x8+x4+x3+x2+1，通过该本原多项式，可以得到伽罗华域中的所有元素。
在生成校验位Q的实际过程中，为了降低由于GF乘法运算所带来的复杂性，通常利用对数变换对GF乘法运算进行简化。即便如此，人们也需要将伽罗华域中元素对应的对数和反对数做成查找表，然后通过查找上述查找表以得到实际需要的数据。然而，上述查找表会占用芯片内大量的存储单元，导致芯片面积大量增加，芯片功耗也随之增大，由于需要经过对数和反对数等多级查找表才能得到最终结果，从而会大量降低芯片的性能。
综上所述可以看出，如何在生成校验位Q的过程中，避免占用芯片存储单元，降低芯片功耗，以提高芯片的整体性能是目前亟待解决的问题。
发明内容
有鉴于此，本发明的目的在于提供一种适用于RAID6的GF乘法器，实现了在生成校验位Q的过程中，避免占用芯片存储单元，降低芯片功耗的目的，从而提高了芯片的整体性能。另外，本发明还提供了一种校验位生成装置、主控芯片及固态硬盘。其具体方案如下：
一种适用于RAID6的GF乘法器，包括N组GF乘法单元，N为正整数；每一组GF乘法单元均包括第一输入端和第二输入端，其中，第一输入端用于获取外界输入的常量数据，第二输入端用于获取外界输入的磁盘数据；并且，每一组GF乘法单元均包括8个GF乘法单元，每一个GF乘法单元均通过与门电路和异或门电路进行搭建；
每一组GF乘法单元用于将GF乘法运算等效为逻辑与运算和异或运算，通过逻辑与运算以及异或运算，对该组GF乘法单元的第一输入端获取到的常量数据和第二输入端获取到的磁盘数据进行处理，以等效地完成针对8个比特位的GF乘法运算。
优选的，所述GF乘法器包括16组GF乘法单元，通过所述16组GF乘法单元，等效地完成针对128个比特位的GF乘法运算。
本发明还公开了一种适用于RAID6的校验位生成装置，包括前述的GF乘法器；还包括第一异或运算器、第二异或运算器和缓冲器；所述缓冲器包括Q缓冲区和P缓冲区；其中，
所述GF乘法器的输入侧包括第一端口和第二端口；所述第一端口与每一组GF乘法单元的第一输入端连接，用于获取外界输入的常量数据；所述第二端口与每一组GF乘法单元的第二输入端连接，用于获取外界输入的磁盘数据；
所述第一异或运算器的第一输入端与所述GF乘法器的输出侧连接；所述第一异或运算器的输出端与所述Q缓冲区连接，用于将输出的数据存储至所述Q缓冲区；所述第一异或运算器的第二输入端与所述Q缓冲区连接，用于获取所述Q缓冲区中最近一次存储的数据；
所述第二异或运算器的第一输入端与所述GF乘法器的第二端口进行数据连接；所述第二异或运算器的输出端与所述P缓冲区连接，用于将输出的数据存储至所述P缓冲区；所述第二异或运算器的第二输入端与所述P缓冲区连接，用于获取所述P缓冲区中最近一次存储的数据；
所述缓冲器，用于当RAID6控制器检测到当前磁盘ID操作完成时，将所述Q缓冲区中存储的Q校验位确定为最终的Q校验结果，并将所述Q校验结果发送至预设的磁盘Q区，以及将所述P缓冲区中存储的P校验位确定为最终的P校验结果，并将所述P校验结果发送至预设的磁盘P区。
优选的，所述校验位生成装置还包括：
P区监测模块，用于对所述磁盘P区进行实时监测，以确定所述磁盘P区中存储的P校验位是否遭到损坏。
优选的，所述校验位生成装置还包括：
第一触发模块，用于当所述P区监测模块监测到所述磁盘P区中存储的P校验位遭到损坏时，生成第一触发控制信号，以控制所述校验位生成装置重新生成相应的P校验位。
优选的，所述校验位生成装置还包括：
Q区监测模块，用于对所述磁盘Q区进行实时监测，以确定所述磁盘Q区中存储的Q校验位是否遭到损坏。
优选的，所述校验位生成装置还包括：
第二触发模块，用于当所述Q区监测模块监测到所述磁盘Q区中存储的Q校验位遭到损坏时，生成第二触发控制信号，以控制所述校验位生成装置重新生成相应的Q校验位。
本发明还公开了一种适用于RAID6的主控芯片，包括前述的校验位生成装置。
本发明还公开了一种固态硬盘，包括前述的主控芯片。
本发明中，GF乘法器包括N组GF乘法单元；每一组GF乘法单元均包括第一输入端和第二输入端，其中，第一输入端用于获取外界输入的常量数据，第二输入端用于获取外界输入的磁盘数据；并且，每一组GF乘法单元均包括8个GF乘法单元，每一个GF乘法单元均通过与门电路和异或门电路进行搭建；每一组GF乘法单元用于将GF乘法运算等效为逻辑与运算和异或运算，通过逻辑与运算以及异或运算，对该组GF乘法单元的第一输入端获取到的常量数据和第二输入端获取到的磁盘数据进行处理，以等效地完成针对8个比特位的GF乘法运算。可见，本发明的每一组GF乘法单元中的每一个GF乘法单元是通过与门电路和异或门电路搭建起来的，并且，每一组GF乘法单元用于将GF乘法运算等效为逻辑与运算和异或运算，通过逻辑与运算以及异或运算，对该组GF乘法单元的第一输入端获取到的常量数据和第二输入端获取到的磁盘数据进行处理，以等效地完成针对8个比特位的GF乘法运算。也即，本发明只需利用简单的逻辑与运算和逻辑异或运算，便可等效地完成针对若干比特位的GF乘法运算，而无需进行查表操作，避免了占用芯片存储单元，从而减少了芯片面积，降低了芯片功耗，由此提高了芯片的整体性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例公开的一种适用于RAID6的GF乘法器结构示意图；
图2为本发明实施例公开的一种具体的适用于RAID6的GF乘法器结构示意图；
图3为本发明实施例公开的一种适用于RAID6的校验位生成装置结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例公开了一种适用于RAID6的GF乘法器，参见图1所示，该GF乘法器包括N组GF乘法单元，N为正整数；每一组GF乘法单元均包括第一输入端和第二输入端，其中，第一输入端用于获取外界输入的常量数据，第二输入端用于获取外界输入的磁盘数据；并且，每一组GF乘法单元均包括8个GF乘法单元，每一个GF乘法单元均通过与门电路和异或门电路进行搭建；
每一组GF乘法单元用于将GF乘法运算等效为逻辑与运算和异或运算，通过逻辑与运算以及异或运算，对该组GF乘法单元的第一输入端获取到的常量数据和第二输入端获取到的磁盘数据进行处理，以等效地完成针对8个比特位的GF乘法运算。
其中，每一组GF乘法单元中的每一个GF乘法单元用于等效地完成针对1个比特位的GF乘法运算。
需要说明的是，每一组GF乘法单元的第一输入端所获取到的常量数据为8个预设数值，设为g[7:0]，其中，g[7:0]表示数值g[0]、g[1]、g[2]、g[3]、g[4]、g[5]、g[6]和g[7]。
另外，每一组GF乘法单元的第二输入端每次获取到的磁盘数据均为8bit位宽的磁盘数据，设为D[7+8i:0+8i]，i表示每一组乘法单元所对应的组号，i∈{0,1，...,N-1}；其中，D[7+8i:0+8i]表示磁盘数据D[0+8i]、D[1+8i]、D[2+8i]、D[3+8i]、D[4+8i]、D[5+8i]、D[6+8i]和D[7+8i]。
上述每一组GF乘法单元均可仅通过逻辑与运算以及异或运算，等效地完成针对8个比特位的GF乘法运算，相应地得到8个数值，设为GFQ[7+8i:0+8i]，i表示每一组乘法单元所对应的组号，i∈{0,1，...,N-1}；其中，GFQ[7+8i:0+8i]表示数值GFQ[0+8i]、GFQ[1+8i]、GFQ[2+8i]、GFQ[3+8i]、GFQ[4+8i]、GFQ[5+8i]、GFQ[6+8i]和GFQ[7+8i]。
具体的，以第一组GF乘法单元为例，也即以组号i＝0的一组GF乘法单元为例，对上述过程进行说明。其中，第一组GF乘法单元的第一输入端接收到的常量数据为g[7:0]，第二输入端接收到的磁盘数据为D[7:0]；则，第一组GF乘法单元中的8个GF乘法单元通过逻辑与运算以及异或运算，对g[7:0]和D[7:0]进行相应的处理后得到8个数值GFQ[7:0]，其中，第一GF乘法单元中的8个GF乘法单元在计算GFQ[7:0]时，相对应的8个运算公式分别为：
GFQ[0]＝D[0]andg[0]xorD[1]andg[7]xorD[2]andg[6]xor
D[3]andg[5]xorD[4]andg[4]xorD[5]andg[3]xor
D[5]andg[7]xorD[6]andg[2]xorD[6]andg[6]xor
D[6]andg[7]xorD[7]andg[1]xorD[7]andg[5]xor
D[7]andg[6]xorD[7]andg[7]；
GFQ[1]＝D[0]andg[1]xorD[1]andg[0]xorD[2]andg[7]xor
D[3]andg[6]xorD[4]andg[5]xorD[5]andg[4]xor
D[6]andg[3]xorD[6]andg[7]xorD[7]andg[2]xor
D[7]andg[6]xorD[7]andg[7]；
GFQ[2]＝D[0]andg[2]xorD[1]andg[1]xorD[1]andg[7]xor
D[2]andg[0]xorD[2]andg[6]xorD[3]andg[5]xor
D[3]andg[7]xorD[4]andg[4]xorD[4]andg[6]xor
D[5]andg[3]xorD[5]andg[5]xorD[5]andg[7]xor
D[6]andg[2]xorD[6]andg[4]xorD[6]andg[6]xor
D[6]andg[7]xorD[7]andg[1]xorD[7]andg[3]xor
D[7]andg[5]xorD[7]andg[6]；
GFQ[3]＝D[0]andg[3]xorD[1]andg[2]xorD[1]andg[7]xor
D[2]andg[1]xorD[2]andg[6]xorD[2]andg[7]xor
D[3]andg[0]xorD[3]andg[5]xorD[3]andg[6]xor
D[4]andg[4]xorD[4]andg[5]xorD[4]andg[7]xor
D[5]andg[3]xorD[5]andg[4]xorD[5]andg[6]xor
D[5]andg[7]xorD[6]andg[2]xorD[6]andg[3]xor
D[6]andg[5]xorD[6]andg[6]xorD[7]andg[1]xor
D[7]andg[2]xorD[7]andg[4]xorD[7]andg[5]；
GFQ[4]＝D[0]andg[4]xorD[1]andg[3]xorD[1]andg[7]xor
D[2]andg[2]xorD[2]andg[6]xorD[2]andg[7]xor
D[3]andg[1]xorD[3]andg[5]xorD[3]andg[6]xor
D[3]andg[7]xorD[4]andg[0]xorD[4]andg[4]xor
D[4]andg[5]xorD[4]andg[6]xorD[5]andg[3]xor
D[5]andg[4]xorD[5]andg[5]xorD[6]andg[2]xor
D[6]andg[3]xorD[6]andg[4]xorD[7]andg[1]xor
D[7]andg[2]xorD[7]andg[3]xorD[7]andg[7]；
GFQ[5]＝D[0]andg[5]xorD[1]andg[4]xorD[2]andg[3]xor
D[2]andg[7]xorD[3]andg[2]xorD[3]andg[6]xor
D[3]andg[7]xorD[4]andg[1]xorD[4]andg[5]xor
D[4]andg[6]xorD[4]andg[7]xorD[5]andg[0]xor
D[5]andg[4]xorD[5]andg[5]xorD[5]andg[6]xor
D[6]andg[3]xorD[6]andg[4]xorD[6]andg[5]xor
D[7]andg[2]xorD[7]andg[3]xorD[7]andg[4]；
GFQ[6]＝D[0]andg[6]xorD[1]andg[5]xorD[2]andg[4]xor
D[3]andg[3]xorD[3]andg[7]xorD[4]andg[2]xor
D[4]andg[6]xorD[4]andg[7]xorD[5]andg[1]xor
D[5]andg[5]xorD[5]andg[6]xorD[5]andg[7]xor
D[6]andg[0]xorD[6]andg[4]xorD[6]andg[5]xor
D[6]andg[6]xorD[7]andg[3]xorD[7]andg[4]xor
D[7]andg[5]；
GFQ[7]＝D[0]andg[7]xorD[1]andg[6]xorD[2]andg[5]xor
D[3]andg[4]xorD[4]andg[3]xorD[4]andg[7]xor
D[5]andg[2]xorD[5]andg[6]xorD[5]andg[7]xor
D[6]andg[1]xorD[6]andg[5]xorD[6]andg[6]xor
D[6]andg[7]xorD[7]andg[0]xorD[7]andg[4]xor
D[7]andg[5]xorD[7]andg[6]。
其中，上述等式中的and表示逻辑与运算，xor表示逻辑异或运算。
需要说明的是，第i组GF乘法单元在计算与其对应的GFQ[7+8i:0+8i]时，所使用的运算公式的运算结构均相同，区别点在于导入到该运算公式的磁盘数据为随着i值动态变化的D[7+8i:0+8i]。
参加图2所示，本实施例中，优选的GF乘法器可以包括16组GF乘法单元，通过16组GF乘法单元，等效地完成针对128个比特位的GF乘法运算。当然，根据实际应用需要，也可以相应地增加或减少GF乘法器中GF乘法单元的数量。
本发明实施例中，GF乘法器包括N组GF乘法单元；每一组GF乘法单元均包括第一输入端和第二输入端，其中，第一输入端用于获取外界输入的常量数据，第二输入端用于获取外界输入的磁盘数据；并且，每一组GF乘法单元均包括8个GF乘法单元，每一个GF乘法单元均通过与门电路和异或门电路进行搭建；每一组GF乘法单元用于将GF乘法运算等效为逻辑与运算和异或运算，通过逻辑与运算以及异或运算，对该组GF乘法单元的第一输入端获取到的常量数据和第二输入端获取到的磁盘数据进行处理，以等效地完成针对8个比特位的GF乘法运算。
可见，本发明的每一组GF乘法单元中的每一个GF乘法单元是通过与门电路和异或门电路搭建起来的，并且，每一组GF乘法单元用于将GF乘法运算等效为逻辑与运算和异或运算，通过逻辑与运算以及异或运算，对该组GF乘法单元的第一输入端获取到的常量数据和第二输入端获取到的磁盘数据进行处理，以等效地完成针对8个比特位的GF乘法运算。也即，本发明实施例只需利用简单的逻辑与运算和逻辑异或运算，便可等效地完成针对若干比特位的GF乘法运算，而无需进行查表操作，避免了占用芯片存储单元，从而减少了芯片面积，降低了芯片功耗，由此提高了芯片的整体性能。
本发明实施例还公开了一种适用于RAID6的校验位生成装置，参见图3所示，该校验位生成装置包括前述实施例中公开的GF乘法器31；还包括第一异或运算器32、第二异或运算器33和缓冲器34；缓冲器34包括Q缓冲区341和P缓冲区342；其中，
GF乘法器31的输入侧包括第一端口和第二端口；第一端口与每一组GF乘法单元的第一输入端连接，用于获取外界输入的常量数据；第二端口与每一组GF乘法单元的第二输入端连接，用于获取外界输入的磁盘数据；
第一异或运算器32的第一输入端与GF乘法器31的输出侧连接；第一异或运算器32的输出端与Q缓冲区341连接，用于将输出的数据存储至Q缓冲区341；第一异或运算器32的第二输入端与Q缓冲区341连接，用于获取Q缓冲区341中最近一次存储的数据；
第二异或运算器33的第一输入端与GF乘法器31的第二端口进行数据连接；第二异或运算器33的输出端与P缓冲区342连接，用于将输出的数据存储至P缓冲区342；第二异或运算器33的第二输入端与P缓冲区342连接，用于获取P缓冲区342中最近一次存储的数据；
缓冲器34，用于当RAID6控制器检测到当前磁盘ID操作完成时，将Q缓冲区341中存储的Q校验位确定为最终的Q校验结果，并将Q校验结果发送至预设的磁盘Q区，以及将P缓冲区342中存储的P校验位确定为最终的P校验结果，并将P校验结果发送至预设的磁盘P区。
本发明实施例公开了一种具体的适用于RAID6的校验位生成装置，相对于上一实施例，本实施例对技术方案作了进一步的说明和优化。具体的：
为了提高磁盘P区中数据的可靠性，本实施例中，校验位生成装置还可以进一步包括P区监测模块和第一触发模块；其中，
P区监测模块，用于对磁盘P区进行实时监测，以确定磁盘P区中存储的P校验位是否遭到损坏。
第一触发模块，用于当P区监测模块监测到磁盘P区中存储的P校验位遭到损坏时，生成第一触发控制信号，以控制校验位生成装置重新生成相应的P校验位。
为了提高磁盘Q区中数据的可靠性，本实施例中，校验位生成装置还可以进一步包括Q区监测模块和第二触发模块；其中，
Q区监测模块，用于对磁盘Q区进行实时监测，以确定磁盘Q区中存储的Q校验位是否遭到损坏。
第二触发模块，用于当Q区监测模块监测到磁盘Q区中存储的Q校验位遭到损坏时，生成第二触发控制信号，以控制校验位生成装置重新生成相应的Q校验位。
本发明实施例还公开了一种适用于RAID6的主控芯片，包括前述实施例中公开的校验位生成装置。
本发明实施例还公开了一种固态硬盘，包括上述主控芯片。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种GF乘法器、校验位生成装置、主控芯片及固态硬盘进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (9)

1.一种适用于RAID6的GF乘法器，其特征在于，包括N组GF乘法单元，N为正整数；每一组GF乘法单元均包括第一输入端和第二输入端，其中，第一输入端用于获取外界输入的常量数据，第二输入端用于获取外界输入的磁盘数据；并且，每一组GF乘法单元均包括8个GF乘法单元，每一个GF乘法单元均通过与门电路和异或门电路进行搭建；
每一组GF乘法单元用于将GF乘法运算等效为逻辑与运算和异或运算，通过逻辑与运算以及异或运算，对该组GF乘法单元的第一输入端获取到的常量数据和第二输入端获取到的磁盘数据进行处理，以等效地完成针对8个比特位的GF乘法运算。
2.根据权利要求1所述的适用于RAID6的GF乘法器，其特征在于，所述GF乘法器包括16组GF乘法单元，通过所述16组GF乘法单元，等效地完成针对128个比特位的GF乘法运算。
3.一种适用于RAID6的校验位生成装置，其特征在于，包括如权利要求1所述的GF乘法器；还包括第一异或运算器、第二异或运算器和缓冲器；所述缓冲器包括Q缓冲区和P缓冲区；其中，
所述GF乘法器的输入侧包括第一端口和第二端口；所述第一端口与每一组GF乘法单元的第一输入端连接，用于获取外界输入的常量数据；所述第二端口与每一组GF乘法单元的第二输入端连接，用于获取外界输入的磁盘数据；
所述第一异或运算器的第一输入端与所述GF乘法器的输出侧连接；所述第一异或运算器的输出端与所述Q缓冲区连接，用于将输出的数据存储至所述Q缓冲区；所述第一异或运算器的第二输入端与所述Q缓冲区连接，用于获取所述Q缓冲区中最近一次存储的数据；
所述第二异或运算器的第一输入端与所述GF乘法器的第二端口进行数据连接；所述第二异或运算器的输出端与所述P缓冲区连接，用于将输出的数据存储至所述P缓冲区；所述第二异或运算器的第二输入端与所述P缓冲区连接，用于获取所述P缓冲区中最近一次存储的数据；
所述缓冲器，用于当RAID6控制器检测到当前磁盘ID操作完成时，将所述Q缓冲区中存储的Q校验位确定为最终的Q校验结果，并将所述Q校验结果发送至预设的磁盘Q区，以及将所述P缓冲区中存储的P校验位确定为最终的P校验结果，并将所述P校验结果发送至预设的磁盘P区。
4.根据权利要求3所述的适用于RAID6的校验位生成装置，其特征在于，还包括：
P区监测模块，用于对所述磁盘P区进行实时监测，以确定所述磁盘P区中存储的P校验位是否遭到损坏。
5.根据权利要求4所述的适用于RAID6的校验位生成装置，其特征在于，还包括：
第一触发模块，用于当所述P区监测模块监测到所述磁盘P区中存储的P校验位遭到损坏时，生成第一触发控制信号，以控制所述校验位生成装置重新生成相应的P校验位。
6.根据权利要求3至5任一项所述的适用于RAID6的校验位生成装置，其特征在于，还包括：
Q区监测模块，用于对所述磁盘Q区进行实时监测，以确定所述磁盘Q区中存储的Q校验位是否遭到损坏。
7.根据权利要求6所述的适用于RAID6的校验位生成装置，其特征在于，还包括：
第二触发模块，用于当所述Q区监测模块监测到所述磁盘Q区中存储的Q校验位遭到损坏时，生成第二触发控制信号，以控制所述校验位生成装置重新生成相应的Q校验位。
8.一种适用于RAID6的主控芯片，其特征在于，包括如权利要求3至7任一项所述的校验位生成装置。
9.一种固态硬盘，其特征在于，包括如权利要求8所述的主控芯片。
CN201510857474.2A 2015-11-30 2015-11-30 一种gf乘法器、校验位生成装置、主控芯片及固态硬盘 Pending CN105487938A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510857474.2A CN105487938A (zh) 2015-11-30 2015-11-30 一种gf乘法器、校验位生成装置、主控芯片及固态硬盘

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510857474.2A CN105487938A (zh) 2015-11-30 2015-11-30 一种gf乘法器、校验位生成装置、主控芯片及固态硬盘

Publications (1)

Publication Number Publication Date
CN105487938A true CN105487938A (zh) 2016-04-13

Family

ID=55674932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510857474.2A Pending CN105487938A (zh) 2015-11-30 2015-11-30 一种gf乘法器、校验位生成装置、主控芯片及固态硬盘

Country Status (1)

Country Link
CN (1) CN105487938A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107193685A (zh) * 2017-06-13 2017-09-22 北京中航通用科技有限公司 基于闪存存储设备的纠删方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101770409A (zh) * 2008-12-31 2010-07-07 成都市华为赛门铁克科技有限公司 一种独立磁盘冗余阵列中数据备份、恢复的方法和装置
CN101901127A (zh) * 2009-05-31 2010-12-01 国际商业机器公司 一种迦罗华域乘法器
US20110264857A1 (en) * 2008-11-19 2011-10-27 William Patrick Delaney Memory efficient check of raid information

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110264857A1 (en) * 2008-11-19 2011-10-27 William Patrick Delaney Memory efficient check of raid information
CN101770409A (zh) * 2008-12-31 2010-07-07 成都市华为赛门铁克科技有限公司 一种独立磁盘冗余阵列中数据备份、恢复的方法和装置
CN101901127A (zh) * 2009-05-31 2010-12-01 国际商业机器公司 一种迦罗华域乘法器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107193685A (zh) * 2017-06-13 2017-09-22 北京中航通用科技有限公司 基于闪存存储设备的纠删方法及装置
CN107193685B (zh) * 2017-06-13 2020-08-04 北京中航通用科技有限公司 基于闪存存储设备的纠删方法及装置

Similar Documents

Publication Publication Date Title
CN105512007B (zh) 一种pcie硬盘状态灯的控制方法及系统
US20140310534A1 (en) Data scrambling in memory devices using combined sequences
CN103440612A (zh) 一种gpu虚拟化中图像处理方法和装置
CN102522123B (zh) 利用数据产生器模块来提高存储设备读写测试效率的方法
CN101770409A (zh) 一种独立磁盘冗余阵列中数据备份、恢复的方法和装置
CN107784158B (zh) 一种基于fpga的有源配电网实时仿真解算器的设计方法
CN107957977A (zh) 一种计算方法及相关产品
CN105487938A (zh) 一种gf乘法器、校验位生成装置、主控芯片及固态硬盘
CN102520908A (zh) 一种伪随机数生成器及伪随机数生成方法
CN110554854A (zh) 数据处理器、方法、芯片及电子设备
CN103412737A (zh) 基4-Booth编码方法及门电路和流水线大数乘法器
CN102354535A (zh) 逻辑单元复用系统
CN206649501U (zh) 一种计算机软件测试装置
CN105305484B (zh) 一种适用于配电网的分布式电源优化配置方法
CN110688087B (zh) 数据处理器、方法、芯片及电子设备
CN210109789U (zh) 数据处理器
CN210006030U (zh) 数据处理器
CN103023512B (zh) Atsc系统rs编码中常系数矩阵的生成装置和方法
CN108347250A (zh) 适用于少量冗余里德-所罗门码的快速编码方法及设备
CN111382856B (zh) 数据处理装置、方法、芯片及电子设备
CN103152059A (zh) Ccsds系统rs编码中常系数矩阵的生成装置和方法
CN107807938A (zh) 一种数据表的处理方法及装置
CN103238175B (zh) 图像处理装置、图像处理方法
CN108762973B (zh) 存储数据的方法和存储设备
CN102024201B (zh) 一种输电网厂站节点可视化布局的渐进式自动生成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160413

RJ01 Rejection of invention patent application after publication