CN105487609A - 一种服务器 - Google Patents
一种服务器 Download PDFInfo
- Publication number
- CN105487609A CN105487609A CN201510829881.2A CN201510829881A CN105487609A CN 105487609 A CN105487609 A CN 105487609A CN 201510829881 A CN201510829881 A CN 201510829881A CN 105487609 A CN105487609 A CN 105487609A
- Authority
- CN
- China
- Prior art keywords
- raid
- card
- redundant array
- independent disks
- hard disk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Abstract
本发明提供了一种服务器,包括:至少一个处理器、至少两张独立磁盘冗余阵列卡以及至少两块硬盘;其中,每一张独立磁盘冗余阵列卡分别连接至少一个处理器以及分别与至少两块硬盘相连;每一张独立磁盘冗余阵列卡之间互连;每一张独立磁盘冗余阵列卡,用于在与当前独立磁盘冗余阵列卡相连的任一独立磁盘冗余阵列卡故障时,从故障的独立磁盘冗余阵列卡中获取目标业务数据;根据目标业务数据利用至少两块硬盘构建逻辑存储单元;逻辑存储单元,根据至少两块硬盘并行至少两个磁盘驱动器,通过至少两个并行的磁盘驱动器与当前独立磁盘冗余阵列卡进行数据交互。通过本发明的技术方案,可提高服务器的可用性。
Description
技术领域
本发明涉及计算机技术领域,特别涉及一种服务器。
背景技术
服务器作为网络服务应用的数据中心,用于存储网络服务应用中的相关业务数据以及对相关业务数据进行相应的处理;为了提高服务器的数据处理速度以及存储容量,通常需要设置Raid(RedundantArrayofIndependentDisks,独立磁盘冗余阵列)。
目前,Raid中,通过一张Raid卡与服务器对应的多块硬盘相连,在Raid卡中设置相应的配置信息,以通过该配置信息将与该Raid卡相连的每一块硬盘按照一定的方法进行组合,进而构建一个逻辑存储单元;服务器对应的处理器则与该Raid卡互联,通过与该Raid卡进行业务数据交互,以实现通过raid卡在逻辑存储单元内读写数据,进而实现提高服务器的数据处理速度以及存储容量。
但是,在上述技术方案中,由于处理器与Raid卡互联,当Raid卡故障时,则会造成Raid卡与硬盘间的通信路径中断,进而导致服务器本身以及服务器对应的网络服务应用业务中断,服务器的可用性较低。
发明内容
有鉴于此,本发明提供了一种服务器,可提高服务器的可用性。
本发明提供了一种服务器,包括:至少一个处理器、至少两张独立磁盘冗余阵列卡以及至少两块硬盘;
其中,每一张所述独立磁盘冗余阵列卡分别连接至少一个所述处理器以及分别与所述至少两块硬盘相连;每一张所述独立磁盘冗余阵列卡之间互连;
每一张所述独立磁盘冗余阵列卡,用于在与当前独立磁盘冗余阵列卡相连的任一独立磁盘冗余阵列卡故障时,从故障的独立磁盘冗余阵列卡中获取目标业务数据;根据所述目标业务数据利用所述至少两块硬盘构建逻辑存储单元;
所述逻辑存储单元,根据所述至少两块硬盘并行至少两个磁盘驱动器,通过所述至少两个并行的磁盘驱动器与对应的独立磁盘冗余阵列卡进行数据交互。
进一步的,每一张所述独立磁盘冗余阵列卡,包括:处理芯片和心跳接口装置;
所述处理芯片包括:处理单元和判断单元;
所述处理单元,用于监控当前独立磁盘冗余阵列卡的工作状态,并根据当前独立磁盘冗余阵列卡的工作状态生成对应的心跳信号;
所述判断单元,用于根据心跳接口装置接收到的心跳信号判断对应的独立磁盘冗余阵列卡是否发生故障;
心跳接口装置,用于将处理单元生成的心跳信号发送至与当前独立磁盘冗余阵列卡相连的对端独立磁盘冗余阵列卡;接收与当前独立磁盘冗余阵列卡相连的对端独立磁盘冗余阵列卡发送的心跳信号;以及,当判断单元的判断结果为是时,从故障的独立磁盘冗余阵列卡中获取目标业务数据。
进一步的,每一张所述独立磁盘冗余阵列卡,还包括:硬盘连接器、硬盘控制器;
所述处理单元,进一步用于解析心跳接口装置获取到的目标业务数据以获取配置信息;
硬盘连接器,用于连接所述至少两块硬盘和硬盘控制器;
硬盘控制器,用于根据所述处理单元获取的配置信息,利用所述硬盘连接器以及与所述硬盘连接器相连的所述至少两块硬盘构建逻辑存储单元。
进一步的,每一张所述独立磁盘冗余阵列卡,还包括:缓存芯片、总线接口装置;
所述处理单元,进一步用于解析心跳接口装置获取到的目标业务数据以获取第一目标业务参数和/或第二目标业务参数;
缓存芯片,用于从所述处理单元中获取第一目标业务参数和/第二目标业务参数;将第一目标业务参数发送至所述硬盘控制器;和/或,将第二目标业务参数发送至所述总线接口装置;
总线接口装置,用于通过PCIE总线与至少一个所述处理器相连,将获取到的第二目标业务参数通过PCIE总线发送至对应的处理器。
所述硬盘控制器,进一步用于根据所述配置信息将所述第一目标业务参数写入所述逻辑存储单元。
进一步的,所述处理单元,用于监控所述缓存芯片和所述硬盘控制器的工作状态,并根据所述缓存芯片和所述硬盘控制器的工作状态生成对应的心跳信号。
进一步的,
所述至少两张独立磁盘冗余阵列卡上的心跳接口装置之间通过串行连接小型计算机系统接口SAS线互联。
进一步的,还包括:
至少一张存储扩展卡,每一张所述存储扩展卡分别用于连接所述至少两张独立磁盘冗余阵列卡和所述至少两块硬盘。
进一步的,还包括:
至少一块硬盘背板,用于连接所述至少一张存储扩展卡和所述至少两块硬盘。
本发明提供了一种服务器,通过设置至少两张独立磁盘冗余阵列卡,利用每一张独立磁盘冗余阵列卡分别连接至少一个处理器和每一块硬盘,且每一张独立磁盘冗余阵列卡之间互连,当任一张独立磁盘冗余阵列卡故障时,可通过其他的独立磁盘冗余阵列卡保持至少一个处理器与每一块硬盘之间的连接,并通过其他独立磁盘冗余阵列卡从故障的独立磁盘冗余阵列卡中获取目标业务数据,根据目标业务数据利用每一块硬盘重建逻辑存储单元,逻辑存储单元即可通过至少两个并行的磁盘驱动器与对应的独立磁盘冗余阵列卡进行数据交互,进而实现通过冗余的独立磁盘冗余阵列卡保证处理器和逻辑存储单元内的每一块硬盘间依然可进行对应的数据交互;可见,通过本发明的技术方案,利用多块独立磁盘冗余阵列卡连接至少一个处理器和至少两块硬盘以实现独立磁盘冗余阵列卡冗余,避免因一张独立磁盘冗余阵列卡故障时导致服务器业务中断,提高了服务器的可用性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一实施例提供的一种服务器;
图2是本发明一实施例提供的另一种服务器。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例,基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1所示,本发明实施例提供了一种服务器,包括:
至少一个处理器101、至少两张独立磁盘冗余阵列卡102以及至少两块硬盘103;
其中,每一张所述独立磁盘冗余阵列卡102分别连接至少一个所述处理器101以及分别与所述至少两块硬盘相连103;每一张所述独立磁盘冗余阵列卡102之间互连;
每一张所述独立磁盘冗余阵列卡102,用于当与当前独立磁盘冗余阵列卡102相连的任一独立磁盘冗余阵列卡102故障时,从故障的独立磁盘冗余阵列卡102中获取目标业务数据;根据所述目标业务数据利用所述至少两块硬盘103构建逻辑存储单元;
所述逻辑存储单元,根据所述至少两块硬盘并行至少两个磁盘驱动器,通过所述至少两个并行的磁盘驱动器与对应的独立磁盘冗余阵列卡进行数据交互。
通过设置至少两张独立磁盘冗余阵列卡,利用每一张独立磁盘冗余阵列卡分别连接至少一个处理器和每一块硬盘,且每一张独立磁盘冗余阵列卡之间互连,当任一张独立磁盘冗余阵列卡故障时,可通过其他的独立磁盘冗余阵列卡保持至少一个处理器与每一块硬盘之间的连接,并通过其他独立磁盘冗余阵列卡从故障的独立磁盘冗余阵列卡中获取目标业务数据,根据目标业务数据利用每一块硬盘重建逻辑存储单元,逻辑存储单元即可通过至少两个并行的磁盘驱动器与对应的独立磁盘冗余阵列卡进行数据交互,进而实现通过冗余的独立磁盘冗余阵列卡保证处理器和逻辑存储单元内的每一块硬盘间依然可进行对应的数据交互;可见,通过本发明的技术方案,利用多块独立磁盘冗余阵列卡连接至少一个处理器和至少两块硬盘以实现独立磁盘冗余阵列卡冗余,避免因一张独立磁盘冗余阵列卡故障时导致服务器业务中断,提高了服务器的可用性。
具体地,通过至少两块硬盘构建逻辑存储单元,可使逻辑存储单元内对应的硬盘可分别运行对应的磁盘驱动器,即逻辑存储单元通过并行至少两个磁盘驱动器同时和独立磁盘冗余阵列卡进行数据交互,极大的提高了数据处理速度。
进一步的,在一种可能实现的方式中,当服务器具备多个处理器时,每一个处理器和每一张独立磁盘冗余阵列卡均通过PCIE总线连接,即每一个处理器连接每一张独立磁盘冗余阵列卡;在另一种可能实现的方式中,服务器对应的多个处理器可以分别位于不同的主板上,设置在不同主板上的处理器可分别连接不同的独立磁盘冗余阵列卡,参考图2,只要保证每一张独立磁盘冗余阵列卡至少连接一个处理器即可,举例来说,当服务器包括8个处理器,以及设置有两张独立磁盘冗余阵列卡时,每一张独立磁盘冗余阵列卡可分别连接四个处理器。
进一步的,为了实现互联的独立磁盘冗余阵列卡之间可进行相互监控以确定是否存在独立磁盘冗余阵列卡出现故障,如图2所示(图2中所示另一张独立磁盘冗余阵列卡102的内部结构未示出),本发明一个优选实施例中,每一张所述独立磁盘冗余阵列卡102,包括:处理芯片1021和心跳接口装置1022;
所述处理芯片1021包括:处理单元(附图中未示出)和判断单元(附图中未示出);
所述处理单元,用于监控当前独立磁盘冗余阵列卡102的工作状态,并根据当前独立磁盘冗余阵列卡102的工作状态生成对应的心跳信号;
所述判断单元,用于根据心跳接口装置1022接收到的心跳信号判断对应的独立磁盘冗余阵列卡102是否发生故障;
心跳接口装置1022,用于将处理单元生成的心跳信号发送至与当前独立磁盘冗余阵列卡102相连的对端独立磁盘冗余阵列卡102;接收与当前独立磁盘冗余阵列卡102相连的对端独立磁盘冗余阵列卡102发送的心跳信号;以及,当判断单元的判断结果为是时,从故障的独立磁盘冗余阵列卡102中获取目标业务数据。
本发明一实施例中,处理芯片可持续对当前独立磁盘冗余阵列卡的工作状态进行监控,按照预先设定的时间间隔周期性的通过心跳接口装置向与当前独立磁盘冗余阵列卡相连的其他独立磁盘冗余阵列卡发送对应当前独立磁盘冗余阵列卡工作状态的心跳信号。
值的说明的是,在一种可能实现的方式中,如果当前独立磁盘冗余阵列卡上的心跳接口装置在预先设定数量的周期内连续未接收到对应的独立磁盘冗余阵列卡发送的心跳信号时,也可确认对应的独立磁盘冗余阵列卡发生故障。
进一步的,为了确保硬盘数据的安全性,以及提高服务器对应的存储容量和数据处理速度,参考图2(图2中所示另一张独立磁盘冗余阵列卡的内部结构未示出),本发明一个优选实施例中,每一张所述独立磁盘冗余阵列卡102,还包括:硬盘连接器1023、硬盘控制器1024;
所述处理单元,进一步用于解析心跳接口装置1022获取到的目标业务数据以获取配置信息;
硬盘连接器1023,用于连接所述至少两块硬盘103和硬盘控制器1024;
硬盘控制器1024,用于根据所述处理单元获取的配置信息,利用所述硬盘连接器1023以及与所述硬盘连接器1024相连的所述至少两块硬盘103构建逻辑存储单元。
具体地,由于单个的硬盘容量较小,通常存在浪费存储空间的情况,比如,当等待存入目标硬盘的数据需要占用的硬盘空间大于目标硬盘的剩余空间时,因每一个硬盘的存储空间不具备连续性,需要将待存入硬盘的数据写入其他具有足够空间的硬盘中,目标硬盘的剩余空间出现浪费,进而导致当前服务器对应的可用存储空间较小。
本发明一实施例中,一方面,通过获取故障的独立磁盘冗余阵列卡的配置信息,利用硬盘控制器根据配置信息通过对应的多块存储容量相对较小的硬盘按照一定的组合方式构建逻辑存储单元,可使多块硬盘的存储空间具有连续性,避免因多个硬盘空间不具备连续性而出现浪费硬盘空间,即提高了服务器对应的存储容量。
另一方面,利用硬盘控制器通过多块硬盘按照一定的组合方式构建成一个逻辑存储单元时,逻辑存储单元在逻辑意义上对应一个磁盘驱动器,但是,逻辑存储单元在实际的数据处理过程中,可分别通过每一块硬盘实际对应的磁盘驱动器同时处理数据,因此,通过硬盘控制器利用多块硬盘构建逻辑存储单元可提高服务器的数据处理速度。
再一方面,利用硬盘控制器根据获取到的配置信息通过多块硬盘构建逻辑存储单元时,还可提供硬盘数据的容错机制,进而提高硬盘上数据的安全性;通过将逻辑存储单元中的其中一块硬盘设置为冗余磁盘,冗余磁盘提供数据冗余功能,即存储逻辑存储单元下各个硬盘上的数据的冗余信息;当逻辑存储单元下的其他任一硬盘上的数据发生损坏时,可根据对应的冗余信息恢复对应的硬盘上受损的数据;举例来说,当逻辑存储空间包括硬盘A、B、C时,可将硬盘A设置为冗余磁盘,针对硬盘B和硬盘C上的数据进行异或运算,将异或运算结果存储至冗余磁盘A,相应的,在硬盘B数据受损时,即可根据冗余磁盘A上的数据和硬盘C上的数据进行对应的逆运算以确定硬盘B上受损的数据,进而对应的恢复硬盘B上的受损数据即可。
进一步的,为了保证数据的完整性,防止独立磁盘冗余阵列卡故障时出现数据丢失,参考图2(图2中所示另一张独立磁盘冗余阵列卡的内部结构未示出),本发明一个优选实施例中,每一张所述独立磁盘冗余阵列卡102,还包括:缓存芯片1025、总线接口装置1026;
所述处理单元,进一步用于解析心跳接口装置1022获取到的目标业务数据以获取第一目标业务参数和/或第二目标业务参数;
缓存芯片1025,用于从所述处理单元中获取第一目标业务参数和/第二目标业务参数;将第一目标业务参数发送至所述硬盘控制器1024;和/或,将第二目标业务参数发送至总线接口装置1026;
总线接口装置1026,用于通过PCIE总线与至少一个所述处理器101相连,将获取到的第二目标业务参数通过PCIE总线发送至对应的处理器101。
所述硬盘控制器1024,进一步用于根据所述配置信息将所述第一目标业务参数写入所述逻辑存储单元。
具体地,由于通过独立磁盘冗余阵列卡利用多块硬盘构建逻辑存储单元之后,服务器对应的处理器将数据写入硬盘时,处理器需要将待写入的数据发送至独立磁盘冗余阵列卡,独立磁盘冗余阵列卡通过对应的硬盘控制器将待写入的数据写入逻辑存储单元,读取数据时使用相似的方法;处理器在处理数据时,需要预先将待处理的数据存储至内存上,由于数据在内存的读写速度远高于数据在硬盘上的读写速度,通过在独立磁盘冗余阵列卡内设置缓存芯片,可使独立磁盘冗余阵列卡对应的逻辑存储单元中的每一块硬盘分别对应的磁盘驱动器同时处理数据,提高数据处理速度。
相应的,在独立磁盘冗余阵列卡故障时,缓存芯片内可能还包括等待发送至处理器的数据和等待写入硬盘的数据;本发明一实施例中,通过将这部分数据完全镜像至冗余的独立磁盘冗余阵列卡中,可对这部分数据继续进行相应的处理,避免独立磁盘冗余阵列卡故障时出现数据丢失的现象,保证处理器和硬盘间交互数据的完整性,进而保证服务器业务具备连续性。
具体地,本发明一个优选实施例中,所述处理单元,用于监控所述缓存芯片1025和所述硬盘控制器1024的工作状态,并根据所述缓存芯片1025和所述硬盘控制器1024的工作状态生成对应的心跳信号。
本发明一实施例中,处理器利用独立磁盘冗余阵列卡与对应的硬盘进行数据交互时,需使用对应的独立磁盘冗余阵列芯片内的缓存芯片和硬盘控制器,当硬盘控制器和缓存芯片非正常工作时,则可能导致独立磁盘冗余阵列卡无法与对应的逻辑存储单元以及处理器进行相应的数据交互,即可能导致独立磁盘冗余阵列卡故障。
进一步的,为了实现互联的独立磁盘冗余阵列卡之间可通过心跳接口装置进行通信,本发明一个优选实施例中,所述至少两张独立磁盘冗余阵列卡102上的心跳接口装置1022之间通过串行连接小型计算机系统接口SAS线互连。
值的说明的是,SAS(SerialAttachedSmallComputerSystemInterface,串行连接小型计算机系统接口)线可以包括1分4的SAS信号线,即一个心跳接口装置可同时连接至外部4张独立磁盘冗余阵列卡分别对应的心跳接口装置。
进一步的,为了扩大逻辑存储单元的存储容量,使每一张独立磁盘冗余阵列卡可连接更多的硬盘,本发明一个优选实施例中,还包括:至少一张存储扩展卡201,每一张所述存储扩展卡201分别用于连接所述至少两张独立磁盘冗余阵列卡102和所述至少两块硬盘103。
在一种可能实现的方式中,独立磁盘冗余阵列卡具备两个对外的接口,每一个对外接口可通过一条1分4的SAS信号线连接至4块硬盘,即一块独立磁盘冗余阵列卡可直接连接8块硬盘;举例来说,可通过一张独立磁盘冗余阵列卡的两个对外接口连接8张存储扩展卡,存储扩展卡可以包括至少8个对外接口;可见,通过设置8张具备8个对外接口的存储扩展卡,最多可使每一张独立磁盘冗余阵列卡连接64块硬盘,扩展了独立磁盘冗余阵列卡对应的硬盘数量,相应的,扩大了服务器对应的存储容量。
值的说明的是,上述SAS信号线和各个接口的类型和以及各个装置的接口数量等仅为本发明实施例提供的一种参考类型,在可能实现的情况下,也可使用其他类型的接口类型、数量和信号线。
进一步的,本发明一个优选实施例中,还包括:至少一块硬盘背板202,用于连接所述至少一张存储扩展卡201和所述至少两块硬盘103。
本发明一实施例中,为了尽可能的合理利用服务器机柜的内部空间,一台服务器可对应多个硬盘阵列,即对应多张硬盘背板;每一张硬盘背板可设置多个磁盘驱动器,即每一张硬盘背板上可连接多个硬盘。
需要说明的是,本发明上述实施例中所述的存储扩展卡和硬盘背板均可起到扩容的作用,在一种可能实现的方式中,可将每一块硬盘背板直接连接至每一张独立磁盘冗余阵列卡。因此,硬盘背板、扩展卡之间的连接关系,只要保证当前服务器对应的每一块硬盘可分别与每一张独立磁盘冗余阵列卡相连即可。
本发明各个实施例至少具有如下有益效果:
1、通过设置至少两张独立磁盘冗余阵列卡,利用每一张独立磁盘冗余阵列卡分别连接至少一个处理器和每一块硬盘,且每一张独立磁盘冗余阵列卡之间互连,当任一张独立磁盘冗余阵列卡故障时,可通过其他的独立磁盘冗余阵列卡保持至少一个处理器与每一块硬盘之间的连接,并通过其他独立磁盘冗余阵列卡从故障的独立磁盘冗余阵列卡中获取目标业务数据,根据目标业务数据利用每一块硬盘重建逻辑存储单元,逻辑存储单元即可通过至少两个并行的磁盘驱动器与对应的独立磁盘冗余阵列卡进行数据交互,进而实现通过冗余的独立磁盘冗余阵列卡保证处理器和逻辑存储单元内的每一块硬盘间依然可进行对应的数据交互;可见,通过本发明的技术方案,利用多块独立磁盘冗余阵列卡连接至少一个处理器和至少两块硬盘以实现独立磁盘冗余阵列卡冗余,避免因一张独立磁盘冗余阵列卡故障时导致服务器业务中断,提高了服务器的可用性。
2、根据配置信息构建逻辑存储单元,可使逻辑存储单元内包括的多个硬盘分别对应的驱动器同时处理数据,提高了数据处理速度;通过将逻辑存储单元内的硬盘按照一定的组合方式进行组合以构建逻辑存储单元,使多个硬盘的存储空间具备连续性,可提高存储容量;通过设置冗余磁盘,可提高硬盘数据的安全性。
需要说明的是,在本文中,诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个〃·····”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。
最后需要说明的是:以上所述仅为本发明的较佳实施例,仅用于说明本发明的技术方案,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等,均包含在本发明的保护范围内。
Claims (8)
1.一种服务器,其特征在于,包括:至少一个处理器、至少两张独立磁盘冗余阵列卡以及至少两块硬盘;
其中,每一张所述独立磁盘冗余阵列卡分别连接至少一个所述处理器以及分别与所述至少两块硬盘相连;每一张所述独立磁盘冗余阵列卡之间互连;
每一张所述独立磁盘冗余阵列卡,用于在与当前独立磁盘冗余阵列卡相连的任一独立磁盘冗余阵列卡故障时,从故障的独立磁盘冗余阵列卡中获取目标业务数据;根据所述目标业务数据利用所述至少两块硬盘构建逻辑存储单元;
所述逻辑存储单元,根据所述至少两块硬盘并行至少两个磁盘驱动器,通过所述至少两个并行的磁盘驱动器与对应的独立磁盘冗余阵列卡进行数据交互。
2.根据权利要求1所述的服务器,其特征在于,每一张所述独立磁盘冗余阵列卡,包括:处理芯片和心跳接口装置;
所述处理芯片包括:处理单元和判断单元;
所述处理单元,用于监控当前独立磁盘冗余阵列卡的工作状态,并根据当前独立磁盘冗余阵列卡的工作状态生成对应的心跳信号;
所述判断单元,用于根据心跳接口装置接收到的心跳信号判断对应的独立磁盘冗余阵列卡是否发生故障;
心跳接口装置,用于将处理单元生成的心跳信号发送至与当前独立磁盘冗余阵列卡相连的对端独立磁盘冗余阵列卡;接收与当前独立磁盘冗余阵列卡相连的对端独立磁盘冗余阵列卡发送的心跳信号;以及,当判断单元的判断结果为是时,从故障的独立磁盘冗余阵列卡中获取目标业务数据。
3.根据权利要求2所述的服务器,其特征在于,每一张所述独立磁盘冗余阵列卡,还包括:硬盘连接器、硬盘控制器;
所述处理单元,进一步用于解析心跳接口装置获取到的目标业务数据以获取配置信息;
硬盘连接器,用于连接所述至少两块硬盘和硬盘控制器;
硬盘控制器,用于根据所述处理单元获取的配置信息,利用所述硬盘连接器以及与所述硬盘连接器相连的所述至少两块硬盘构建逻辑存储单元。
4.根据权利要求3所述的服务器,其特征在于,每一张所述独立磁盘冗余阵列卡,还包括:缓存芯片、总线接口装置;
所述处理单元,进一步用于解析心跳接口装置获取到的目标业务数据以获取第一目标业务参数和/或第二目标业务参数;
缓存芯片,用于从所述处理单元中获取第一目标业务参数和/第二目标业务参数;将第一目标业务参数发送至所述硬盘控制器;和/或,将第二目标业务参数发送至所述总线接口装置;
总线接口装置,用于通过PCIE总线与至少一个所述处理器相连,将获取到的第二目标业务参数通过PCIE总线发送至对应的处理器。
所述硬盘控制器,进一步用于根据所述配置信息将所述第一目标业务参数写入所述逻辑存储单元。
5.根据权利要求4所述的服务器,其特征在于,所述处理单元,用于监控所述缓存芯片和所述硬盘控制器的工作状态,并根据所述缓存芯片和所述硬盘控制器的工作状态生成对应的心跳信号。
6.根据权利要求5所述的服务器,其特征在于,
所述至少两张独立磁盘冗余阵列卡上的心跳接口装置之间通过串行连接小型计算机系统接口SAS线互联。
7.根据权利要求1所述的服务器,其特征在于,还包括:
至少一张存储扩展卡,每一张所述存储扩展卡分别用于连接所述至少两张独立磁盘冗余阵列卡和所述至少两块硬盘。
8.根据权利要求7所述的服务器,其特征在于,还包括:
至少一块硬盘背板,用于连接所述至少一张存储扩展卡和所述至少两块硬盘。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510829881.2A CN105487609A (zh) | 2015-11-25 | 2015-11-25 | 一种服务器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510829881.2A CN105487609A (zh) | 2015-11-25 | 2015-11-25 | 一种服务器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105487609A true CN105487609A (zh) | 2016-04-13 |
Family
ID=55674639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510829881.2A Pending CN105487609A (zh) | 2015-11-25 | 2015-11-25 | 一种服务器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105487609A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106843766A (zh) * | 2017-01-24 | 2017-06-13 | 郑州云海信息技术有限公司 | 一种存储装置 |
CN106844108A (zh) * | 2016-12-29 | 2017-06-13 | 成都华为技术有限公司 | 一种数据存储方法、服务器以及存储系统 |
CN106847326A (zh) * | 2017-02-14 | 2017-06-13 | 郑州云海信息技术有限公司 | 一种防止硬盘背板零件失效导致整机柜掉电的方法 |
CN108646979A (zh) * | 2018-03-19 | 2018-10-12 | 华为技术有限公司 | 输入输出io底板、io底板的配置方法及装置 |
CN108762672A (zh) * | 2018-05-23 | 2018-11-06 | 新华三技术有限公司成都分公司 | 分布式存储设备、方法及级联模块 |
CN109101199A (zh) * | 2018-08-29 | 2018-12-28 | 郑州云海信息技术有限公司 | 一种基于冗余sas背板的双路sgpio切换方法及系统 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6895480B2 (en) * | 2002-12-10 | 2005-05-17 | Lsi Logic Corporation | Apparatus and method for sharing boot volume among server blades |
CN101290556A (zh) * | 2007-04-16 | 2008-10-22 | 中兴通讯股份有限公司 | 磁盘阵列共享装置 |
CN101799781A (zh) * | 2010-02-03 | 2010-08-11 | 浪潮(北京)电子信息产业有限公司 | 一种集成式双机系统及实现方法 |
US8185691B2 (en) * | 2008-06-30 | 2012-05-22 | Netapp, Inc. | Optimized cache coherency in a dual-controller storage array |
CN103023973A (zh) * | 2012-11-19 | 2013-04-03 | 浪潮电子信息产业股份有限公司 | 一种基于cpci结构的集群服务器设计方法 |
CN103049225A (zh) * | 2013-01-05 | 2013-04-17 | 浪潮电子信息产业股份有限公司 | 一种双控双活的存储系统 |
CN103902349A (zh) * | 2012-12-27 | 2014-07-02 | 中国移动通信集团江西有限公司 | 一种虚拟化平台存储管理服务器及其管理方法 |
CN104360718A (zh) * | 2014-11-10 | 2015-02-18 | 英业达科技有限公司 | 一种服务器 |
-
2015
- 2015-11-25 CN CN201510829881.2A patent/CN105487609A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6895480B2 (en) * | 2002-12-10 | 2005-05-17 | Lsi Logic Corporation | Apparatus and method for sharing boot volume among server blades |
CN101290556A (zh) * | 2007-04-16 | 2008-10-22 | 中兴通讯股份有限公司 | 磁盘阵列共享装置 |
US8185691B2 (en) * | 2008-06-30 | 2012-05-22 | Netapp, Inc. | Optimized cache coherency in a dual-controller storage array |
CN101799781A (zh) * | 2010-02-03 | 2010-08-11 | 浪潮(北京)电子信息产业有限公司 | 一种集成式双机系统及实现方法 |
CN103023973A (zh) * | 2012-11-19 | 2013-04-03 | 浪潮电子信息产业股份有限公司 | 一种基于cpci结构的集群服务器设计方法 |
CN103902349A (zh) * | 2012-12-27 | 2014-07-02 | 中国移动通信集团江西有限公司 | 一种虚拟化平台存储管理服务器及其管理方法 |
CN103049225A (zh) * | 2013-01-05 | 2013-04-17 | 浪潮电子信息产业股份有限公司 | 一种双控双活的存储系统 |
CN104360718A (zh) * | 2014-11-10 | 2015-02-18 | 英业达科技有限公司 | 一种服务器 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106844108A (zh) * | 2016-12-29 | 2017-06-13 | 成都华为技术有限公司 | 一种数据存储方法、服务器以及存储系统 |
CN106844108B (zh) * | 2016-12-29 | 2019-05-24 | 成都华为技术有限公司 | 一种数据存储方法、服务器以及存储系统 |
CN106843766A (zh) * | 2017-01-24 | 2017-06-13 | 郑州云海信息技术有限公司 | 一种存储装置 |
CN106847326A (zh) * | 2017-02-14 | 2017-06-13 | 郑州云海信息技术有限公司 | 一种防止硬盘背板零件失效导致整机柜掉电的方法 |
CN108646979A (zh) * | 2018-03-19 | 2018-10-12 | 华为技术有限公司 | 输入输出io底板、io底板的配置方法及装置 |
CN108646979B (zh) * | 2018-03-19 | 2021-10-19 | 华为技术有限公司 | 输入输出io底板、io底板的配置方法及装置 |
CN108762672A (zh) * | 2018-05-23 | 2018-11-06 | 新华三技术有限公司成都分公司 | 分布式存储设备、方法及级联模块 |
CN108762672B (zh) * | 2018-05-23 | 2022-03-11 | 新华三技术有限公司成都分公司 | 分布式存储设备、方法及级联模块 |
CN109101199A (zh) * | 2018-08-29 | 2018-12-28 | 郑州云海信息技术有限公司 | 一种基于冗余sas背板的双路sgpio切换方法及系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105487609A (zh) | 一种服务器 | |
US10467110B2 (en) | Implementing cable failover in multiple cable PCI Express IO interconnections | |
US9009556B2 (en) | Error correction and recovery in chained memory architectures | |
US9582366B2 (en) | Detecting and sparing of optical PCIE cable channel attached IO drawer | |
US10725776B2 (en) | Reducing a rate at which requests are sent from one processor to another to reduce processor utilization at the processor receiving the requests | |
CN102662608B (zh) | 一种降低读延时的方法及装置 | |
CN108153622B (zh) | 一种故障处理的方法、装置和设备 | |
US7848232B2 (en) | Time division multiplexed communication bus and related methods | |
US8090976B2 (en) | Error correction for digital systems | |
CN104102559B (zh) | 一种基于冗余心跳链路和对端重启链路的双控制器存储系统 | |
CN102622279B (zh) | 冗余控制系统、方法及管理控制器 | |
US9697167B2 (en) | Implementing health check for optical cable attached PCIE enclosure | |
CN100498680C (zh) | 生成校验值的raid存储适配器、系统和方法 | |
CN103793182A (zh) | 可扩展存储保护 | |
JPH054699B2 (zh) | ||
US11157356B2 (en) | System and method for supporting data protection across FPGA SSDs | |
CN105426275A (zh) | 双活集群系统中容灾的方法及装置 | |
JP2018116704A (ja) | ストレージシステム及びその動作方法 | |
CN106463179A (zh) | 利用存储器控制器处理数据错误事件的方法、装置和系统 | |
CN103049400A (zh) | 一种磁盘重构方法及其装置 | |
US8621121B1 (en) | Detecting bogus IOs in a multipathing driver | |
CN103534688A (zh) | 数据恢复方法、存储设备和存储系统 | |
CN102999587A (zh) | 用于故障转移的跨不同服务器的镜像数据库的布置 | |
US10430264B2 (en) | Monitoring correctable errors on a bus interface to determine whether to redirect input/output (I/O) traffic from a first processing unit to a second processing unit | |
US20080162826A1 (en) | Storage system and data guarantee method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160413 |