CN1054872A - 数字内插电路 - Google Patents

Abstract

采样数据内插器包括与非线性补偿信号通路 (22、34)并联耦合的线性内插器(20、24)。把非线性 处理的信号与线性内插的信号加起来(36)，以产生内 插采样。非线性补偿信号通路包括具有分段加权以 形成正弦函数的有限激励响应滤波器(22)，以及利用 归一化的正弦函数来换算已滤波采样的加权电路。

Description

本发明涉及用于产生介于例如在扩展或压缩视频图象中的已知值之间的信号值的电路。

在视频信号的扩展和压缩系统中，需要对于离散时间信号进行时间换算。然而，为了对于Y（m）＝X（α·m）这一转换实现离散时间轴的一般换算，一个主要问题出现了：即输入信号X（α·m）对于索引表（α·m）的非整数值没有定义。内插就是解决这一问题的一种方法。当输出需要在具有未定义输入值的时间索引表上的输入采样时，必须提供内插值。关于内插问题有大量的文献，但有几点值得注意：a）使用以函数Sin（X）/X加权的大量输入采样的内插提供精确的结果，但是为了实现用户装置，成本太高;b）采样和保持内插最易于实现，但是性能一般较差;c）线性内插较易实现并提供优于采样和保持方法的性能，但是随着信号频率的提高衰减也在增大;d）较高阶内插提供优于线性内插的性能，但是呈现出非线性。

T.J.Christopher在美国专利No.4，694，414中描述了一种相对非复内插器，该内插器呈现出较精确的特性，并通过将两点线性内插器和相位补偿滤波器并联而得以实现。补偿滤波器的传输函数H（z）如下：

H（z）＝-1+z^-1+z^-2-z^-3（1）

其中：“z”为传统的转换变量，其指数对应于采样间隔的个数。应当注意，加权系数是正1或负1。滤波器的幅度特性A（φ）如下：

A（φ）＝2cos（φ/2）-2cos（3φ/2）  （2）

其中：φ代表频率，以弧度/秒为单位。

补偿滤波器与增益单元级联连接，该增益单元在对应于系统被设计来产生内插值的那些可能位置上，以估计的增益值来编程。这些增益益值通过计算在特定信号频率下的响应误差而得到。由于这些增益值不不是频率的函数，所以Christopher系统含有残余误差。

本发明致力于总体上相对简单的内插电路，该电路对于所有频率（高达系统的奈奎斯特采样极限）的信号具有基本精确的响应特性。

本发明为一信号内插器，它包括并联连接的线性内插器和补偿滤波器。补偿滤波器是包括分段加权、逐次依修正函数Sin（x）/X修正的有限激励响应滤波器。

图1为示出正弦采样函数的波形图;

图2为可用于本发明实施例的、归一化正弦函数的图形表示;

图3为实施本发明的内插器系统的方框图;

图4为可用来实现图3中滤波器22的、补偿滤波器的方框图。

众所周知，理想的内插可通过将输入信号与表示理想低通滤波器的激励响应的函数S卷积而获得。对于连续信号，把函数S定义为：

S（t）＝Sin（2πβt）/2πβt  （3）

其中：β等于奈奎斯特频率，并且，把方程（3）的函数定义为正弦函数。函数S（t）示于图1。对应于特定时间的离散时间内插值，可以根据离散时间或采样信号，利用S（t）和采样信号g（Tn）的卷积来计算。也就是说，对于采样时间to的内插采样值g（to），可以根据g（Tn）×Sn（to）的乘积和中计算出来，其中，Sn（to）对反于函数S的离散时间形式，并如下给出：

Sn（t）＝Sin（2πβ（t-nT））/（2πβ（t-nT））  （4）

更详细地说，内插值g（to）如下给出：

然而应当注意，对于所有指定值进行计算是不实际的。

为了在可实现的硬件中实现该函数，用了以下约束条件。

1）把两个采样点之间的内插值的数目限制到N（例如：N＝64）;

2）在计算中，只利用在要计算内插值的那一点之前的M个采样和之后的M个采样。在所示实施例中，M等于4，这样总数为8的采样用在每次计算之中。

把采样函数Sn（t）分成线性部分和非线性部分。更详细地说，这些项是：

S₀（t）＝F₀（t）+（1-t/T） （6）

S₁（t）＝F₁（t）+t/T （7）

以及，Sn（t）＝Fn（t），对于除了0和1的n值

函数Fn（t）进一步定义为：

F₀（t）＝F₁（t）＝K₀F（t） （8）

F_-1（t）＝F₂（t）＝K₁F（t） （9）

F_-2（t）＝F₃（t）＝K₂F（t） （10）

F_-3（t）＝F₄（t）＝K₃F（t） （11）

且K₀＝S₀（T/2）-0.5 （12）

K₁＝S₁（T/2）-0.5 （13）

Kn定义为：

Kn＝Sn（T/2）  （14）

把函数F（t）定义为：

F（t）＝｛S_-1（t）+S₂（t）｝/｛2S₂（T/2）｝ （15）

在等式15中的自变量t对应于输入采样点之间的时间位置，在该时间位置上，内插值被计算出来，且等式15中的项S_-1和S₂与等式4所定义的正弦函数一致。例如，假定要计算内插值的点在连续采样Sa和Sb之间，并且与首先出现的采样Sa相距（R/N）T。以（1-R/N）T代入等式15中的自变量t，（R/N）T定义采样周期T的分数部分。对于N等于64的F（t）值在图2中示出。

将等式6-14代入等式5，得到：

g（t₀）＝（1-R/N）g（0）+R/Ng（T）+F（t₀）·｛K₃·g（-3T）+k₂·g（-2T）+k₁·g（-T）+k₀·g（0）+k₁·g（T）+k2·g（2T）+k₃·g（3T）+k₄·g（4T）｝ （16）

前两项对应于线性内插。后面那些项对应于乘以可变增益函数F（t）的有限激励响应滤波器函数。Kn的值代表加到各个采样g（nT）上的加权系数。表Ⅰ示出对于八个分段的滤波器的各个Kn值。

表  Ⅰ

k_-3＝-2/（7π）＝-0.0909

k_-2＝2/（5π）＝0.1273

k_-1＝-2/（3π）＝-0.2122

k₀＝2/π-0.5＝0.1366

k₁＝2/π-0.5＝0.1366

k₂＝-2/（3π）＝-0.2122

k₃＝2/（5π）＝0.1273

k₄＝-2/（7π）＝-0.0909

内插系统示于图3。在该实施例中，它处于视频信号光栅变换器的环境中，在该变换器中，把例如已压缩的宽屏幕图象信息重新组成，以便再现宽屏幕图象。假定每一行视频信息包含已压缩的左边条信息、已轻微扩展的中心信息及已压缩的右边条信息。在本实例中，内插器扩展了左、右边条信息并且压缩了中心信息，为用于宽屏幕显示装置提供了非压缩/扩展的水平信息行。

在图3中，把已压缩/扩展的视频信息加到耦合到数据缓冲器10上的数据输入端上。数据缓冲器10包括信号分离开关12、两个一水平行缓冲存贮器14和16、和多路转换开关18。数据缓冲器受控于控制信号发生器38以便把输入数据存贮到一个缓冲存贮器中，与此同时，从第二缓冲存贮器中将数据（表示以前存贮的信息行）提供给内插器电路。两个缓冲存贮器交替接收和输出数据。接收存贮器的时钟频率为输入采样的出现频率，而输出存贮器的时钟频率由内插函数确定。实际上，输出时钟频率可以与输入时钟频率一致，但工作在起/停方式下。

将类似的数据缓冲器44耦合到内插器的输出端上，以便接收在一个频率上的内插采样，并且在输出端“OUT”上提供恒定频率的内插采样。

由计数器40和只读存贮器42提供对整个系统的控制，计数器和只读存贮器对于时钟控制发生器38提供控制信号，对于内插器的非线性部分提供F（t）值，并且对于内插器的线性部分提供R/N值。在每行间隔的起点上，水平同步信号HORIZ把计数器40复位到预定值（例如，零）。此后，计数器40开始计数时钟信号（4fsc）的周期，该时钟信号与输入数据信号同步并且其频率至少象输入数据频率那样高。计数器所提供的每一个计数值对应于视频信息行上的已知位置。把计数器40所提供的计数值作为地址值耦合到只读存贮器（ROM）42上。对于该只读存贮器的各个地址单元进行预编程，以便对于发生器38提供适当的控制信号并且提供对应于F（t）和R/N的适当值。

实际的内插器包括：含有补偿滤波器22和乘法器34的非线性信号通路;含有补偿延迟单元20和线性内插器24的线性信号通路;以及用来将两个信号通路中处理过的信号相加的加法电路36。把来自数据缓冲器10的信号耦合到线性和非线性信号通路上。在非线性信号通路中，信号在补偿滤波器22内滤波，该滤波器为具有对应于Kn值的对称分段系数的有限激励响应滤波器。把来自滤波器22的输出信号耦合到乘法器34上，在乘法器34中把该输出信号乘以F（t）值。把与等式16的非线性部分一致的、来自乘法器34的已换算值耦合到加法电路36的一个输入端上，把加法器36的输出耦合到数据缓冲器44上。

在线性信号通路中，把输入信号耦合到延迟单元20上，该延迟单元对于在线性信号和非线性信号通路之间不同的处理延迟提供补偿。把延迟单元20的输出端耦合到一个采样延迟单元26和减法器28的被减数输入端上。把来自延迟单元26的已延迟采样耦合到减法器28的减数输入端上。把来自减法器输出差值耦合到乘法器30上，在乘法器30中，把该差值乘以R/N值。把来自乘法器30和延迟单元26的各自输出采样耦合到加法器32的第一和第二输入端上。如果延迟单元20所提供的现时采样为g（1），则延迟单元26所提供的现时采样为g（0）。减法器28、乘法器30和加法器32所提供的输出信号分别为：（g（1）-g（0））;R/N（g（1）-g（0））;R/N（g（1）-g（0））+g（0）。可以把来自加法器32输出信号的各项重新整理成为R/Ng（1）+g（0）（1-R/N），它与等式16的线性响应部分一致。把这些和耦合到加法电路36的第二输入端上。

图4示出用于实现补偿滤波器22的示范性电路。由于成对的采样以相同的系数来加权，故，先把这些对组合起来再加权，以减少硬件。图示特定的滤波器为八分段滤波器，然而可以利用多于或少于八个分段的滤波器。

在图4中，把输入信号加到级联连接的七个单采样延迟单元52-54上。把来自延迟单元64的输入信号和延迟信号耦合到加法器76相应的输入端上。把来自加法器76的输出和耦合到乘法器86上，在乘法器86中，把该输出和乘以系数K₄以产生乘积和K₄·g（4T）+K₄·g（-3T），它等于K₄·g（4T）+K_-3·g（-3T）。把乘法器86所提供的乘积和耦合到加法器90上，加法器90提供对应于等式16括号中那一项的滤波器输出信号。

把来自延迟单元52和62的已延迟信号耦合到加法器74相应的输入端上，把加法器74的输出加到乘法器84上。加法器74所提供的信号和在乘法器84中乘以系数K₃，以产生乘积和K₃·g（3T）+K₃·g（-2T），它等于K₃·g（3T）+K_-2·g（-2T）。把来自乘法器84的输出信号耦合到加法器90上。

把来自延迟单元54和60的已延迟信号相似地耦合到加法器72与乘法器82的组合上，该组合把乘积和K₂·g（2T）+K_-1·g（T）提供给加法器90。与此类似，把来自延迟单元56和58的已延迟信号加到加法器70与乘法器80的组合上，该组合把乘积和K₁·g（T）+K₀·g（O）提供给加法器90。加法器90将乘法器80-86所提供的输出信号加起来，以产生滤波器输出信号。

应当知道，图3中的补偿延迟单元20可通过从图4所示滤波器的适当延迟单元获得加到线性内插器上的信号（例如，来自延迟单元56的信号）而被除去。

此外，可以把表Ⅰ所列系数Kn稍加修改，采用极其近似的二进制比率作系数，简化乘法器的硬件实现。例如，K₁、K₂、K₃和K₄可能分别为9/64、14/64、8/64和6/64，或者分别为17/128、27/128、17/128和12/128。相似地，可以把F（t）的值调整成等于微弱的比值。这样，乘法器可以利用移位、加法电路来实现。

尽管本发明是在视频信号处理的环境中描述的，但是，应当知道，它适用于处理任何已采样的数据信号。

Claims (3)

1、一种采样数据内插器，包括：

用于接收采样数据输入信号的输入端；

耦合到所述输入端上、用来在其输出端上提供线性内插采样的线性内插器(24)；

耦合到所述输入端上、用来提供对应于补偿信号的已滤波采样的有限激励响应滤波器(22)；

耦合到所述滤波器上、用来利用归一化的正弦函数来换算所述补偿信号、以便在其输出端上提供已换算的采样的加权装置(80-86)；

耦合到所述加权装置和所述内插器的输出端上、用来将所述线性内插的采样和所述已换算的采样相加组合起来的装置(36)。

2、根据权利要求1的一种采样数据内插器，其特征在于：所述归一化的正弦函数对应于：

其中：d对应于以采样周期T的几分之一的形式、在两个输入采样之间的内插采样的位置，d_n对应于归一化位置，典型的为T/2。

3、根据权利要求1的一种采样数据内插器，其特征在于：所述有限脉冲响应滤波器具有传输函数H：

其中n为变量指数;T代表采样周期;g（nT）对应于输入采样值;M是等于滤波器用来形成已滤波采样的输入采样个数之半的一个数，且Kn如下：

n为除0和1以外的值，当n等于0和1时：

Images