CN105449080B - 用正装芯片成型csp led的方法和成型倒装芯片的方法及csp led - Google Patents
用正装芯片成型csp led的方法和成型倒装芯片的方法及csp led Download PDFInfo
- Publication number
- CN105449080B CN105449080B CN201511013221.3A CN201511013221A CN105449080B CN 105449080 B CN105449080 B CN 105449080B CN 201511013221 A CN201511013221 A CN 201511013221A CN 105449080 B CN105449080 B CN 105449080B
- Authority
- CN
- China
- Prior art keywords
- electrode
- chip
- positive cartridge
- cartridge chip
- packaging plastic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000000465 moulding Methods 0.000 title claims abstract description 24
- 238000004806 packaging method and process Methods 0.000 claims abstract description 148
- 238000002955 isolation Methods 0.000 claims abstract description 68
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 26
- 239000011248 coating agent Substances 0.000 claims abstract description 7
- 238000000576 coating method Methods 0.000 claims abstract description 7
- 239000003292 glue Substances 0.000 claims description 203
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 238000004090 dissolution Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000012528 membrane Substances 0.000 claims description 5
- 238000003825 pressing Methods 0.000 claims description 5
- 239000000853 adhesive Substances 0.000 claims 3
- 230000001070 adhesive effect Effects 0.000 claims 3
- 239000012790 adhesive layer Substances 0.000 abstract description 84
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 17
- 239000006071 cream Substances 0.000 abstract description 17
- 238000005520 cutting process Methods 0.000 abstract description 10
- 238000000926 separation method Methods 0.000 abstract description 3
- 239000011265 semifinished product Substances 0.000 abstract description 2
- 238000004140 cleaning Methods 0.000 abstract 1
- 238000007740 vapor deposition Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 70
- 238000010586 diagram Methods 0.000 description 33
- 238000000605 extraction Methods 0.000 description 33
- 239000010410 layer Substances 0.000 description 24
- 238000009434 installation Methods 0.000 description 14
- 238000003466 welding Methods 0.000 description 14
- 238000002310 reflectometry Methods 0.000 description 8
- 238000002474 experimental method Methods 0.000 description 7
- 230000005611 electricity Effects 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 230000011514 reflex Effects 0.000 description 6
- 238000007493 shaping process Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000008033 biological extinction Effects 0.000 description 4
- 239000004568 cement Substances 0.000 description 4
- 230000005284 excitation Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 241000218202 Coptis Species 0.000 description 3
- 235000002991 Coptis groenlandica Nutrition 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 230000003760 hair shine Effects 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001680 brushing effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000009194 climbing Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- -1 is connected firmly Chemical compound 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
一种用正装芯片成型CSP LED的方法和成型倒装芯片的方法及CSP LED。芯片级封装LED包括正装芯片,在正装芯片的侧面和顶面封装有封装胶;正装芯片包括正装芯片本体和电极,在电极上设有延伸电极,延伸电极的面积大于电极的面积,在正装芯片本体的下方设有白胶层。用正装芯片成型CSP LED的方法包括:让封装胶包裹在多个正装芯片上;提供第二载台,在第二载台上铺设第二隔离膜;固定半成品;在正装芯片涂光刻胶,在光刻胶盖掩膜版;曝光;显影;蒸镀;清洗;切割;分离。本发明能将正装芯片作为倒装芯片使用,方便组装,提高了电连接的可靠性,有效的防止锡膏上爬,防止出现短路的现象。
Description
技术领域
本发明涉及用正装芯片成型CSP LED的方法和成型倒装芯片的方法及CSP LED。
背景技术
对于正装芯片来说,在使用时,现将正装芯片固定到基板上,然后打金线,最后封装荧光胶,由于其在封装过程中需要打金线以及固定晶片,工序比较复杂,且正装芯片的电极焊盘较小,容易出现连接不可靠的情况。为了解决这类问题,倒装芯片应运而生,但是倒装芯片的价格比较昂贵,且倒装芯片的电极较小不便于与基板可靠连接。
近年来,随着倒装芯片的出现,人们开始研究芯片级封装(CSP)技术。目前,这种封装技术形成的封装级芯片,体积最小、重量轻、电性能好。但是现有CSP由于结构限制一般使用倒装芯片,而倒装芯片制造成本较高,进而导致单颗CSP芯片成本较高,且倒装芯片的电极较小,从而出现连接不可靠的问题。
目前的正装芯片因需要打金线没有得到更好的利用,当然,也有人利用正装芯片倒装进行360°发光,如在中国专利申请号为201410426391.3申请日为2014.8.27公开日为2014.11.19的专利文献中公开了一种正装芯片倒装360 度发光可任意环绕LED 灯丝,包括薄片基底,所述的薄片基底上覆盖一层软性绝缘层,所述的绝缘层上制备有连接线路,所述的连接线路的两端位置形成有电极,所述的连接线路在电极之间位置形成有多个焊盘,每对焊盘之间安装一正装LED 芯片,所述的正装LED 芯片为透明封装的全角度出光LED芯片,每个所述的正装LED 芯片的下方对应设置用于将光线出射的出光部位。本发明的有益效果是提供了一种全新结构的LED 灯丝结构,并且实现了高效率批量化生产,生产成本低。
虽然其实现了360°发光,但如果需要封装荧光胶,还是需要在固定了正装芯片后封装。另外,在固定正装芯片时,利用正装芯片的电极与基板的焊盘电性连接,而由于正装芯片的电极面积小,因此,不方便固定正装芯片,而且电连接性能不可靠;另外,在焊接过程中,由于电极的侧面与正装芯片的侧面基本平齐,因此,锡膏很容易沿着电极上爬到正装芯片上,容易出现短路的现象。
再有,如果将正装芯片直接作为倒装芯片使用,正装芯片本身是由具有电极的一面出光,当正装芯片固定到基板上后,向下的光基本上由基板进行反射,而目前的基板反射率不高,因此,出光率受到了一定的影响。
发明内容
为了能将正装芯片作为倒装芯片使用,减小CSP LED的体积和质量,为了方便组装,让组装更加的可靠,为了提高电连接的可靠性,为了有效的防止锡膏上爬,防止出现短路的现象,为了提高反射率,从而提高出光率,为了简化成型工艺,本发明提供了一种利用正装芯片成型CSP LED的方法、利用正装芯片成型倒装芯片的方法及CSP LED。为达到上述目的,用正装芯片成型CSP LED的方法,包括如下步骤:
(1)让封装胶包裹在多个正装芯片的侧面和顶面上;
(2)提供第二载台,在第二载台上铺设第二隔离膜;将封装胶的顶面固定到第二隔离膜上,让正装芯片的电极朝上;让第一隔离膜与正装芯片分离;
(3)在正装芯片电极的一侧涂光刻胶,在光刻胶盖掩膜版;
(4)曝光;
(5)显影:通过显影液溶解掉不需要的光刻胶,不需要的光刻胶为正装芯片电极对应的溶解区域,溶解区域的面积大于电极的面积;
(6)在溶解区域内蒸镀金属层形成延伸电极;
(7)清洗掉光刻胶;
(8)切割成CSP LED;
(9)将第二载台与第二隔离膜分离;
(10)将第二隔离膜与CSP LED分离。
通过上述成型方法成型的CSP LED,在固定正装芯片前,已经在正装芯片上封装了封装胶,而且封装胶是封装在正装芯片的侧面和与电极相对的顶面上,改变了原有的正装芯片的使用方式。减小了CSP LED的体积和质量。
由于成型了面积大于电极的延伸电极,使得该CSP LED与基板等连接时,电连接的面积大,因此,方便固定本发明的倒装芯片级LED,即CSP LED,固定的可靠性和牢固性高,而且电连接性也好。由于在电极的下方成型了延伸电极,而且面积相对较大,因此,焊接的锡膏不容易上爬到正装芯片本体上,避免出现短路的现象。
本发明还提供一种利用正装芯片成型倒装芯片的方法,包括如下步骤:
(1)提供第二载台,在第二载台上铺设第二隔离膜;将正装芯片的顶面固定到第二隔离膜上,让正装芯片的电极朝上;
(2)在正装芯片电极的一侧涂光刻胶,在光刻胶上盖掩膜版;
(3)曝光;
(4)显影:通过显影液溶解掉不需要的光刻胶,不需要的光刻胶为正装芯片电极对应的溶解区域,溶解区域的面积大于电极的面积;
(5)在溶解区域内蒸镀金属层形成延伸电极;
(6)清洗掉光刻胶;
(7)切割成倒装芯片;
(8)将第二载台与第二隔离膜分离;
(9)将第二隔离膜与倒装芯片分离。
通过正装芯片的电极上形成延伸电极,从而使得利用正装芯片形成倒装芯片使用,节约成本,且提高连接可靠性。
一种CSP LED,包括正装芯片,在正装芯片的侧面和顶面封装有封装胶;正装芯片包括正装芯片本体和电极,在电极上设有延伸电极,延伸电极的面积大于电极的面积,在正装芯片本体的下方设有白胶层。
在固定正装芯片前,已经在正装芯片上封装了封装胶,而且封装胶是封装在正装芯片的侧面和与电极相对的顶面上,改变了原有的正装芯片的使用方式。减小了倒CSP 的体积和质量。
由于延伸电极的面积大于电极的面积,使得该倒装芯片级LED与基板等连接时,电连接的面积大,因此,方便固定本发明的CSP LED,固定的可靠性和牢固性高,而且电连接性也好。由于在电极的下方成型了延伸电极,而且面积相对较大,因此,焊接的锡膏不容易上爬到正装芯片本体上,避免出现短路的现象。由于成型了白胶层,白胶层的反射率高,当CSPLED安装后,由于正装芯片本身是靠具有电极的一面出光,当设置了白胶层后,正装芯片本体向下的大部分光被白胶反射出去,因此,出光率高。经试验,将本发明的CSP LED固定到黑色基板上和将普通的CSP LED固定到基板上,前者的出光率高出了后者的18%-22%。
附图说明
图1为实施例1CSP LED的示意图。图2为图1的A-A剖视图。图3为延伸电极金属层的示意图。图4为将实施例1中的CSP LED安装到基板上的示意图。图5为实施例1第一载台的示意图。图6为实施例1在第一载台上铺设第一隔离膜的示意图。图7为实施例1在第一隔离膜上固定正装芯片的示意图。图8为实施例1在第一载台上加入封装胶的示意图。图9为提供第二载台和铺设第二隔离膜并放置封装有封装胶的正装芯片的示意图。图10为第一隔离膜与正装芯片分离的示意图。图11为在正装芯片上涂光刻胶和铺设掩膜版的示意图。图12为光刻胶被溶解掉的示意图。图13为蒸镀延伸电极的示意图。图14为清洗掉光刻胶的示意图。图15为涂白胶的示意图。图16为白胶低于延伸电极的示意图。图17为实施例1白胶高于延伸电极的CSP LED的示意图。图18为将实施例1白胶高于延伸电极的CSP LED安装到基板上的示意图。图19为实施例1在中间未填充白胶的倒装芯片级LED。图20为实施例2CSP LED的示意图。图21为实施例2第一载台的示意图。图22为实施例2在第一载台上铺设第一隔离膜的示意图。图23为实施例2在第一隔离膜上固定正装芯片的示意图。图24为实施例2在第一载台上加入封装胶的示意图。图25为实施例2用压板按压封装胶的示意图。图26为实施例2去掉压板的示意图。图27为实施例2白胶层高于延伸电极的CSP LED的示意图。图28为第三载台的示意图。图29为铺设第三隔离膜且加入封装胶的示意图。图30为在第一隔离膜上固定正装芯片的示意图。图31为将正装芯片准备伸入到封装胶的示意图。图32为将正装芯片伸入到封装胶的示意图。图33为将第三隔离膜与封装胶分离的示意图。图34为CSP LED三面出光图26中B-B剖视图。图35为图36中C-C剖视图。图36为图34中的D-D剖视图。图37为三面出光的荧光胶覆盖在挡光胶上的CSP LED的示意图。图38为三面出光的荧光胶覆盖在部分挡光胶上的CSP LED的示意图。图39为三面出光的荧光胶包裹住正装芯片的CSP LED的示意图。图40为三面出光的封装胶高于电极底面的CSP LED的示意图。图41为图40E-E的剖视图。图42为CSP LED单面出光图44中F-F剖视图。图43为图44中G-G剖视图。图44为图41中的H-H剖视图。图45为单面出光荧光胶全部覆盖挡光胶顶面的CSP LED。图46为单面出光荧光胶部分覆盖挡光胶顶面的CSP LED。图47为单面出光在正装芯片全部包裹荧光胶的示意图。图48为单面出光封装胶高于电极底面的CSP LED的示意图。图49为图48中I-I剖视图。
具体实施方式
下面结合具体实施方式对本发明进行进一步详细说明。
在本发明中,“正装芯片的顶面”是指正装芯片与基板固定的一面。正装芯片本体底部是指正装芯片发光的一面,即设置电极的一面。CSP(chip scale package) LED即芯片级封装LED。
实施例1。
如图1和图2所示,CSP LED 100包括正装芯片1,正装芯片1包括正装芯片本体11和设在正装芯片本体11底部的电极12,所述的电极包括正电极和负电极,正装芯片的顶面设有透光层。
在正装芯片1的侧面和顶面封装有封装胶2,所述的封装胶为荧光胶;封装胶2的底面与电极12的底面平齐。
在电极12的底部设有延伸电极3,延伸电极3的外端凸出电极12,延伸电极3的面积大于电极12的面积,在本发明中,所记载的面积为正投影面积。
在本实施例中,延伸电极包括正延伸电极和负延伸电极,正延伸电极连接在正电极的底面上,负延伸电极连接在负电极的底面上,正延伸电极的面积大于正电极的面积,正延伸电极的外端凸出正电极,负延伸电极的面积大于负电极的面积,负延伸电极的外端凸出负电极。
如图3所示,所述的延伸电极3包括依次连接的钛层31、镍层32和铜层33,钛层31与电极连接,一般电极为金,而铜与金的连接性能欠佳,为了让金与铜更好的连接,连接牢固,在电极12与铜层33之间形成了钛层31和镍层32,而且钛层31和镍层32能起到缓冲作用。
在正装芯片本体11的下方设有白胶层4,在本实施例中,在正电极和负电极之间以及延伸电极外填充有白胶形成白胶层4。
在固定正装芯片1前,已经在正装芯片1上封装了封装胶2,而且封装胶2是封装在正装芯片的侧面和与电极相对的顶面上,改变了原有的正装芯片需要进行打线之后进行封装的使用方式。减小了CSP LED100的体积和质量。
如图4所示,将上述CSP LED安装基板10上后,由于延伸电极3的面积大于电极12的面积,使得该CSP LED 100与基板10连接时,电连接的面积大,因此,方便固定本发明的CSPLED 100,固定的可靠性和牢固性高,而且电连接性也好。由于在电极12的下方成型了延伸电极3,而且面积相对较大,延伸电极3的外端凸出电极12,因此,焊接的锡膏不容易上爬到正装芯片本体11上,避免出现短路的现象。由于成型了白胶层4,白胶层4的反射率高,当CSPLED 100安装后,当设置了白胶层4后,正装芯片本体11向下的大部分光被白胶反射出去,因此,出光率高。经试验,将本发明的CSP LED固定到基板上和将普通的CSPLED固定到基板上,前者的出光率高出了后者的18%-22%。
上述CSP LED的成型方法是:
(1)如图5所示,提供第一载台5。
(2)如图6所示,在第一载台5上铺设第一隔离膜6。
(3)如图7所示,在第一隔离膜6上固定正装芯片1,正装芯片1的电极12固定在第一隔离膜6上。
(4)如图8所示,在第一载台5上加入封装胶2,让封装胶2包覆在正装芯片1的侧面和顶面上,在本实施例中,封装胶2的底面与电极12的底面平齐。
(5)让封装胶2固化。
(6)如图9所示,提供第二载台7,在第二载台7上铺设第二隔离膜8;翻模;将封装有封装胶2的正装芯片1翻转固定到第二隔离膜8上;如图10所示,让第一隔离膜6与正装芯片1分离。
(7)如图11所示,在正装芯片1电极的一侧涂光刻胶9,在光刻胶9盖上掩膜版101。掩膜版101上的供光线穿过的区域102与电极的位置对应,且面积大于电极的面积,该区域102的外端凸出电极的外端。
(8)让区域102内的光刻胶曝光。
(9)如图12所示,显影:通过显影液溶解掉不需要的光刻胶,不需要的光刻胶为正装芯片电极对应的溶解区域91,溶解区域91的面积大于电极的面积;在本实施例中,溶解区域91的前后两侧与电极的前后两侧对齐,溶解区域91的内侧与电极的内侧对齐,容置区域91的外侧凸出电极的外侧。
(10)如图13所示,在溶解区域91内蒸镀金属层形成延伸电极3。在该步骤中,先在溶解区域内蒸镀钛层31,然后在钛层31上蒸镀镍层32,最后在镍层32上蒸镀铜层33。
(11)如图14所示,清洗掉光刻胶。
(12)如图15所示,在被清洗的光刻胶的区域内涂白胶形成白胶层4。该白胶层可以高于延伸电极,然后对白胶和金属层进行研磨,让白胶和金属层在同一平面内最终形成如图1所示的倒装芯片级LED。在涂白胶时,如图16所示,也可以让白胶层高于延伸电极3的底面,这样会形成如图17所示的CSP LED。
(13)将步骤(12)的半成品切割成CSP LED。
(14)将第二载台7与第二隔离膜8分离。
(15)将第二隔离膜8与CSP LED 100分离。
上述成型工艺简单,且能成型面积较大的延伸电极3和白胶层4,方便安装CSPLED,电连接性能好,可防止锡膏上爬,同时出光效率高。
如图18所示,如果白胶层4高于延伸电极3的底面,当CSP LED安装到基板10上后,白胶层4与基板10之间有间隙。因此,即使白胶层4具有向下的毛刺,也不会影响延伸电极3与基板10的紧密接触,另外,如果白胶层4受热膨胀,白胶层下方也给予其膨胀的空间,因此,减小CSP LED与基板10连接的空洞率,解决了由于白胶层切割存在毛刺以及延伸电极3与基板10焊接过程中受热导致延伸电极3与基板10之间电连接不可靠的问题,使得CSP LED与基板10的连接更加的牢固。
在涂白胶时,可以在同一正装芯片的正负电极之间不填充白胶,这样,就会形成如图19所示的CSP LED。
实施例2。
如图20所示,CSP LED 100包括正装芯片1,正装芯片1包括正装芯片本体11和设在正装芯片本体11底部的电极12,所述的电极包括正电极和负电极,正装芯片的顶面设有透光层。
在正装芯片1的侧面和顶面封装有封装胶2,所述的封装胶为荧光胶;封装胶2的底面高于电极12的底面。
在电极12的底部设有延伸电极3,延伸电极3的外端凸出电极12,延伸电极3的面积大于电极12的面积,在本发明中,所记载的面积为正投影面积。在本实施例中延伸电极的大小、位置以及结构与实施例1中延伸电极的大小、位置以及结构相同。
如图20所示,在正装芯片本体11的下方设有白胶层4,在本实施例中,在正电极和负电极之间以及封装胶底面填充有白胶形成白胶层4。
在固定正装芯片1前,已经在正装芯片1上封装了封装胶2,而且封装胶2是封装在正装芯片的侧面和与电极相对的顶面上,改变了原有的正装芯片的使用方式。减小了CSPLED100的体积和质量。
将上述CSP LED安装基板10上后,由于延伸电极3的面积大于电极12的面积,使得该CSP LED 100与基板10连接时,电连接的面积大,因此,方便固定本发明的CSP LED 100,固定的可靠性和牢固性高,而且电连接性也好。由于在电极12的下方成型了延伸电极3,而且面积相对较大,延伸电极3的外端凸出电极12,因此,焊接的锡膏不容易上爬到正装芯片本体11上,避免出现短路的现象。由于成型了白胶层4,白胶层4的反射率高,当CSP LED 100安装后,当设置了白胶层4后,正装芯片本体11向下的大部分光被白胶反射出去,因此,出光率高。经试验,将本发明的CSP LED固定到基板上和将普通的CSP封装结构固定到基板上,前者的出光率高出了后者的18%-22%。
上述CSP LED的成型方法是:
(1)如图21所示,提供第一载台5,所述的第一载台5包括载板51,载板51上具有一个以上的凹陷腔52。凹陷腔52的侧面为自上向下朝凹陷腔52内延伸的斜面,这样,让封装胶2与凹陷腔52底面之间的间隙均匀,间隙可控性好。
(2)如图22所示,在第一载台5上铺设第一隔离膜6,让第一隔离膜6贴附在载板51、凹陷腔52的底面和凹陷腔52的侧面上;在本实施例中,第一隔离膜选用UV膜。
(3)如图23所示,在第一隔离膜6上位于凹陷腔52内固定正装芯片1;让正装芯片1的电极12与第一隔离膜连接,当正装芯片1固定到第一隔离膜6上后,电极12位于凹陷腔52内,电极12的上表面与第一隔离膜的上表面平齐或是略低于第一隔离膜的上表面。
(4)如图24所示,在第一载台5上注入封装胶2,该封装胶2注入可通过刷、喷等方式实现,让封装胶2包覆在正装芯片本体的侧面和顶面上;如图25所示,用压板102按压封装胶2,这样,能更好的控制封装胶2与凹陷腔52底面之间的间隙大小,同时能提高封装胶2上表面的平整度和对应于凹陷腔封装胶下表面的平整度。在该步骤中,凹陷腔52底面与第一载台上表面具有高度差,且封装胶为半固化状态,使得封装胶不容易进入到凹陷腔内,封装胶2与凹陷腔52的底面形成空隙。在本实施例中,封装胶2选用荧光胶。为了更好的防止封装胶在凹陷腔52位置处出现塌陷的现象,在载板51上位于凹陷腔的四周具有凸起,如图24所示,该凸起可由凹陷腔向下凹陷自然形成。
(5)让封装胶2固化。
步骤(6)至步骤(15)与实施例1步骤(6)至步骤(15)相同。最终形成如图20所示的CSP LED。在涂白胶时,如图27所示,也可以让白胶层高于延伸电极3的底面,这样会形成如图27所示的CSP LED。
上述成型工艺简单,且能成型面积较大的延伸电极3和白胶层4,方便安装CSPLED,电连接性能好,可防止锡膏上爬,同时出光效率高。
如果白胶层4高于延伸电极3的底面,当CSP LED安装到基板10上后,白胶层4与基板10之间有间隙。因此,即使白胶层4具有向下的毛刺,也不会影响延伸电极3与基板10的紧密接触,另外,如果白胶层4受热膨胀,白胶层下方也给予其膨胀的空间,因此,减小CSP LED与基板10连接的空洞率,解决了由于白胶层切割存在毛刺以及延伸电极3与基板10焊接过程中受热导致延伸电极3与基板10之间电连接不可靠的问题,使得CSP LED与基板10的连接更加的牢固。
在涂白胶时,可以在同一正装芯片的正负电极之间不填充白胶。
本实施例的成型方法,通过在载板51上设置凹陷腔52,在成型时,正装芯片1的电极12位于凹陷腔52内,让正装芯片1的电极12与第一隔离膜6接触,当加入半固化的封装胶2后,由于凹陷腔52底面与载板上表面具有高度差,同时封装胶2为半固化状态,因此,封装胶2始终不会与凹陷腔52的底面接触,使得在凹陷腔52底面与封装胶2之间自然形成空隙,这样,封装胶2的下表面会高于电极12的下表面,使得封装胶2与电极12之间形成台阶。根据本发明所记载的工艺过程,只需要在第一载台5上形成凹陷腔52,然后铺设隔离膜6、放置正装芯片1、注胶、固化、切割,因此,工艺步骤非常的简单,降低了制造成本。
实施例3。
成型实施例2中CSP LED的另一种成型方法是:
(1)如图28和图29所示,提供第三载台103,第三载台103具有胶腔1031,胶腔可由框体形成,也可以由多个定位柱形成,在第三载台上铺设第三隔离膜104,第三隔离膜104为UV膜,第三隔离膜104的厚度为h5。设定胶腔1301正投影面积为S1,上述的正投影是指沿着图28中X方向投影的方向。如图29所示,向胶腔1301内注入封装胶2,所述的封装胶2为半固化胶,半固化胶的粘度为10—80Pa.s(帕 每秒),第三隔离膜104将第三载台与封装胶2隔离,注入到胶腔内的封装胶2低于第三载台上边缘;注入到胶腔1301内的封装胶2的胶面到第三载台上边缘的距离为h,正装芯片1未伸入时封装胶2在胶腔1301中的高度为h1,则有封装胶的体积V1=S1h1。
(2)如图30所示,提供第一载台5,第一载台5为平板状,在第一载台5的底面铺设第一隔离膜6,第一隔离膜6为UV膜,在第一隔离膜6上设置一个以上的正装芯片1。单个正装芯片的正投影面积为S2,如图30所示,Y 方向为正投影方向,单个正装芯片的高度为h2,设置在第一载台5上的正装芯片的数量为n,则有所有正装芯片的体积V2=n·S2h2。
(3)如图31所示,让正装芯片1连同第一载台5和第一隔离膜6逐渐向封装胶方向运动,如图32所示,让正装芯片1伸入到封装胶2内,当第三隔离膜104与第一隔离膜6接触后,第一载台5停止运动,让封装胶2包覆在正装芯片1的侧面和顶面上;让封装胶2与正装芯片1的电极11底面具有间隙h3。为了更好、更加精确的控制封装胶2与正装芯片1的电极12底面之间的间隙h3,应当精确的控制h值,根据体积相同的原理,h=h3+h4-h5,h4为当正装芯片伸入到封装胶内后封装胶的变化高度,。
(4)如图33所示,待封装胶2固化。
(5)固化后将封装胶2与第三隔离膜104分离。
(6)如图9所示,提供第二载台7,在第二载台7上铺设第二隔离膜8;将封装胶2的顶面固定到第二隔离膜8上;如图10所示,让第一隔离膜6与正装芯片1分离。
步骤(7)至步骤(15)与实施例2步骤(7)至步骤(15)相同。
上述成型方法,控制第一载台5与第三载台103的距离,让封装胶2与正装芯片1的电极底面具有间隙,由于采用了本实施例的成型方法,因此,封装胶的下表面会高于电极的下表面,使得封装胶与电极之间形成台阶。根据本发明所记载的工艺过程,只需要提供第三载台和第一载台5,然后铺设第三隔离膜、第一隔离膜、放置正装芯片1、在第三隔离膜104上注胶、让正装芯片1伸入到封装胶2内使得封装胶2自动包覆在正装芯片1上、固化,因此,工艺步骤非常的简单,降低了制造成本。由于封装胶2与第三载台103上边缘具有距离h,利用该距离能自动控制封装胶与正装芯片电极底面之间的间隙,让工艺更加的简单,操作方便。对于采用胶腔1031的结构,当正装芯片1伸入到胶腔1031内的封装胶2内时,封装胶2的高度会变化,因此,通过体积相等的原理计算h的数值,这样,能精确的控制封装胶与正装芯片的电极底面之间的间隙。由于采用半固化封装胶,使得封装胶的流动性较差,因此,容易控制封装胶的形状。
实施例4。
如图34至图36所示,CSP LED 100三面出光,CSP LED 100包括正装芯片1,正装芯片1包括正装芯片本体11和设在正装芯片本体11底部的电极12,所述的电极包括正电极和负电极。
在正装芯片1的侧面和顶面封装有封装胶2,所述的封装胶包括挡光胶2a和荧光胶2b。正装芯片1的两相对侧面封装有挡光胶2a,挡光胶为白胶,这种挡光胶吸光少,而且对光具有反射作用。正装芯片1的另外两相对侧面和顶面上封装有荧光胶2b;挡光胶2a的底面与电极的底面平齐,荧光胶2b的底面与电极12的底面平齐。
如图35所示,挡光胶2a的顶面与顶面的荧光胶2b平齐。避免因挡光胶2a高于荧光胶而影响出光角度。
作为另一种结构,如图37所示,顶面的荧光胶2b可全部覆盖在正装芯片和挡光胶2a上。
作为改进,如图38所示,挡光胶2a的顶面与正装芯片本体11的顶面平齐,顶面的荧光胶盖住挡光胶2a的一部分,减小在挡光胶2a的上方出现黄光。
作为改进,如图39所示,在正装芯片的侧面和顶面封装有荧光胶2b,在两相对侧面且位于荧光胶外设有挡光胶2a,由于正装芯片1与挡光胶2a之间也设有封装胶2b,从而能使得正装芯片侧面发出的光激发荧光胶产生的光被挡光胶反射出光,进而提升出光效率。
在电极12的底部设有延伸电极3,延伸电极3的外端凸出电极12,延伸电极3的面积大于电极12的面积,在本发明中,所记载的面积为正投影面积。本实施例中延伸电极的大小、位置以及结构与实施例1中延伸电极的大小、位置以及结构相同。
在正装芯片本体11的下方设有白胶层4,在本实施例中,在正电极和负电极之间以及延伸电极外填充有白胶形成白胶层4。
在本实施例中,由于两相对侧面设置了挡光胶2a,因此,该结构的CSP LED只有两相对侧面和顶面三面出光,正装芯片1侧面的出光角度大,因此,使得具有荧光胶的两侧面的出光角度大,再加上挡光胶2a对光具有反射作用,通过挡光胶2a能将其中两相对侧面的光反射出去,使得三面出光更加均匀,在具有荧光胶的两侧暗区范围明显减小,也提高了光的利用率。
在固定正装芯片1前,已经在正装芯片1上封装了封装胶2,而且封装胶2是封装在正装芯片的侧面和与电极相对的顶面上,改变了原有的正装芯片的使用方式。减小了CSPLED100的体积和质量。
将上述CSP LED安装基板上后,由于延伸电极3的面积大于电极12的面积,使得该CSP LED 100与基板连接时,电连接的面积大,因此,方便固定本发明的CSP LED 100,固定的可靠性和牢固性高,而且电连接性也好。由于在电极12的下方成型了延伸电极3,而且面积相对较大,延伸电极3的外端凸出电极12,因此,焊接的锡膏不容易上爬到正装芯片本体11上,避免出现短路的现象。由于成型了白胶层4,白胶层4的反射率高,当CSP LED 100安装后,当设置了白胶层4后,正装芯片本体11向下的大部分光被白胶反射出去,因此,出光率高。经试验,将本发明的CSP LED固定到基板上和将普通的CSPLED固定到基板上,前者的出光率高出了后者的18%-22%。
上述CSP LED的成型方法是:
步骤(1)到(3)与实施例1步骤(1)到(3)相同。
(4)在第一载台5上加入封装胶2,在该过程中,由于封装胶由挡光胶和荧光胶组成,因此,可将挡光胶和荧光胶分开加入,让封装胶2包覆在正装芯片1的侧面和顶面上,在本实施例中,封装胶2的底面与电极12的底面平齐。
(5)让封装胶2固化。
步骤(6)至步骤(15)与实施例1中的步骤(6)至步骤(15)相同。最终形成如图34至图36所示的CSP LED。在涂白胶时,也可以让白胶层高于延伸电极3的底面。
上述成型工艺简单,且能成型面积较大的延伸电极3和白胶层4,方便安装CSPLED,电连接性能好,可防止锡膏上爬,同时出光效率高。
如果白胶层4高于延伸电极3的底面,当CSP LED安装到基板上后,白胶层4与基板之间有间隙。因此,即使白胶层4具有向下的毛刺,也不会影响延伸电极3与基板的紧密接触,另外,如果白胶层4受热膨胀,白胶层下方也给予其膨胀的空间,因此,减小CSP LED与基板连接的空洞率,解决了由于白胶层切割存在毛刺以及延伸电极3与基板焊接过程中受热导致延伸电极3与基板之间电连接不可靠的问题,使得CSP LED与基板的连接更加的牢固。
在涂白胶时,可以在同一正装芯片的正负电极之间不填充白胶。
实施例5。
如图40和图41所示,CSP LED三面出光,CSP LED 100包括正装芯片1,正装芯片1包括正装芯片本体11和设在正装芯片本体11底部的电极12,所述的电极包括正电极和负电极。
在正装芯片本体11的侧面和顶面封装有封装胶2,所述的封装胶包括挡光胶2a和荧光胶2b。正装芯片本体11的两相对侧面封装有挡光胶2a,挡光胶为白胶,这种挡光胶吸光少,而且对光具有反射作用。正装芯片本体11的另外两相对侧面和顶面上封装有荧光胶2b;挡光胶2a的底面高于电极的底面,荧光胶2b的底面高于电极12的底面。
如图41所示,挡光胶2a的顶面与顶面的荧光胶2b平齐。避免因挡光胶2a高于荧光胶而影响出光角度。
作为另一种结构,顶面的荧光胶2b可全部覆盖在正装芯片和挡光胶2a上。
作为改进,挡光胶2a的顶面与正装芯片本体11的顶面平齐,顶面的荧光胶盖住挡光胶2a的一部分,减小在挡光胶2a上方出现黄光。
作为改进,在正装芯片的侧面和顶面封装有荧光胶2b,在两相对侧面且位于荧光胶外设有挡光胶2a,由于正装芯片1与挡光胶2a之间也设有封装胶2b,从而能使得正装芯片侧面发出的光激发封装胶产生的光被挡光胶反射出光,进而提升出光效率。
在电极12的底部设有延伸电极3,延伸电极3的外端凸出电极12,延伸电极3的面积大于电极12的面积,在本发明中,所记载的面积为正投影面积。在本实施例中延伸电极的大小、位置以及结构与实施例1中延伸电极的大小、位置以及结构相同。
在本实施例中,由于两相对侧面设置了挡光胶2a,因此,该结构的CSP LED只有两相对侧面和顶面三面出光,正装芯片1侧面的出光角度大,因此,使得具有荧光胶的两侧面的出光角度大,再加上挡光胶2a对光具有反射作用,通过挡光胶2a能将其中两相对侧面的光反射出去,使得三面出光更加均匀,在具有荧光胶的两侧暗区范围明显减小,也提高了光的利用率。
在固定正装芯片1前,已经在正装芯片1上封装了封装胶2,而且封装胶2是封装在正装芯片的侧面和与电极相对的顶面上,改变了原有的正装芯片的使用方式。减小了CSPLED100的体积和质量。
将上述CSP LED安装基板上后,由于延伸电极3的面积大于电极12的面积,使得该CSP LED 100与基板连接时,电连接的面积大,因此,方便固定本发明的CSP LED 100,固定的可靠性和牢固性高,而且电连接性也好。由于在电极12的下方成型了延伸电极3,而且面积相对较大,延伸电极3的外端凸出电极12,因此,焊接的锡膏不容易上爬到正装芯片本体11上,避免出现短路的现象。由于成型了白胶层4,白胶层4的反射率高,当CSP LED 100安装后,当设置了白胶层4后,正装芯片本体11向下的大部分光被白胶反射出去,因此,出光率高。经试验,将本发明的CSP LED固定到基板上和将普通的CSPLED固定到基板上,前者的出光率高出了后者的18%-22%。
上述CSP LED的成型方法是:
步骤(1)至步骤(3)与实施例1的步骤(1)至步骤(3)相同。
(4)如图24所示,在第一载台5上注入封装胶2,由于封装胶由挡光胶和荧光胶组成,因此,可将挡光胶和荧光胶分开加入,可先在第一载台5上注入荧光胶,然后将每行或每列相邻正装芯片之间荧光胶上切割形成用于灌入挡光胶的沟槽,让封装胶2包覆在正装芯片本体的侧面和顶面上;如图25所示,用压板102按压封装胶2,这样,能更好的控制封装胶2与凹陷腔52底面之间的间隙大小,同时能提高封装胶2上表面的平整度和对应于凹陷腔封装胶下表面的平整度。在该步骤中,凹陷腔52底面与第一载台上表面具有高度差,且封装胶为半固化状态,使得封装胶不容易进入到凹陷腔内,封装胶2与凹陷腔52的底面形成空隙。为了更好的防止封装胶在凹陷腔52位置处出现塌陷的现象,在载板51上位于凹陷腔的四周具有凸起,如图24所示,该凸起可由凹陷腔向下凹陷自然形成。
(5)让封装胶2固化。
步骤(6)至步骤(15)与实施例1的步骤(6)至步骤(15)相同。最终形成如图40至图41所示的CSP LED。在涂白胶时,也可以让白胶层高于延伸电极3的底面。
上述成型工艺简单,且能成型面积较大的延伸电极3和白胶层4,方便安装CSPLED,电连接性能好,可防止锡膏上爬,同时出光效率高。
如果白胶层4高于延伸电极3的底面,当CSP LED安装到基板上后,白胶层4与基板之间有间隙。因此,即使白胶层4具有向下的毛刺,也不会影响延伸电极3与基板的紧密接触,另外,如果白胶层4受热膨胀,白胶层下方也给予其膨胀的空间,因此,减小CSP LED与基板连接的空洞率,解决了由于白胶层切割存在毛刺以及延伸电极3与基板焊接过程中受热导致延伸电极3与基板之间电连接不可靠的问题,使得CSP LED与基板的连接更加的牢固。
在涂白胶时,可以在同一正装芯片的正负电极之间不填充白胶。
实施例6。
如图42至图44所示,CSP LED 100单面出光,CSP LED 100包括正装芯片1,正装芯片1包括正装芯片本体11和设在正装芯片本体11底部的电极12,所述的电极包括正电极和负电极。
在正装芯片1的侧面和顶面封装有封装胶2,所述的封装胶包括挡光胶2a和荧光胶2b。正装芯片1的四周封装有挡光胶2a,挡光胶为白胶,这种挡光胶吸光少,而且对光具有反射作用。正装芯片1的顶面上封装有荧光胶2b;挡光胶2a的底面与电极的底面平齐。
如图42所示,挡光胶2a的顶面与顶面的荧光胶2b平齐。避免因挡光胶2a高于荧光胶而影响出光角度。
作为另一种结构,如图45所示,顶面的荧光胶2b可全部覆盖在正装芯片和挡光胶2a上。
作为改进,如图46所示,挡光胶2a的顶面与正装芯片本体11的顶面平齐,顶面的荧光胶盖住挡光胶2a的一部分,减小在挡光胶2a的上方出现黄光。
作为改进,如图47所示,在正装芯片的侧面和顶面封装有荧光胶2b,在侧面且位于荧光胶外设有挡光胶2a,由于正装芯片1与挡光胶2a之间也设有封装胶2b,从而能使得正装芯片侧面发出的光激发封装胶产生的光被挡光胶反射出光,进而提升出光效率。
在电极12的底部设有延伸电极3,延伸电极3的外端凸出电极12,延伸电极3的面积大于电极12的面积,在本发明中,所记载的面积为正投影面积。在本实施例中延伸电极的大小、位置以及结构与实施例1中延伸电极的大小、位置以及结构相同。
在正装芯片本体11的下方设有白胶层4,在本实施例中,在正电极和负电极之间以及延伸电极外填充有白胶形成白胶层4。
在本实施例中,由于四周设置了挡光胶2a,因此,该结构的CSP LED只有顶面出光,再加上挡光胶2a对光具有反射作用,通过挡光胶2a能将四周的光反射出去,提高了光的利用率。
在固定正装芯片1前,已经在正装芯片1上封装了封装胶2,而且封装胶2是封装在正装芯片的侧面和与电极相对的顶面上,改变了原有的正装芯片的使用方式。减小了CSPLED100的体积和质量。
将上述CSP LED安装基板上后,由于延伸电极3的面积大于电极12的面积,使得该CSP LED 100与基板连接时,电连接的面积大,因此,方便固定本发明的CSP LED 100,固定的可靠性和牢固性高,而且电连接性也好。由于在电极12的下方成型了延伸电极3,而且面积相对较大,延伸电极3的外端凸出电极12,因此,焊接的锡膏不容易上爬到正装芯片本体11上,避免出现短路的现象。由于成型了白胶层4,白胶层4的反射率高,当CSP LED 100安装后,当设置了白胶层4后,正装芯片本体11向下的大部分光被白胶反射出去,因此,出光率高。经试验,将本发明的CSP LED固定到基板上和将普通的CSP LED固定到基板上,前者的出光率高出了后者的18%-22%。
上述CSP LED的成型方法是:
步骤(1)至步骤(3)与实施例1的步骤(1)至步骤(3)相同。
(4)在第一载台5上加入挡光胶,让挡光胶与正装芯片本体的顶面平齐或高于正装芯片本体的顶面;固化挡光胶,打磨挡光胶;然后在挡光胶上加入荧光胶,让封装胶2包覆在正装芯片1的侧面和顶面上,在本实施例中,封装胶2的底面与电极12的底面平齐。
(5)让封装胶2固化。
步骤(6)至步骤(15)与实施例1的步骤(6)至步骤(15)相同。最终形成如图42至图44所示的CSP LED。在涂白胶时,也可以让白胶层高于延伸电极3的底面。针对图47的结构的形成方法与上述步骤相同,只是步骤(4)中先在第一载台5内注入荧光胶,然后在正装芯片周围的荧光胶上切割形成用于灌入挡光胶的槽,最后灌入挡光胶即可。
上述成型工艺简单,且能成型面积较大的延伸电极3和白胶层4,方便安装CSPLED,电连接性能好,可防止锡膏上爬,同时出光效率高。
如果白胶层4高于延伸电极3的底面,当CSP LED安装到基板上后,白胶层4与基板之间有间隙。因此,即使白胶层4具有向下的毛刺,也不会影响延伸电极3与基板的紧密接触,另外,如果白胶层4受热膨胀,白胶层下方也给予其膨胀的空间,因此,减小CSP LED与基板连接的空洞率,解决了由于白胶层切割存在毛刺以及延伸电极3与基板焊接过程中受热导致延伸电极3与基板之间电连接不可靠的问题,使得CSP LED与基板的连接更加的牢固。
在涂白胶时,可以在同一正装芯片的正负电极之间不填充白胶。
实施例7。
如图48和图49所示,CSP LED 100单面出光,CSP LED 100包括正装芯片1,正装芯片1包括正装芯片本体11和设在正装芯片本体11底部的电极12,所述的电极包括正电极和负电极。
在正装芯片本体11的侧面和顶面封装有封装胶2,所述的封装胶包括挡光胶2a和荧光胶2b。正装芯片本体11的四周封装有挡光胶2a,挡光胶为白胶,这种挡光胶吸光少,而且对光具有反射作用。正装芯片本体11的顶面上封装有荧光胶2b;挡光胶2a的底面高于电极的底面。
如图48所示,挡光胶2a的顶面与顶面的荧光胶2b平齐。避免因挡光胶2a高于荧光胶而影响出光角度。
作为另一种结构,顶面的荧光胶2b可全部覆盖在正装芯片和挡光胶2a上。
作为改进,挡光胶2a的顶面与正装芯片本体11的顶面平齐,顶面的荧光胶盖住挡光胶2a的一部分,减小在挡光胶2a的上方出现黄光。
作为改进,在正装芯片的侧面和顶面封装有荧光胶2b,在四周且位于荧光胶外设有挡光胶2a,由于正装芯片1与挡光胶2a之间也设有封装胶2b,从而能使得正装芯片侧面发出的光激发荧光胶产生的光被挡光胶反射出光,进而提升出光效率。
在电极12的底部设有延伸电极3,延伸电极3的外端凸出电极12,延伸电极3的面积大于电极12的面积,在本发明中,所记载的面积为正投影面积。在本实施例中延伸电极的大小、位置以及结构与实施例1中延伸电极的大小、位置以及结构相同。
在正装芯片本体11的下方设有白胶层4,在本实施例中,在正电极和负电极之间以及延伸电极外填充有白胶形成白胶层4。
在固定正装芯片1前,已经在正装芯片1上封装了封装胶2,而且封装胶2是封装在正装芯片的侧面和与电极相对的顶面上,改变了原有的正装芯片的使用方式。减小了CSPLED100的体积和质量。
将上述CSP LED安装基板上后,由于延伸电极3的面积大于电极12的面积,使得该CSP LED 100与基板连接时,电连接的面积大,因此,方便固定本发明的CSP LED 100,固定的可靠性和牢固性高,而且电连接性也好。由于在电极12的下方成型了延伸电极3,而且面积相对较大,延伸电极3的外端凸出电极12,因此,焊接的锡膏不容易上爬到正装芯片本体11上,避免出现短路的现象。由于成型了白胶层4,白胶层4的反射率高,当CSP LED 100安装后,当设置了白胶层4后,正装芯片本体11向下的大部分光被白胶反射出去,因此,出光率高。经试验,将本发明的CSP LED固定到基板上和将普通的CSP LED固定到基板上,前者的出光率高出了后者的18%-22%。
上述CSP LED的成型方法是:
步骤(1)至步骤(3)与实施例1的步骤(1)至步骤(3)相同。
(4)如图24所示,在第一载台5上注入封装胶2,封装胶由荧光胶和挡光胶组成,让封装胶2包覆在正装芯片本体的侧面和顶面上;如图25所示,用压板102按压封装胶2,这样,能更好的控制封装胶2与凹陷腔52底面之间的间隙大小,同时能提高封装胶2上表面的平整度和对应于凹陷腔封装胶下表面的平整度。在该步骤中,凹陷腔52底面与第一载台上表面具有高度差,且封装胶为半固化状态,使得封装胶不容易进入到凹陷腔内,封装胶2与凹陷腔52的底面形成空隙。为了更好的防止封装胶在凹陷腔52位置处出现塌陷的现象,在载板51上位于凹陷腔的四周具有凸起,如图24所示,该凸起可由凹陷腔向下凹陷自然形成。
(5)让封装胶2固化。
步骤(6)至步骤(15)与实施例1的步骤(6)至步骤(15)相同。最终形成如图48至图49所示的CSP LED。在涂白胶时,也可以让白胶层高于延伸电极3的底面。
上述成型工艺简单,且能成型面积较大的延伸电极3和白胶层4,方便安装CSPLED,电连接性能好,可防止锡膏上爬,同时出光效率高。
如果白胶层4高于延伸电极3的底面,当CSP LED安装到基板上后,白胶层4与基板之间有间隙。因此,即使白胶层4具有向下的毛刺,也不会影响延伸电极3与基板的紧密接触,另外,如果白胶层4受热膨胀,白胶层下方也给予其膨胀的空间,因此,减小CSP LED与基板连接的空洞率,解决了由于白胶层切割存在毛刺以及延伸电极3与基板焊接过程中受热导致延伸电极3与基板之间电连接不可靠的问题,使得CSP LED与基板的连接更加的牢固。
在涂白胶时,可以在同一正装芯片的正负电极之间不填充白胶。
实施例8
提供一种利用正装芯片成型倒装芯片的方法,包括如下步骤:
(1)提供第二载台,在第二载台上铺设第二隔离膜;将正装芯片的顶面固定到第二隔离膜上,让正装芯片的电极朝上;
(2)在正装芯片电极的一侧涂光刻胶,在光刻胶上盖掩膜版;
(3)曝光;
(4)显影:通过显影液溶解掉不需要的光刻胶,不需要的光刻胶为正装芯片电极对应的溶解区域,溶解区域的面积大于电极的面积;
(5)在溶解区域内蒸镀金属层形成延伸电极;
(6)清洗掉光刻胶;
(7)切割成倒装芯片;
(8)涂白胶;
(9)将第二载台与第二隔离膜分离;
(10)将第二隔离膜与倒装芯片分离。
通过正装芯片的电极上形成延伸电极,从而使得利用正装芯片形成倒装芯片使用,节约成本,且提高连接可靠性。
Claims (6)
1.用正装芯片成型CSP LED的方法,其特征在于包括如下步骤:
(1)让封装胶包裹在多个正装芯片的侧面和顶面上;
(2)提供第二载台,在第二载台上铺设第二隔离膜;将封装胶的顶面固定到第二隔离膜上,让正装芯片的电极朝上;
(3)在正装芯片电极的一侧涂光刻胶,在光刻胶上盖掩膜版;
(4)曝光;
(5)显影:通过显影液溶解掉不需要的光刻胶,不需要的光刻胶为正装芯片电极对应的溶解区域,溶解区域的面积大于电极的面积;
(6)在溶解区域内蒸镀金属层形成延伸电极;
(7)清洗掉光刻胶;
(8)切割成CSP LED;
(9)将第二载台与第二隔离膜分离;
(10)将第二隔离膜与CSP LED分离;
让封装胶包裹在多个正装芯片侧面和顶面的步骤包括:
(1a)提供第一载台,所述的第一载台包括载板,载板上具有一个以上的凹陷腔,凹陷腔的侧面为自上向下朝凹陷腔内延伸的斜面;在载板上位于凹陷腔的四周具有凸起,该凸起由凹陷腔向下凹陷自然形成;
(2a)在第一载台上铺设第一隔离膜,让第一隔离膜贴附在载板、凹陷腔的底面和凹陷腔的侧面上;
(3a)在第一隔离膜上位于凹陷腔内固定正装芯片;让正装芯片的电极与第一隔离膜连接,当正装芯片固定到第一隔离膜上后,电极位于凹陷腔内,电极的上表面与第一隔离膜的上表面平齐或是略低于第一隔离膜的上表面;
(4 a)在第一载台上加入封装胶,让封装胶包覆在正装芯片的侧面和顶面上;
(5 a)提供一压板,用压板按压封装胶;让封装胶固化。
2.根据权利要求1所述的用正装芯片成型CSP LED的方法,其特征在于:溶解区域的前后两侧与电极的前后两侧对齐,溶解区域的内侧与电极的内侧对齐,溶解区域的外侧凸出电极的外侧。
3.根据权利要求1所述的用正装芯片成型CSP LED的方法,其特征在于:在上述步骤(6)中,先在溶解区域内蒸镀钛层,然后在钛层上蒸镀镍层,最后在镍层上蒸镀铜层。
4.根据权利要求1用正装芯片成型CSP LED的方法,其特征在于:让封装胶包裹在多个正装芯片侧面和顶面的步骤包括:
(1b)提供第三载台,在第三载台上铺设第三隔离膜,在第三隔离膜上预先注上封装胶;
(2b)提供第一载台,在第一载台上铺设第一隔离膜,在第一隔离膜上设置一个以上的正装芯片;
(3b)让正装芯片逐渐伸入到封装胶内,让封装胶包覆在正装芯片的侧面和顶面上;控制载板与载胶装置的距离,让封装胶与正装芯片的电极底面具有间隙;
(4b)待封装胶固化后将封装胶与第三隔离膜分离。
5.根据权利要求1所述的用正装芯片成型CSP LED的方法,其特征在于:在步骤(7)中,清洗掉了光刻胶后涂白胶。
6.根据权利要求5所述的用正装芯片成型CSP LED的方法,其特征在于:涂完白胶后对白胶和金属层进行研磨,让白胶和金属层在同一平面内。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201511013221.3A CN105449080B (zh) | 2015-12-31 | 2015-12-31 | 用正装芯片成型csp led的方法和成型倒装芯片的方法及csp led |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201511013221.3A CN105449080B (zh) | 2015-12-31 | 2015-12-31 | 用正装芯片成型csp led的方法和成型倒装芯片的方法及csp led |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105449080A CN105449080A (zh) | 2016-03-30 |
CN105449080B true CN105449080B (zh) | 2018-08-28 |
Family
ID=55559053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201511013221.3A Active CN105449080B (zh) | 2015-12-31 | 2015-12-31 | 用正装芯片成型csp led的方法和成型倒装芯片的方法及csp led |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105449080B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106058021A (zh) * | 2016-07-08 | 2016-10-26 | 深圳市兆驰节能照明股份有限公司 | 芯片级封装发光装置及其制造方法 |
JP6504221B2 (ja) * | 2016-09-29 | 2019-04-24 | 日亜化学工業株式会社 | 発光装置の製造方法 |
DE102017107234A1 (de) * | 2017-04-04 | 2018-10-18 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Vielzahl strahlungsemittierender Halbleiterbauelemente und strahlungsemittierendes Halbleiterbauelement |
WO2019015683A1 (zh) * | 2017-07-21 | 2019-01-24 | 亿光电子工业股份有限公司 | 一种发光装置及其制作方法以及发光模组 |
TWI695521B (zh) | 2017-08-04 | 2020-06-01 | 億光電子工業股份有限公司 | Led封裝結構及其製造方法 |
CN107507899B (zh) * | 2017-08-16 | 2019-11-15 | 深圳市兆驰节能照明股份有限公司 | 单面发光csp光源制造方法 |
CN109728153A (zh) * | 2017-10-30 | 2019-05-07 | 深圳市聚飞光电股份有限公司 | 芯片级封装led光源及其制作方法 |
US10651351B1 (en) * | 2018-11-13 | 2020-05-12 | Cree, Inc. | Light emitting diode packages |
CN109817769B (zh) * | 2019-01-15 | 2020-10-30 | 申广 | 一种新型led芯片封装制作方法 |
CN110707198A (zh) * | 2019-09-20 | 2020-01-17 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101677070A (zh) * | 2008-09-18 | 2010-03-24 | 玉晶光电股份有限公司 | 利用微影工艺制作发光二极管及其封装胶材的方法 |
CN103618041A (zh) * | 2013-12-11 | 2014-03-05 | 江阴长电先进封装有限公司 | 一种esd保护的led封装结构及其封装方法 |
CN104854716A (zh) * | 2012-12-10 | 2015-08-19 | 西铁城控股株式会社 | Led装置及其制造方法 |
-
2015
- 2015-12-31 CN CN201511013221.3A patent/CN105449080B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101677070A (zh) * | 2008-09-18 | 2010-03-24 | 玉晶光电股份有限公司 | 利用微影工艺制作发光二极管及其封装胶材的方法 |
CN104854716A (zh) * | 2012-12-10 | 2015-08-19 | 西铁城控股株式会社 | Led装置及其制造方法 |
CN103618041A (zh) * | 2013-12-11 | 2014-03-05 | 江阴长电先进封装有限公司 | 一种esd保护的led封装结构及其封装方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105449080A (zh) | 2016-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105449080B (zh) | 用正装芯片成型csp led的方法和成型倒装芯片的方法及csp led | |
CN105449071B (zh) | 芯片级封装led成型方法及芯片级封装led | |
CN106848045B (zh) | 发光装置以及液晶显示器 | |
CN105161598B (zh) | 一种基于注塑件的csp封装结构及制造工艺 | |
CN102884645A (zh) | 发光装置的制造方法以及发光装置 | |
TWI443875B (zh) | Led封裝結構的製作方法 | |
CN107210342A (zh) | 发光装置及其制造方法 | |
TW201015670A (en) | Ceramic package structure of high power light emitting diode and manufacturing method | |
CN105006512A (zh) | 一种led封装结构及制造方法 | |
CN105390570B (zh) | 一种led封装结构的制造方法 | |
CN105679770B (zh) | 阵列基板及其制造方法 | |
JP2010182770A (ja) | Ledパッケージ、ledパッケージの製造方法、及び金型 | |
CN102299125A (zh) | 半导体装置用封装及其制造方法、以及半导体装置 | |
CN104979447A (zh) | 倒装led封装结构及制作方法 | |
CN206301841U (zh) | 一种具有防水功能的led引线框架 | |
CN204391150U (zh) | 改良的发光二极管封装结构 | |
CN103633237B (zh) | 一种led封装结构及其圆片级封装方法 | |
TW201338211A (zh) | Led封裝結構的製造方法 | |
TW201222886A (en) | LED package structure with a deposited-type phosphor layer and method for making the same | |
CN204885205U (zh) | 倒装led封装结构 | |
TWI440225B (zh) | 發光二極體的製造方法 | |
CN104538529B (zh) | 一种led封装结构及其晶圆级封装方法 | |
CN109860426A (zh) | 一种oled封装结构及封装方法 | |
CN103762292A (zh) | 一种使用低反光的黑色emc塑封材料达到高反光效果的led封装工艺 | |
CN204857782U (zh) | 一种led封装结构及led器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 510890 Huadu District, Guangdong, Guangzhou Flower Town, SAST Road, No. 1, No. 1 Applicant after: Hongli Newell group Limited by Share Ltd Address before: 510890 Huadu District, Guangdong, Guangzhou Flower Town, SAST Road, No. 1, No. 1 Applicant before: Guangzhou Hongli Tronic Co., Ltd. |
|
COR | Change of bibliographic data | ||
GR01 | Patent grant | ||
GR01 | Patent grant |