CN105446418B - 可调式时序产生器 - Google Patents
可调式时序产生器 Download PDFInfo
- Publication number
- CN105446418B CN105446418B CN201510816247.5A CN201510816247A CN105446418B CN 105446418 B CN105446418 B CN 105446418B CN 201510816247 A CN201510816247 A CN 201510816247A CN 105446418 B CN105446418 B CN 105446418B
- Authority
- CN
- China
- Prior art keywords
- sequential
- time
- parameter
- control module
- sequence control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供了一种可调式时序产生器,所述可调式时序产生器具有处理模块、第一时序控制模块及第二时序控制模块。处理模块依据系统信息,判断阶级参数、延迟参数及数量参数。第一时序控制模块依据基准时序产生第一时序。第一时序控制模块依据阶级参数及延迟参数,至少产生第二时序。第二时序控制模块电性连接第一时序控制模块,用以依据数量参数及第一时序,输出至少一个第一输出讯号,并依据数量参数及第二时序,输出至少一个第二输出讯号。
Description
技术领域
本发明系关于一种可调式时序产生器,特别是一种用以提供计算机系统中各元件之运作时序的可调式时序产生器。
背景技术
在现有技术中,半导体元件、测试系统、计算机系统、服务器系统中,配备有用以产生运作所需时序的时序产生器。举例来说,测试系统中依据时序产生器产生的时序,对待测物进行检测。计算机系统中的中央处理器、南桥芯片、北桥芯片或是网际网络的传输亦皆需要依据不同时序来进行运作。服务器系统中的主控制器亦需要依据系统时序对每一个刀锋服务器进行控制。
然而,例如计算机系统中,中央处理器、南桥芯片、北桥芯片或是网络传输模块可能都是以不尽相同的时序来进行运作。而现有的做法中,系统设计者需要分别为每一个电子元件另外设计需要的时序,不仅相当耗费设计时间,亦容易发生设计错误的问题。
发明内容
本发明在于提供一种可调式时序产生器,借以解决先前技术中需要分别为同一个系统内的各电子元件设计时序的问题。
本发明所揭露的可调式时序产生器具有处理模块、第一时序控制模块及第二时序控制模块。处理模块依据系统信息,判断阶级参数、延迟参数及数量参数。第一时序控制模块接收基准时序。第一时序控制模块依据延迟参数产生第一时序,且依据阶级参数及延迟参数,至少产生第二时序。第二时序控制模块电性连接第一时序控制模块,用以依据数量参数及第一时序,输出至少一个第一输出讯号,并依据数量参数及第二时序,输出至少一个第二输出讯号。
根据上述本发明所揭露的可调式时序产生器,通过处理模块依据系统信息来判断阶级参数、延迟参数及数量参数,使第一时序控制模块和第二时序控制模块据以产生第一输出讯号及第二输出讯号,以提供系统中的各电子元件运作所需的时序。换言之,本发明可调式时序产生器可以通过阶级参数、延迟参数及数量参数的设定,提供各电子元件所需的时序,通过此系统设计者不需要再分别为每一个电子元件重新设计时序,而以本发明可调式时序产生器来产生电子元件运作所需的时序,据以减少系统设计者设计时序所花费的时间,并降低时序设计错误的可能性。
以上之关于本揭露内容之说明及以下之实施方式之说明系用以示范与解释本发明之精神与原理,并且提供本发明之专利申请范围更进一步之解释。
附图说明
图1是根据本发明一实施例所绘示之可调式时序产生器的功能方块图。
图2是根据本发明另一实施例所绘示之可调式时序产生器的功能方块图。
图3是根据本发明一实施例所绘示之输出讯号的示意图。
图4是根据本发明另一实施例所绘示之输出讯号的示意图。
图中:10-可调式时序产生器;12-处理模块;14-第一时序控制模块;16-第二时序控制模块;18-配置模块;19-输出端;X1~X8-输出讯号;Z1~Z7-输出讯号。
具体实施方式
以下在实施方式中详细叙述本发明之详细特征以及优点,其内容足以使任何熟习相关技艺者了解本发明之技术内容并据以实施,且根据本说明书所揭露之内容、申请专利范围及图式,本领域技术人员可轻易地理解本发明相关之目的及优点。以下之实施例系进一步详细说明本发明之观点,但非以任何观点限制本发明之范畴。
请参照图1,图1是根据本发明一实施例所绘示之可调式时序产生器的功能方块图,如图所示,可调式时序产生器10具有处理模块12、第一时序控制模块14及第二时序控制模块16。可调式时序产生器可以可程序逻辑装置(Programmable Logic Device)、复杂式可程序逻辑装置(Complex Programmable Logic Device)、现场可程序化闸阵列(Field-programmable gate array,FPGA)或其他合适的装置实现,本实施例不予限制。而处理模块12、第一时序控制模块14及第二时序控制模块16以多个逻辑闸的组合来实现。
处理模块12依据系统信息,判断阶级参数、延迟参数及数量参数。在实际的例子中,可调式时序产生器10提供使用者界面让系统设计者可以输入系统信息,例如输入系统中多个电子元件分别需要的时序态样、时序输出的时间延迟或同一种时序态样需要输出给几个电子元件。换言之,处理模块12依据使用者输入的内容所判断的阶级参数、延迟参数及数量参数中,阶级参数指示第一时序控制模块14产生的时序数量,例如第一时序控制模块14产生第一时序、第二时序及第三时序。延迟参数指示第一时序、第二时序及第三时序彼此延迟的时间,意即例如第一时序的上升边缘与第二时序的上升边缘依相差的时序周期为第一时序对第二时序延迟的时间。数量参数指示第二时序控制模块16产生第一输出讯号的数量以及产生第二输出讯号的数量,例如数量参数指示第二时序控制模块16产生2个第一输出讯号以及产生3个第二输出讯号,容后以实际的例子详述。
第一时序控制模块14依据基准时序产生第一时序,依据阶级参数及延迟参数,至少产生第二时序。也就是说,第一时序控制模块14用以产生不同的第一时序、第二时序或其他更多的时序。基准时序例如为固定周期的讯号,使第一时序、第二时序或其他的时序以基准时序的周期做为基准产生不同态样的时序。而阶级参数决定第一时序控制模块14产生时序的数量,例如阶级参数为3将指示第一时序控制模块14产生3种态样的时序。
第二时序控制模块16电性连接第一时序控制模块14,用以依据数量参数及第一时序,输出至少一个第一输出讯号,并依据数量参数及第二时序,输出至少一个第二输出讯号。举例来说,第二时序控制模块16接收由第一时序控制模块14产生的第一时序,并依据数量参数系指定第一输出讯号为2个,而将第一时序重制输出为2个第一输出讯号,依据数量参数系指定第二输出讯号为3个,将第二时序重制输出为3个第二输出讯号。
在另一实施例中,可调式时序产生器10更具有配置模块18和多个输出端19。请参照图2,图2是根据本发明另一实施例所绘示之可调式时序产生器的功能方块图。如图2所示,配置模块18电性连接至第二时序控制模块16,多个输出端19电性连接配置模块18。配置模块18用以配置输出端19输出第一输出讯号和第二输出讯号。在一个实施例中,输出端19设置于可调式时序产生器10的外表面,且用以电性连接外部装置,例如中央处理器、南桥芯片、北桥芯片、网络传输模块或计算机系统中其他合适的电子元件。
为了更清楚说明可调式时序产生器10输出第一输出讯号和第二输出讯号的方式,请一并参照图2和图3,图3是根据本发明一实施例所绘示之输出讯号的示意图。如图所示,以计算机系统为例来说,处理模块12依据系统信息,判断阶级参数为3、延迟参数包含第一延迟参数为1和第二延迟参数为2、数量参数包含第一数量参数为2、第二数量参数为2及第三数量参数为3。换言之,计算机系统中具有7个电子元件需要可调式时序产生器10提供运作时序,且其中中央处理器和第一电源具有相同的运作时序,南桥芯片和网络传输模块具有相同的运作时序,存储器模块、北桥芯片和第二电源具有相同的运作时序。因此依据系统设计者依据计算机系统所需要的系统信息输入至可调式时序产生器10,而使处理模块12依据系统信息判断前述的参数。
接着,第一时序控制模块14接收基准时序Ref,并在基准时序Ref的第一个上升边缘产生第一时序,而第二时序控制模块16接收第一时序控制模块14产生的第一时序,并依据第一数量参数为2而输出以第一时序为准的2个第一输出讯号Z1、Z2,并由配置模块18将第一输出讯号Z1由第一输出端输出给中央处理器,将第二输出讯号Z2由第二输出端输出给第一电源。当输出第一输出讯号Z1、Z2至中央处理器和第一电源后,第一时序控制模块14依据第一延迟参数为1,在基准时序Ref的第一个下降边缘产生的第二时序,换言之,第二时序的上升边缘延迟第一时序的上升边缘1个时间区间。第二时序控制模块16依据第二数量参数为2而输出以第二时序为准的2个第二输出讯号Z3、Z4,并由配置模块18将第二输出讯号Z3由第三输出端输出给南桥芯片,并将第二输出讯号Z4由第四输出端输出给网络传输模块。
同理地,当输出第二输出讯号Z3、Z4至南桥芯片和网络传输模块后,第一时序控制模块14依据第二延迟参数为2,在基准时序Ref的第二个下降边缘产生的第三时序,也就是说,第三时序的上升边缘延迟第二时序的上升边缘2个时间区间,并第二时序控制模块16依据第二数量参数为3而输出以第三时序为准的3个第三输出讯号Z5、Z6、Z7,并由配置模块18将第三输出讯号Z5由第五输出端输出给存储器模块,将第三输出讯号Z6由第六输出端输出给北桥芯片,将第三输出讯号Z7由第七输出端输出给第二电源。
在本实施例中,第一时序的上升边缘与第二时序的上升边缘依据第一延迟参数为1相差一个时间区间,亦即相差基准时序的半个周期,在其他实施例中,亦可以设定第一延迟参数为0.5来表示第一时序的上升边缘与第二时序的上升边缘相差基准时序的半个周期。前述的参数数值仅为方便说明之用,本实施例不予限制参数的数值设定和可调式时序产生器10判读参数值的方式,系统设计者可依据实际需求设计。
此外,在一个实施例中,配置模块18更依据外部装置的位置,来配置输出端。详细来说,例如中央处理器、存储器模块和网络传输模块系位在可调式时序产生器10的第一侧,第一电源和南桥芯片系位于可调式时序产生器10的第二侧,北桥芯片和第二电源系位于可调式时序产生器10的第三侧,则配置模块18则配置位于第一侧的输出端分别输出第一输出讯号Z1、第二输出讯号Z4和第三输出讯号Z5给中央处理器、网络传输模块和存储器模块,配置位于第二侧的输出端分别输出第一输出讯号Z2和第二输出讯号Z3给第一电源和南桥芯片,配置位于第三侧的输出端分别输出第三输出讯号Z6和第三输出讯号Z7给北桥芯片和第二电源。
此外,在另一个实施例中,请一并参照图2和图4,图4是根据本发明另一实施例所绘示之输出讯号的示意图。如图所示,处理模块12更依据系统信息判断时间区间参数,并由第一时序控制模块14依据时间区间参数决定第一时序的下降边缘触发的时间和第二时序的下降边缘触发的时间。
以实际的例子来说,处理模块12依据系统信息,判断阶级参数为4、延迟参数包含第一延迟参数为2、第二延迟参数为2和第三延迟参数为3,数量参数包含第一数量参数为2、第二数量参数为2、第三数量参数为3和第四数量参数为1,时间区间参数包含第一时间区间参数为1、第二时间区间参数为2、第三时间区间参数为1和第四时间区间参数为1。
接着,第一时序控制模块14接收基准时序Ref,并依据基准时序Ref产生第一时序,且依据第一时间区间参数为1,在每一个基准时序Ref的一个高电压位准区间结束时,第一时序的电压位准亦跟着下降,亦即依据时间区间参数决定第一时序的下降边缘触发的时间,而第二时序控制模块16接收第一时序控制模块14产生的第一时序,并依据第一数量参数为2而输出相同于第一时序的2个第一输出讯号X1、X2。
当输出第一输出讯号X1、X2后,第一时序控制模块14依据第一延迟参数为2,产生延迟第一时序2个时间区间的第二时序,并依据第二时间区间参数为2,第二时序的高电压位准维持2个时间区间后下降,亦即维持一个基准时序的周期时间后下降。第二时序控制模块16接收第一时序控制模块14产生的第二时序,并依据第二数量参数为2而输出相同于第二时序的2个第二输出讯号X3、X4。
同理地,当输出第二输出讯号X3、X4后,第一时序控制模块14依据第二延迟参数为2,产生延迟第一时序2个时间区间的第三时序,并依据第三时间区间参数为1,第三时序的高电压位准维持1个时间区间。第二时序控制模块16接收第一时序控制模块14产生的第三时序,并依据第三数量参数为3输出相同于第三时序的3个第三输出讯号X5、X6、X7。当输出第三输出讯号X5、X6、X7后,第一时序控制模块14依据第三延迟参数为3,产生延迟第一时序3个时间区间的第四时序,并依据第四时间区间参数为1,第四时序的高电压位准维持1个时间区间。第二时序控制模块16接收第一时序控制模块14产生的第四时序,并依据第四数量参数为1输出相同于第四时序的1个第四输出讯号X8。
在本实施例中,延迟参数系相对于第一时序,例如当第二延迟参数为2,第三时序系相对于第一时序延迟2个时间区间。在前一个实施例中,延迟参数系相对于前一个输出的时序,例如当第二延迟参数为2,第三时序系相对于第二时序延迟2个时间区间。在其他实施例中,系统设计者可以依据实际需求自行设计可调式时序产生器10判读参数值的方式,本实施例不予限制。此外,与前一个实施例同样地,配置模块18可以依据电子元件的位置,来配置输出端输出第一输出讯号X1、X2、第二输出讯号X3、X4、第三输出讯号X5、X6、X7及第四输出讯号X8。
综合以上所述,本发明实施例提供一种可调式时序产生器,通过处理模块依据系统信息来判断阶级参数、延迟参数及数量参数,使第一时序控制模块和第二时序控制模块依据阶级参数、延迟参数及数量参数,产生系统中的各电子元件运作所需的时序。并且,在一个实施例中,更可依据可调式时序产生器与电子元件的位置关系,决定可调式时序产生器输出时序的输出端。如此一来,系统设计者不需要再分别为每一个电子元件重新设计时序,而以本发明可调式时序产生器来产生电子元件运作所需的时序,据以减少系统设计者设计时序所花费的时间,并降低时序设计错误的可能性。
虽然本发明以前述之实施例揭露如上,然其并非用以限定本发明。在不脱离本发明之精神和范围内,所为之更动与润饰,均属本发明之专利保护范围。关于本发明所界定之保护范围请参考所附之申请专利范围。
Claims (8)
1.一种可调式时序产生器,包括:
一处理模块,依据一系统信息,判断至少一阶级参数、至少一延迟参数及至少一数量参数;
一第一时序控制模块,依据一基准时序,产生一第一时序,并依据该阶级参数及该延迟参数,至少产生一第二时序;以及
一第二时序控制模块,电性连接该第一时序控制模块,该第二时序控制模块依据该数量参数及该第一时序,输出至少一第一输出讯号,并依据该数量参数及该第二时序,输出至少一第二输出讯号;
其中该第一时序的上升边缘与该第二时序的上升边缘依据该延迟参数相差至少一时间区间,且该时间区间关联于该基准时序。
2.如请求项1所述之可调式时序产生器,更包括多个输出端及一配置模块,该配置模块配置该第一输出讯号从该些输出端其中之一输出,以及配置该第二输出讯号从该些输出端其中之另一输出。
3.如请求项2所述之可调式时序产生器,其中该些输出端设置于该可调式时序产生器的外表面,该些输出端用以电性连接一第一外部装置及一第二外部装置,该配置模块依据该第一外部装置及该第二外部装置的位置,配置该输出端其中之二输出该第一输出讯号。
4.如请求项3所述之可调式时序产生器,其中该第一外部装置及该第二外部装置具有相同的运作时序。
5.如请求项1所述之可调式时序产生器,其中该处理模块更依据该系统信息,判断至少一时间区间参数,该第一时序控制模块依据该时间区间参数决定该第一时序的下降边缘触发的时间,且该第一时序控制模块依据该时间区间参数决定该第二时序的下降边缘触发的时间。
6.如请求项1所述之可调式时序产生器,其中该阶级参数指示该第一时序控制模块产生的时序数量,且该第一时序控制模块依据该阶级参数产生的时序数量为三个以上。
7.如请求项1所述之可调式时序产生器,其中该数量参数指示该第二时序控制模块产生该第一输出讯号的数量以及产生该第二输出讯号的数量。
8.如请求项1所述之可调式时序产生器,其中该系统信息关联于一计算机系统中多个元件的运作时序。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510816247.5A CN105446418B (zh) | 2015-11-20 | 2015-11-20 | 可调式时序产生器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510816247.5A CN105446418B (zh) | 2015-11-20 | 2015-11-20 | 可调式时序产生器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105446418A CN105446418A (zh) | 2016-03-30 |
CN105446418B true CN105446418B (zh) | 2018-03-06 |
Family
ID=55556733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510816247.5A Active CN105446418B (zh) | 2015-11-20 | 2015-11-20 | 可调式时序产生器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105446418B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103606357A (zh) * | 2013-11-15 | 2014-02-26 | 四川长虹电器股份有限公司 | 液晶电视背光时序控制方法及系统 |
CN104267702A (zh) * | 2014-10-11 | 2015-01-07 | 哈尔滨工业大学 | 基于SOPC技术的Galatea型等离子体磁约束装置时序控制系统 |
-
2015
- 2015-11-20 CN CN201510816247.5A patent/CN105446418B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103606357A (zh) * | 2013-11-15 | 2014-02-26 | 四川长虹电器股份有限公司 | 液晶电视背光时序控制方法及系统 |
CN104267702A (zh) * | 2014-10-11 | 2015-01-07 | 哈尔滨工业大学 | 基于SOPC技术的Galatea型等离子体磁约束装置时序控制系统 |
Also Published As
Publication number | Publication date |
---|---|
CN105446418A (zh) | 2016-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3105651B1 (en) | Calibrating a power supply using power supply monitors | |
US9772676B2 (en) | Adaptive voltage scaling based on stage transitions or ring oscillator revolutions | |
CN104425411B (zh) | 半导体器件和半导体器件的操作方法 | |
CN104035023A (zh) | Mcu的测试方法和系统 | |
CN106126854B (zh) | 一种软硬件协同仿真交易器和仿真系统 | |
JP2008140821A (ja) | 半導体装置および半導体装置の設計方法 | |
CN105528477B (zh) | 芯片内部功能模块的电源压降检测方法、装置及芯片 | |
CN105446418B (zh) | 可调式时序产生器 | |
CN101192820A (zh) | 一种延迟模块以及开回路控制装置与方法 | |
Wang et al. | The design of a rapid prototype platform for ARM based embedded system | |
CN104699214B (zh) | 动态电压频率调整装置及方法 | |
CN102929778B (zh) | 众核阵列上并行测试的控制方法及硅后验证系统 | |
CN107797046A (zh) | 集成电路及集成电路的一输入输出接口的测试方法 | |
CN105204325B (zh) | 定时方法和电路 | |
Zhong et al. | Parameter and UVM, making a layered testbench powerful | |
CN105785085A (zh) | 基于同步时钟信号下的合并单元检测模拟源及输出方法 | |
Zumel et al. | Co-simulation PSIM-ModelSim oriented to digitally controlled switching power converters | |
CN104992003B (zh) | 一种开关电源的仿真设计方法 | |
WO2018093592A1 (en) | Power generation system test apparatus and method | |
CN102193898A (zh) | 电脑系统的中央处理器开核装置 | |
CN110633777A (zh) | 一种物理不可复制功能标签产生方法及电路 | |
Liang et al. | Method for analog-mixed signal design verification and model calibration | |
Zhao et al. | Development of FF Bus Temperature Transmitter Based on IMC | |
CN207111075U (zh) | 一种数据采集模块 | |
LI et al. | Research on integration of quality testing based on communication technology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |