CN105427780B - 片上系统(soc)装置、显示驱动器以及soc系统 - Google Patents
片上系统(soc)装置、显示驱动器以及soc系统 Download PDFInfo
- Publication number
- CN105427780B CN105427780B CN201510580461.5A CN201510580461A CN105427780B CN 105427780 B CN105427780 B CN 105427780B CN 201510580461 A CN201510580461 A CN 201510580461A CN 105427780 B CN105427780 B CN 105427780B
- Authority
- CN
- China
- Prior art keywords
- image data
- output
- mode
- signal
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G3/2096—Details of the interface to the display terminal specific for a flat panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Multimedia (AREA)
- Computer Graphics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of El Displays (AREA)
Abstract
提供了片上系统(SOC)装置、显示驱动器和SOC系统。所述片上系统(SoC)装置包括:显示控制器,被配置为接收触发信号,并基于触发信号输出图像数据;收发器,被配置为接收第一中断。在第一模式下,显示控制器被配置为与触发信号的脉冲同步地输出图像数据。在与第一模式不同的第二模式下,显示控制器被配置为仅在接收到第一中断之后与触发信号中包括的脉冲同步地输出图像数据。
Description
本申请要求于2014年9月12日在美国专利商标局提交的第62/049,508号临时专利申请的优先权和2014年11月27日在韩国知识产权局提交的第10-2014-0167569号韩国专利申请的优先权,每件专利申请的全部内容通过引用包含于此。
技术领域
发明构思的一个或更多个示例实施例涉及片上系统(SoC)器件、显示驱动器和/或包括该显示驱动器的SoC系统。
背景技术
随着图像分辨率的提高,已经增加了移动应用处理器与显示驱动器集成电路(IC)之间的数据通信以及由移动应用处理器和/或显示驱动器IC产生的功耗。因此,正在进行对降低功耗的方法的研究。
发明内容
发明构思的一个或更多个示例实施例提供了在被驱动为输出图像时具有降低的功耗的片上系统(SoC)装置。
发明构思的一个或更多个示例实施例还提供了在被驱动为输出图像时具有降低的功耗的显示驱动器。
发明构思的一个或更多个示例实施例还提供了在被驱动为输出图像时具有降低的功耗的SoC系统。
发明构思将在一些示例实施例的下面的说明书中加以描述,或者将通过一些示例实施例的下面的说明书而变得明显。
至少一个示例实施例提供一种片上系统装置,所述片上系统装置包括显示控制器和收发器,显示控制器被配置为接收触发信号并基于触发信号输出图像数据,收发器被配置为接收第一中断。在第一模式下,显示控制器被配置为与触发信号的脉冲同步地输出图像数据。在与第一模式不同的第二模式下,显示控制器被配置为仅在接收到第一中断之后才与触发信号的脉冲同步地输出图像数据。
根据至少一些示例实施例,图像数据可以在第一模式下包括运动图像数据,和/或图像数据可以在第二模式下包括静止图像数据。
在第一模式下,显示控制器可以被配置为每秒输出图像数据n次,其中,n为自然数。在第二模式下,显示控制器可以被配置为每秒输出图像数据m次,其中,m为小于n的自然数。
收发器还可以被配置为从显示驱动器接收触发信号。显示驱动器可以被配置为基于从显示控制器输出的图像数据来产生图像信号,并将产生的图像信号供应到显示面板。
收发器还可以被配置为与触发信号同步地接收第一中断。
收发器还可以被配置为与触发信号的第一脉冲同步地接收第一中断,显示控制器还可被配置为与触发信号的第二脉冲同步地输出图像数据,第二脉冲与第一脉冲不同。
图像数据可以存储在外部存储器中,显示控制器还可以被配置为控制外部存储器,以与触发信号的脉冲同步地输出图像数据。
显示控制器可以被配置为响应于在第一模式下同一图像数据连续输出p次而从第一模式切换到第二模式。在这种情况下,p为大于2或等于2的自然数。
显示控制器还可以被配置为基于在收发器处接收到的第一中断而在第二模式下操作,显示控制器还可以被配置为响应于由收发器发送的第二中断而从第二模式切换到第一模式,第二中断可与第一中断不同。
至少一个其他示例实施例提供一种片上系统装置,所述片上系统装置包括显示控制器和收发器,显示控制器被配置为接收每秒包括n个脉冲的触发信号并基于接收到的触发信号输出图像数据,其中,n为自然数,收发器被配置为接收中断。在第一模式下,显示控制器被配置为基于触发信号而每秒输出图像数据n次。在与第一模式不同的第二模式下,显示控制器被配置为基于触发信号和接收到的中断而每秒输出图像数据m次,并且m为小于n的自然数。
根据至少一些示例实施例,收发器还可以配置为每秒接收中断m次,并且m可以根据图像数据来确定。
在第一模式下,图像数据可以包括第一图像数据和第二图像数据,其中,第一图像数据与第二图像数据不同。在第二模式下,图像数据可以包括第三图像数据和第四图像数据,其中,第三图像数据和第四图像数据可以相同。
至少一个其他示例实施例提供一种显示驱动器,所述显示驱动器包括驱动器和图像分析器,驱动器被配置为基于接收到的图像数据产生图像信号并输出产生的图像信号。图像分析器被配置为:基于图像数据来确定图像信号的帧率;基于确定的帧率来产生中断;输出产生的中断,产生的所述中断表示/指示用于在驱动器处接收图像数据的时序。
根据至少一些示例实施例,驱动器还可以被配置为将产生的图像信号输出到显示面板,显示面板可以包括镓铟锌氧化物(GIZO)面板。
显示驱动器还可以包括计数器,计数器用于确定产生的中断的输出时序。
显示驱动器还可以被配置为输出具有多个脉冲的触发信号。当图像数据与所述多个脉冲的第一脉冲同步而不是与同所述多个脉冲的所述第一脉冲相邻的所述多个脉冲的第二脉冲同步时,图像分析器可以被配置为分析与所述多个脉冲的所述第一脉冲同步的图像数据,以确定将要被输出到显示面板的图像信号的帧率。
显示驱动器还可以包括被配置为存储接收到的图像数据的帧缓冲器。当存储在帧缓冲器中的图像数据没有在第一时序更新时,图像分析器可以被配置为分析存储在帧缓冲器中的图像数据,以确定将要被输出到显示面板的图像信号的帧率。
图像数据可以包括静止图像数据。
至少一个其他示例实施例提供一种片上系统系统,所述片上系统系统包括:显示驱动器,被配置为基于图像数据产生图像信号,并且输出图像信号,片上系统(SoC)装置,被配置为基于来自显示驱动器的触发信号将图像数据供应到显示驱动器。当图像数据为第一图像数据时,片上系统装置被配置为响应于触发信号而将图像数据供应到显示驱动器。当图像数据为与第一图像数据不同的第二图像数据时,片上系统装置被构造为:从显示驱动器接收中断;响应于触发信号和接收到的中断向显示驱动器输出图像数据。
第一图像数据可以包括运动图像数据,第二图像数据可以包括静止图像数据。
显示驱动器可以包括:图像分析器,被构造为分析第二图像数据以确定图像信号的帧率;基于确定的帧率来产生中断;将产生的中断输出到SoC装置。
触发信号可以包括多个脉冲。当图像数据与所述多个脉冲的第一脉冲同步而不与同所述多个脉冲的所述第一脉冲相邻的所述多个脉冲的第二脉冲同步时,图像分析器可以被配置为解析与所述多个脉冲的所述第一脉冲同步的图像数据,以确定图像信号的帧率。
至少一个其他示例实施例提供一种片上系统装置,所述片上系统装置包括显示控制器,该显示控制器被配置为:在第一模式下,与接收到的触发信号的多个脉冲同步地输出图像数据;在第二模式下,仅在接收到第一中断信号之后才与接收到的触发信号的脉冲同步地输出图像数据;响应于与接收到的触发信号的阈值数量的连续脉冲同步地输出同一图像数据,从第一模式切换到第二模式。
所述SoC装置还可以包括:中断控制器,被配置为响应于事件向显示控制器输出第二中断信号。显示控制器还可以被配置为响应于第二中断信号而从第二模式切换到第一模式。在第一模式下输出的图像数据可以是运动图像数据,在第二模式下输出的图像数据可以是静止图像数据。
在第一模式下,显示控制器可以被配置为与接收到的触发信号的所述多个脉冲中的每个脉冲同步地输出图像数据。
在第二模式下,显示控制器可以被配置为:在第一时间段期间接收第一中断信号;与在第二时间段期间接收到的触发信号的仅一个脉冲同步地输出图像数据,第二时间段与第一时间段相邻。连续脉冲的阈值数量可以大于2或等于2。
在第一模式下,显示控制器可以被配置为以第一频率输出图像数据,第一频率对应于触发信号的频率。在第二模式下,显示控制器可以被配置为以第二频率输出图像数据,第二频率小于触发信号的频率。
附图说明
通过详细地描述在附图中示出的示例实施例,发明构思的示例实施例将变得更加明显,在附图中:
图1是根据发明构思的示例实施例的片上系统(SoC)的框图;
图2是在图1中示出的SoC装置的示例实施例的框图;
图3是在图1中示出的显示驱动器的示例实施例的框图;
图4至图10是示出在图1中示出的SoC系统的示例实施例的示例操作的图;
图11是包括在根据发明构思的另一个示例实施例的SoC系统中包括的显示驱动器的框图;
图12是包括在根据发明构思的又一个示例实施例的SoC系统中的显示驱动器的框图;
图13是根据发明构思的另一个示例实施例的SoC系统的框图;
图14至图16示出其中可以实现根据发明构思的一个或更多个示例实施例的SoC系统的示例半导体系统。
具体实施方式
通过参照下面的示例实施例的具体描述和附图,发明构思将变得更容易理解。然而,发明构思可以以许多不同形式实施,不应被解释为局限于在此阐述的示例实施例。相反,提供这些示例实施例使得本公开将是彻底的和完整的,并将把发明构思的理念充分传达给本领域技术人员,发明构思将仅由所附权利要求来限定。同样的附图标记在整个说明书中指示同样的元件。
在这里使用的术语仅出于描述具体实施例的目的,而不意图限制发明构思。如在这里使用的,除非上下文清楚地另行指示,否则单数形式“一”、“一个(种)(者)”和“该(所述)”也意图包括复数形式,。还将理解的是,当在本说明书中使用术语“包括”、“包含”、“含有”和/或其变形时,表示存在所述特征、整体、步骤、操作、元件和/或组件,但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
将理解的是,当元件或层被称为“在”另一个元件或层“上”、“连接到”或“结合到”另一个元件或层时,该元件或层可以直接在另一个元件或层上或者可以存在中间元件或层。相反,当元件被称为“直接在”另一个元件或层“上”、“直接连接到”或“直接结合到”另一个元件或层时,不存在中间元件或层。如在这里使用的,术语“和/或”包括一个或更多个相关列出项的任意和全部组合。
将理解的是,虽然这里可以使用术语第一、第二等来描述各种元件、组件、区域、层和/或部分,但是这些元件、组件、区域、层和/或部分不应该被这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区别开。因此,在不脱离发明构思的教导的情况下,下面讨论的第一元件、第一组件、第一区域、第一层或第一部分可称为第二元件、第二组件、第二区域、第二层或第二部分。
为了易于描述,在这里可以使用诸如“在……下面”、“在……下方”、“下面的”、“在……上方”和“上面的”等的空间相对术语来描述如附图中示出的一个元件或特征与另一个元件或特征的关系。将理解的是,除了附图中描绘出的方位之外,空间相对术语还意图包含装置在使用中或操作中的不同方位。例如,如果附图中的装置被翻转,则被描述为“在”其他元件或特征“下方”或“下面”的元件将随后被定位为“在”其他元件或特征的“上方”。因此,示例术语“在……下方”可包含在……上方和在……下方两种方位。装置可以被另行定位(旋转90度或在其他方位)并相应地解释在这里使用的空间相对描述语。
在这里参照作为理想化的实施例(和中间结构)的示意图的剖视图来描述示例实施例。如此,预计将出现例如由制造技术和/或公差导致的示图的形状的变化。因此,这些示例实施例不应该被理解为局限于在这里示出的区域的具体形状,而是应包括由例如制造导致的形状上的偏差。例如,被作为矩形示出的注入区将通常在其边缘处具有圆形或弯曲的特征和/或注入浓度的梯度,而不是从注入区到非注入区的二元变化。类似地,由注入形成的掩埋区可以在该掩埋区与发生注入所经过的表面之间的区域中造成某些注入。因此,附图中示出的区域本质上是示意性的,它们不意图示出装置的区域的实际形状并且不意图限制发明构思的范围。
除非另有定义,否则在这里使用的术语(包括技术和科学术语)具有与本发明构思所属领域的普通技术人员所通常理解的意思相同的意思。还将理解的是,术语(诸如在通用字典中定义的术语)应该被解释为具有与它们在相关领域的上下文和本说明书中的意思一致的意思,并且将不以理想化或过于形式化的含义来解释它们,除非在这里明确地如此定义。
除非明确地另行陈述,或者通过讨论而明了,否则诸如“处理”或“计算”或“运算”或“确定”或“显示”等的术语指的是计算机系统或类似的电子计算装置的行动和处理,所述计算机系统在计算机系统的寄存器内操作或转换表示物理、电子量的数据,并且存储到位于计算机系统内存或寄存器或其他此类信息存储器、传输装置或显示装置之内的类似地表示物理量的其他数据中。
在下面的描述中提供特定的细节,以提供对示例实施例的透彻理解。然而,本领域普通技术人员将理解的是,可以无需这些特定的细节来实践示例实施例。例如,可以以框图示出系统,从而不以不必要的细节使示例实施例不清楚。在其他实例中,可以略去不必要的细节来示出公知的工艺、结构和技术,以避免使示例实施例不清楚。
在下面的描述中,可以参照操作的动作表现或符号表现(例如,以流程图、流动图、数据流图、结构图、框图等的形式)来描述举例说明性的实施例,所述操作可以被实现为包括执行具体的任务或实现具体的抽象数据类型的程序、编程、目标、组件、数据结构等的编程模块或功能性进程。可利用现有电子系统(例如,显示驱动器、片上系统(SoC)装置、SoC系统、诸如个人数字助理(PDA)、智能电话、平板个人计算机(PC)、膝上型计算机等的电子装置)中的现有硬件来实现所述操作。这些现有硬件可以包括一个或更多个中央处理单元(CPU)、数字信号处理器(DSP)、应用专用集成电路(ASIC)、SoC、场可编程门阵列(FPGA)或计算机等。
此外,一个或更多个示例实施例可以为(或包括)硬件、固件、执行软件的硬件或者它们的任意组合。这种硬件可以包括一个或更多个CPU、SoC、DSP、ASIC、FPGA或计算机等,它们被构造为用于特定目的的机器以执行在此描述的功能以及这些元件的任何其他公知功能。至少在某些情况下,可以将CPU、SoC、DSP、ASIC和FPGA概括地称为处理电路、处理器和/或微处理器。
虽然流程图可以将操作描述为顺序的处理,但是许多操作可以并列、同时或一起执行。另外,可以重新布置操作的次序。当进程的操作完成时可以终止该进程,但是还可以具有附图中没有包括的额外步骤。进程可以对应于方法、功能、程序、子程序、次程序等。当进程对应于某一功能时,该进程的终止可以对应于返回到呼叫功能或主菜单功能的功能。
如在此公开的,术语“存储介质”、“计算机可读存储介质”或“非暂时性计算机可读介质”可以表示用于存储数据的一个或更多个装置,包括只读存储器(ROM)、随机存取存储器(RAM)、磁性RAM、核心存储器、磁盘存储介质、光学存储介质、闪存装置和/或用于存储信息的其他有形的机械可读介质。术语“计算机可读介质”可以包括,但不限于,便携的或固定的存储装置、光学存储装置以及能够存储、包含或承载指令和/或数据的各种其他介质。
此外,可以通过硬件、软件、固件、中间件、微代码、硬件描述语言或者它们的任意组合来实现示例实施例的至少一部分。当在软件、固件、中间件或微代码中实施时,执行必要任务的编程代码或代码段可以存储在诸如计算机可读存储介质的机器或者计算机可读介质中。当在软件中实施时,处理器、处理电路或处理单元可以被编程以执行必要任务,从而转变为专用于特定目的的处理器或计算机。
代码段可以代表进程、函数、子编程、编程、程序、子程序、模块、软件包、类别或者指令、数据结构或编程内容的任意组合。代码段可以通过传递和/或接收信息、数据、参数、参量或存储内容而结合到另一个代码段或硬件电路。可以通过包括共享存储、传递信息、权标传递、网络传输等任何合适的手段来传递或发送信息、参数、参量、数据等。
在下文中,将参照图1至图3来描述片上系统(SoC)系统的示例实施例。
参照图1,SoC系统包括:SoC装置100、外部存储器200和显示装置300。
在发明构思的至少一些示例实施例中,SoC装置100、外部存储器200和显示装置300可以分别实现为独立的芯片。另外,在发明构思的至少一些示例实施例中,虽然没有示出,但是SoC系统还可包括其他组件(例如,相机模块、网络装置等)。
另外,在发明构思的一个或更多个示例实施例中,SoC系统可以被并入到能够将静止图像信号(或静止图像)或运动图像信号(或运动图像)输出到显示面板500的电子装置中。
外部存储器200可以存储SoC装置100中执行的编程指令。
另外,在发明构思的一个或更多个示例实施例中,外部存储器200可以存储将要被输出到显示装置300的图像的图像数据。
在至少本示例实施例中,图像数据可以包括运动图像数据和静止图像数据。这里,运动图像数据可以是例如在相对短时间内出现的一系列不同的静止图像数据的组合。
换言之,在至少本示例实施例中,运动图像数据可以包括动态的图像数据,静止图像数据可以包括静态的图像数据。
然而,发明构思不限于在此讨论的示例实施例。在至少某些情况下,可以不提供外部存储器200。例如,由于根据发明构思的至少本示例实施例的SoC装置100输出图像数据“在飞行中”,该图像数据可以不存储在外部存储器200中,从而不需要提供外部存储器200。
在发明构思的至少一些示例实施例中,外部存储器200可以包括易失性存储器或非易失性存储器。
易失性存储器的示例可以包括:动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、晶闸管RAM(T-RAM)、零电容RAM(Z-RAM)或双晶体管RAM(TTRAM),但是发明构思的示例实施例不限于此。
同时,非易失性存储器的示例可以包括:电可擦除可编程只读存储器(EEPROM)、闪存、磁性RAM(MRAM)、相变RAM(PRAM)、电阻存储器等等,但是发明构思的示例实施例不限于此。
SoC装置100可以控制外部存储器200和/或显示装置300。
在发明构思的至少一些示例实施例中,SoC装置100还可以被称为集成电路(IC)、处理器、应用处理器、多媒体处理器或集成多媒体处理器。
显示装置300可以包括显示驱动器400和显示面板500。
在发明构思的至少一些示例实施例中,SoC装置100和显示驱动器400可以实现为模块、片上系统或封装件,例如,多芯片封装件。
在发明构思的一些其他示例实施例中,显示驱动器400和显示面板500可以实现为单个模块。
另外,在发明构思的至少一些示例实施例中,外部存储器200、SoC装置100和显示装置300可以被并入到单个电子装置中来实现。
显示驱动器400可以根据从SoC装置100输出的信号来控制显示面板500的操作。例如,显示驱动器400可以将从SoC装置100接收的图像数据转换成图像信号,并且可以通过选择的接口将所述图像信号发送到显示面板500。
显示面板500可以基于从显示驱动器400接收的图像信号而输出运动图像或静止图像。例如,显示面板500可以包括液晶显示(LCD)面板、发光二极管(LED)显示面板、有机LED(OLED)显示面板或有源矩阵OLED(AMOLED)显示面板等等。
图2是在图1中示出的SoC装置的示例实施例的框图。
参照图2,SoC装置100可以包括系统存储器10、中央处理单元(CPU)20、中断控制器30、接收器/发送器(Rx/Tx)40、存储控制器60、图像产生器70以及显示控制器80。如在此讨论的,接收器/发送器(Rx/Tx)还可以被称为收发器。
系统存储器10可以存储SoC装置100的操作所需的指令、参数等。例如,CPU 20可以利用存储在系统存储器10中的指令、参数等来操作。
CPU 20可以控制SoC装置100的总体操作。例如,CPU 20可以控制组件10、30、40、60、70和80的操作。
在发明构思的至少一些示例实施例中,CPU 20可以向图像产生器70做出请求以产生或处理图像。
另外,在发明构思的至少一些示例实施例中,当通过Rx/Tx 40从显示驱动器(图1的400)接收到唤醒中断(图7的W_I)时,CPU 20控制显示控制器80以向显示驱动器400供应图像数据。
在发明构思的至少一些示例实施例中,CPU 20可以实现为多核处理器。多核处理器可以包括两个或更多个独立的核。
两个或更多个独立的核可以具有相同或基本相同的处理性能,或者可以在必要时有差别地实现所述两个或更多个独立的核。
中断控制器30可以控制在SoC装置100的操作期间产生的中断。
中断控制器30可以从各组件接收中断,可以调整各中断的执行顺序并且可以将调整后的执行顺序传输到CPU 20以执行与中断对应的操作。
在发明构思的至少一些示例实施例中,当通过Rx/Tx 40接收到唤醒中断(图7的W_I)时,中断控制器30可以产生与该唤醒中断有关的内部中断并且可以将所产生的内部中断传输到CPU 20。
另外,在发明构思的至少一些示例实施例中,中断控制器30可以在CPU20的控制下产生退出中断(图9的E_I),并且可以将该退出中断供应到显示控制器80和显示驱动器(图1的400)。
Rx/Tx 40可以从显示装置(图1的300)接收根据各种接口规格而转换的指令、信号、中断或数据,或者可以向显示装置(图1的300)发送根据各种接口规格而转换的指令、信号、中断或数据。
在发明构思的至少一些示例实施例中,Rx/Tx 40可以从显示驱动器(图1的400)接收唤醒中断(图7的W_I),并且可以向显示驱动器(图1的400)发送退出中断(图9的E_I)。
另外,在发明构思的至少一些示例实施例中,Rx/Tx 40可以将存储在外部存储器(图1的200)中的图像数据供应到显示驱动器(图1的400)。
当向连接到SoC装置100的外部存储器(图1的200)发送数据或从其接收数据时,存储控制器60可以控制存储装置的操作。即,例如,存储控制器60可以响应于来自CPU 20、图像产生器70或显示控制器80的请求而访问外部存储器(图1的200),并且可以读取、写入或擦除图像数据。
图像产生器70可以读取与图形处理有关的程序指令,并且可以执行该程序指令。在发明构思的至少一些示例实施例中,图像产生器70可以实现为图形引擎、图形处理单元(GPU)或图形卡。图像产生器70可以在CPU 20的控制下产生或处理图像。
显示控制器80可以控制SoC装置100对显示装置(图1的300)的操作或者可以控制显示装置(图1的300)对SoC装置100的操作。
在发明构思的至少一些示例实施例中,显示控制器80可以控制存储控制器60以通过Rx/Tx 40输出存储在外部存储器(图1的200)中的数据。
在发明构思的至少一些示例实施例中,显示控制器80可以控制图像产生器70以通过Rx/Tx 40输出由图像产生器70产生的图像数据。
显示控制器80可以控制存储控制器60或者图像产生器70,从而在第一模式(图4的I)中将来自SoC装置100的运动图像数据供应到显示驱动器400,并且在第二模式(图4的II)中将来自SoC装置100的静止图像数据供应到显示驱动器400。
另外,在发明构思的至少一些示例实施例中,显示控制器80可以控制存储控制器60或者图像产生器70,从而在第一模式(图4的I)中每秒向显示驱动器400供应n次(n为自然数)来自SoC装置100的图像数据,并且在第二模式(图4的II)中每秒向显示驱动器400供应m次(m为小于n的自然数)来自SoC装置100的图像数据。
系统总线90可以使SoC装置100的各组件彼此连接,并且可以用作用于各相应组件之间的数据接收/数据发送的路径。在发明构思的至少一些示例实施例中,系统总线90可以包括为了各相应组件之间的数据通信而建立的相对小规模的总线。
图3是在图1中示出的显示驱动器的示例实施例的框图。
参照图3,显示驱动器400可以包括接收器/发送器(Rx/Tx)410、驱动器420和图像分析器430。
Rx/Tx 40可以从SoC装置(图1的100)接收根据各种接口规格而转换的指令、信号、中断或数据,或者可以向SoC装置(图1的100)发送根据各种接口规格而转换的指令、信号、中断或数据。
驱动器420可以通过Rx/Tx 410接收图像数据,并且可基于接收到的图像数据来产生图像信号。更详细地,例如,驱动器420可以产生与接收到的图像数据对应的图像信号。另外,驱动器420可以将产生的图像信号输出到显示面板(图1的500)。显示面板(图1的500)可以被接收到的图像信号驱动以输出图像。
在发明构思的至少一些示例实施例中,显示面板(图1的500)可包括氧化物半导体面板。更详细地,例如,显示面板(图1的500)可以包括镓铟锌氧化物(GIZO,氧化镓铟锌,gallium indium zinc oxide)面板。在至少本示例中,如果显示面板(图1的500)包括GIZO面板,则即使输出到面板的图像的帧率减小也可以抑制和/或防止在图像质量方面的劣化。
在发明构思的至少一些示例实施例中,驱动器420可以包括栅极驱动器和源极驱动器,但是发明构思不限于此。
图像分析器430可以分析例如通过Rx/Tx 410接收到的静止图像数据以确定将要输出到显示面板(图1的500)的图像的帧率,并且可以基于所确定的帧率来产生将要被输出到SoC装置(图1的100)的中断。
在发明构思的至少一些示例实施例中,由图像分析器430产生并输出到SoC装置(图1的100)的中断可以是唤醒中断(图7的W_I),该唤醒中断出于抑制和/或防止输出到显示面板(图1的500)的图像的质量方面的劣化的目的而请求SoC装置(图1的100)供应图像数据,稍后将更详细地对此进行描述。
在发明构思的至少一些示例实施例中,为了产生中断,图像分析器430可以包括计数器440和中断产生器450。
计数器440可用来确定中断的输出时序(时序的输出点)。更详细地,例如,计数器440可以在由图像分析器430施加给定的(或者,期望的或预定的)控制信号之后对触发信号TE的每个脉冲执行计数操作,并且可以被构造为如果达到了由图像分析器430设定的目标计数值,则输出控制信号以指示中断产生器450产生中断。
中断产生器450可以从计数器440接收控制信号,可以产生中断(例如唤醒中断(图7的W_I)),并可以通过Rx/Tx 410将产生的中断输出到SoC装置(图1的100)。
为了便于说明,分别示出了计数器440和中断产生器450,但是发明构思不限于此。
在发明构思的至少一些示例实施例中,计数器440和中断产生器450可以完全集成到图像分析器430中,然后可以实现它们的功能。
另外,在发明构思的至少一些其他示例实施例中,图像分析器430、计数器440和中断产生器450可以彼此完全分离,并且可以独立地实现它们的功能。
另外,在发明构思的至少一些其他示例实施例中,如果没有设置中断产生器450并且完成了计数器440的计数操作,则可以修改并实施发明构思使得图像分析器430产生并输出中断。
在下文中,将参照图4至图10描述图1中示出的SoC系统的操作。
图4至图10是示出在图1中示出的SoC系统的示例实施例的示例操作方法的图。
在下文中,将通过示例的方式针对命令模式来描述根据发明构思的一个或更多个示例实施例的SoC系统的操作。即,例如,将在SoC装置(图1的100)向显示驱动器(图1的400)供应图像数据的操作模式下,对SoC系统的操作进行描述。在本示例中,与从显示驱动器(图1的400)接收到的触发信号TE同步地供应图像数据,但是发明构思不限于此。
首先,参照图4和图5,根据示例实施例的SoC装置100可以在第一模式I下操作,直到同一图像数据被连续输出到显示驱动器p次(p为2或大于2的自然数)为止。
如果同一图像数据连续地输出到显示驱动器400p次,则SoC装置100可以确定需要向显示面板500输出静止图像(没有更新的图像),并且可以在第二模式II下操作。
在发明构思的至少一些示例实施例中,第一模式I可以是例如应该向显示面板500连续输出不同图像的运动画面播放模式,第二模式II可以是例如应该向显示面板500连续输出同一图像的静止画面播放模式。
为了方便起见,现在将分别在第一模式I和第二模式II下描述SoC装置100的操作。然而,在SoC装置100的实际操作中,可以不对第一模式I和第二模式II彼此加以清楚的区分。
即,例如,当SoC装置100操作以向显示面板500输出图像时,可以连续重复第一模式I和第二模式II。
在示出的示例实施例中,当SoC装置100将同一图像数据连续输出到显示驱动器400p次(p为大于或等于2的自然数)时,显示驱动器400的操作模式从第一模式I切换到第二模式II,但发明构思不限于此。即,例如,可以以许多方式来改变显示驱动器400的操作模式从运动画面播放模式切换到静止画面播放模式的条件。
在下面的描述中,将针对当SoC装置100将同一图像数据连续输出到显示驱动器400两次(p=2)时操作模式切换成第二模式II的情况来描述根据发明构思的示例实施例的SoC系统的操作,但是发明构思不限于此。
再次参照图4和图5,在时间段A中,SoC装置100可以从显示驱动器400接收触发信号TE,并且可以与触发信号TE同步地输出互不相同的图像数据I1至I3。
在发明构思的至少一些示例实施例中,触发信号TE可以具有例如大约60Hz的频率。即,触发信号TE可以具有每秒施加大约60次的脉冲,但是发明构思不限于此。可以改变触发信号TE的频率。
在时间段A中,例如,SoC装置100的显示控制器80可以控制存储控制器(图2的60)以与触发信号TE的脉冲同步地输出存储在外部存储器200中的图像数据I1至I3。
另外,在发明构思的至少一些其他示例实施例中,SoC装置100的显示控制器80可以控制图像产生器(图2的70)以与触发信号TE的脉冲同步地输出图像数据I1至I3。
在时间段A中从SoC装置100供应到显示驱动器400的图像数据I1至I3可以包括运动图像数据。
即,例如,在时间段A中从SoC装置100供应到显示驱动器400的图像数据I1至I3是用于播放运动画面的图像数据I1至I3,其中,所述图像数据I1至I3可以互不相同。
如果触发信号TE具有每秒施加n次的脉冲(n为自然数),则SoC装置100可以在时间段A中每秒输出n次互不相同的图像数据I1至I3。
供应到显示驱动器400的不同图像数据I1至I3可以作为给定(或者可选择地,期望或预定)的图像信号产生以随后被供应到显示面板500。因此,可以向显示面板500输出基于不同图像数据I1至I3的图像。
接下来,参照图4,在时间段B中,由于同一图像数据I3从SoC装置100输出到显示驱动器400两次,因此SoC装置100的显示控制器80的操作模式可以从第一模式I切换到第二模式II。
在图像分析器430确定以每秒大约20帧的图像向显示面板500输出图像数据I3的情况下,显示驱动器400可以从SoC装置100每秒接收大约20次图像数据I3。因此,图像分析器430可以向SoC装置100每秒供应大约20次唤醒中断W_I。
因此,如果触发信号TE具有每秒施加大约n次的脉冲(n为自然数),则SoC装置100可以在第二模式II下每秒输出同一图像数据(例如,I3)大约m次(m为小于n的自然数)。
在第二模式II下,可以直到从显示驱动器400接收到唤醒中断W_I才从SoC装置100输出图像数据,并且在从显示驱动器400接收到唤醒中断W_I之后,SoC装置100可以与包括在触发信号TE中的下一个脉冲同步地输出图像数据(例如,I3)。
以这种方式,从SoC装置100到显示驱动器400的图像数据可以包括例如静止图像数据。
可以借助显示驱动器400的图像分析器430来确定从显示驱动器400输出唤醒中断W_I的时序。
更具体地,例如,图像分析器430可以分析接收的图像数据(例如,I3)以确定将要输出到显示面板500的图像的帧率,可以基于所确定的帧率来产生唤醒中断W_I,然后可以输出产生的唤醒中断W_I。
作为图像分析器430的分析结果,假设当图像数据I3被解析为每秒向显示面板500输出20帧时,在静止图像质量方面将不存在劣化,将基于该假设来进行下面的描述。
参照图4和图6,在尚未从显示驱动器400接收到唤醒中断W_I的时间段C中,SoC装置100可以不输出图像数据(例如,I3)。
更详细地,例如,SoC装置100的显示控制器80可以将存储控制器(图2的60)控制为不与触发信号TE的脉冲同步地输出存储在外部存储器200中的图像数据(例如,I3)。
另外,在发明构思的至少一些其他示例实施例中,SoC装置100的显示控制器80可以将图像产生器(图2的70)控制为不与触发信号TE的脉冲同步输出图像数据(例如,I3)。
由于图像数据(例如,I3)尚未供应到显示驱动器400,因此与图像数据(例如,I3)对应的图像也不会输出到显示面板500。
同时,在时间段C中,图像分析器430可以将给定(或可选择地,期望或预定)的控制信号施加到计数器440,以指示计数器440开始计数操作并且可以监视计数器440的计数值。
接下来,参照图4和图7,在时间段D中,如果计数器440的计数值达到了通过分析图像数据I3获得的值,则图像分析器430将唤醒中断W_I供应到SoC装置100。
在发明构思的至少一些示例实施例中,如示出的,唤醒中断W_I与触发信号TE的脉冲同步供应到SoC装置100。
在接收到唤醒中断W_I后,SoC装置100的中断控制器(图2的30)可以通过CPU(图2的20)控制显示控制器80以准备输出图像数据。
再次参照图4和图7,在时间段E中,例如,SoC装置100的显示控制器80可以控制存储控制器(图2的60)来与触发信号TE的脉冲同步输出存储在外部存储器200中的图像数据(例如,I3)。
另外,在发明构思的至少一些其他示例实施例中,SoC装置100的显示控制器80可以控制图像产生器(图2的70)来与触发信号TE的脉冲同步输出图像数据(例如,I3)。
相应地,由于图像数据I3从SoC装置100供应到了显示驱动器400的驱动器420,所以驱动器420可以基于图像数据I3来产生图像信号,然后可以将产生的图像信号输出到显示面板500。因此,与图像数据I3对应的图像可以输出到显示面板500。
如图4中所示,在发明构思的至少一些示例实施例中,将唤醒中断W_I从显示驱动器400供应到SoC装置100的触发信号TE的脉冲以及将图像数据(例如,I3)从SoC装置100供应到显示驱动器400的触发信号TE的脉冲可以互不相同。
即,例如,当在Rx/Tx410中与包括在触发信号TE中的第一脉冲同步接收到唤醒中断W_I时,显示控制器80可以与不同于第一脉冲的第二脉冲同步地将图像数据(例如,I3)输出到显示驱动器400。
此后,SoC系统可以从时间段C至时间段E重复操作,直到达到将要向显示面板500输出运动图像的时序为止。
接下来,参照图8和图9,在时间段F中,如果发生显示控制器80应当切换到运动画面播放模式(第一模式I)的事件(诸如用户触摸面板),则SoC装置100的中断控制器30可以在CPU 20的控制下产生退出中断E_I,并且可以将产生的退出中断E_I供应到显示控制器80。另外,中断控制器30可以通过Rx/Tx 40将产生的退出中断E_I供应到显示驱动器400。
在接收到退出中断E_I之后,显示驱动器400可以准备利用从SoC装置100供应的运动图像数据来驱动驱动器420。
另外,在接收到退出中断E_I之后,显示控制器80可以准备与触发信号TE同步地将运动图像数据发送到显示驱动器400。即,例如,显示控制器80可以准备从第二模式II切换到第一模式I。
接下来,参照图8至图10,在时间段G中,如果即将从SoC装置100供应到显示驱动器400的图像数据有改变(例如,从图像数据I3变成图像数据I4),则SoC装置100的显示控制器80可以控制存储控制器60,从而与触发信号TE同步地通过Rx/Tx 40输出存储在外部存储器(图1的200)中的图像数据(例如,I4)。
另外,在发明构思的至少一些其他示例实施例中,显示控制器80可以控制图像产生器70,从而与触发信号TE同步地通过Rx/Tx 40输出由图像产生器70产生的图像数据(例如,I4)。
即,例如,显示控制器80可以控制存储控制器60或图像产生器70,从而在第一模式I下将运动图像数据(例如,I4、I5)从SoC装置100供应到显示控制器400。
因此,在触发信号TE具有每秒施加大约n次的脉冲的情况下,图像数据(例如,I3)在第二模式II下每秒从SoC装置100供应到显示控制器400大约m次(m为小于n的自然数),而图像数据(例如,I4和I5)在第一模式I下每秒供应大约n次。
可以通过驱动器420将供应到显示驱动器400的图像数据I4和I5作为图像信号产成然后供应到显示面板500。图像数据I4和I5互不相同。因此,与不同的图像数据I4和I5对应的图像可被输出到显示面板500。
如上所述,在根据至少本示例实施例的SoC系统中,在需要向显示面板500输出基于静止图像数据的静止图像的情况下,分析静止图像数据以确定图像的帧率,从而抑制和/或防止输出到显示面板500的图像质量劣化。
然后,根据所确定的帧率,按图像数据的处理时序产生唤醒中断W_I从而减小(例如,最小化)SoC装置100和显示驱动器400中的图像数据的吞吐量。
相应地,可以降低在显示面板500上显示图像时的功耗。
另外,根据至少本示例实施例的SoC系统可以在第一模式I下与触发信号TE同步地处理运动图像数据,并在第二模式II下利用唤醒中断W_I来处理静止图像数据,从而不必提供和/或不需要显示驱动器400中的帧缓冲器。因此,可以减小显示驱动器400的尺寸。
将参照图11来描述根据发明构思的另一个示例实施例的SoC系统。
图11是根据发明构思的另一个示例实施例的包括在SoC系统中的显示驱动器的框图。
在下文中,将不再给出与以上讨论的示例实施例重复的描述,下面的描述将着重于本示例实施例与前面讨论的示例实施例之间的差别。
参照图11,根据发明构思的另一个示例实施例,包括在SoC系统中的显示驱动器401可以包括接收器/发送器(Rx/Tx)411、驱动器421、图像分析器431和帧缓冲器461。
Rx/Tx 411可以从显示装置(图1的300)接收或者向显示装置(图1的300)发送根据各种接口规格而转换的指令、信号、中断和/或数据。
驱动器421可以通过Rx/Tx 411接收存储在帧缓冲器461中的图像数据并且可以基于该图像数据产生图像信号。更详细地,例如,驱动器421可以产生与接收到的图像数据对应的图像信号。驱动器421可以将产生的图像信号输出到显示面板(图1的500)。显示面板(图1的500)可以被接收到的图像信号驱动,以随后输出图像。
图像分析器431可以分析例如存储在帧缓冲器461中的静止图像数据以确定将要被输出到显示面板(图1的500)的图像的帧率,并且可以基于所确定的图像的帧率来产生并输出中断(例如,图4的W_I)。
在发明构思的至少一些示例实施例中,为了产生中断,图像分析器431可以包括计数器441和中断产生器451。
帧缓冲器461可以存储通过Rx/Tx 411从SoC装置(图1的100)供应的图像数据,并且可以将该图像数据供应到驱动器421和图像分析器431。
将参照图12描述根据发明构思的又一个示例实施例的SoC系统。
图12是根据发明构思的又一个示例实施例的包括在SoC系统中的显示驱动器的框图。
在下文中,将不再给出与以上讨论的示例实施例重复的描述,下面的描述将着重于本示例实施例与前面讨论的示例实施例之间的差别。
参照图12,根据发明构思的另一个示例实施例的包括在SoC系统中的显示驱动器402可以包括接收器/发送器(Rx/Tx)412、驱动器422、图像分析器432和中断产生器452。
Rx/Tx 412可以从显示装置(图1的300)接收或者向显示装置(图1的300)发送根据各种接口规格而转换的指令、信号、中断和/或数据。
驱动器422可以接收通过Rx/Tx 412所供应的图像数据,并且可以基于该图像数据产生图像信号。更详细地,例如,驱动器422可以产生与接收到的图像数据对应的图像信号。另外,驱动器422可以将产生的图像信号输出到显示面板(图1的500)。显示面板(图1的500)可以被接收到的图像信号驱动,以随后输出图像。
图像分析器432可以分析例如通过Rx/Tx 412供应的静止图像数据以确定将要被输出到显示面板(图1的500)的图像的帧率,并且可以将分析结果供应到中断产生器452。
即,例如,在至少本示例实施例中,图像分析器432可以不产生中断(例如,图4的W_I),而是可以向中断产生器452供应仅图像分析结果。
在发明构思的至少一些示例实施例中,图像分析结果可以是包括在中断产生器452中的计数器442的目标计数值。
中断产生器452可以监视计数器442的计数值是否达到目标计数值,并且如果计数器442的计数值达到了目标计数值,则中断产生器452可以产生中断(例如,图4的W_I)。
所产生的中断(例如,图4的W_I)与触发信号(例如,图4的TE)同步以随后通过Rx/Tx 412被供应到SoC装置(图1的100)。
图13是根据发明构思的另一个示例实施例的SoC系统的框图。
参照图13,根据发明构思的另一个示例实施例的SoC系统600可以包括SoC装置1、电源620、输入/输出(I/O)端口630、扩展卡640、网络装置650、显示器660和相机模块670。
SoC装置1可以与SoC装置(图1的100)基本相同。SoC装置1可以控制组件620至670中的至少一个组件的操作。
电源620可以向组件620至670中的至少一个组件供应操作电压。
输入/输出(I/O)端口630可以包括端口,所述端口能够向SoC系统600发送数据,或者能够把从SoC系统600输出的数据发送到外部装置。
扩展卡640可以通过例如安全数字(SD)卡或者多媒体卡(MMC)来实现。在发明构思的至少一些示例实施例中,扩展卡640可以是用户识别模块(SIM)卡或通用用户识别模块(USIM)卡。
网络装置650可以包括使SoC系统600能够与无线网络连接的装置。
显示器660显示从输入/输出(I/O)端口630、扩展卡640或网络装置650输出的数据。显示器660可以与图1中示出的显示装置300基本相同。
相机模块670可以是将光学图像转换成电图像的模块。因此,从相机模块670输出的电图像可存储在SoC装置1或扩展卡640中。另外,从相机模块670输出的电图像还可在SoC装置1的控制下显示在显示器660上。在发明构思的至少一些示例实施例中,相机模块670可包括图像传感器。
图14至图16示出其中可以实现根据发明构思的一个或更多个示例实施例的SoC系统的示例半导体系统。
虽然已经参照发明构思的一些示例实施例示出和描述了发明构思,但是本领域普通技术人员将理解的是,在不脱离如权利要求所限定的发明构思的精神和范围的情况下,可以在所述一些示例实施例中做出形式上和细节上的各种变化。所以,期望的是,示例实施例应在各方面被考虑为举例说明性的而非限制性的,是对权利要求做出的参考而不是前面的描述来表示发明构思的范围。
Claims (28)
1.一种片上系统装置,所述片上系统装置包括:
显示控制器,被配置为接收具有多个脉冲的触发信号,并基于触发信号输出图像数据;
收发器,被配置为接收第一中断信号,
其中,在第一模式下,显示控制器被配置为与触发信号的脉冲同步地输出图像数据,并且响应于与接收到的触发信号的阈值个数的连续脉冲同步地输出同一图像数据,从第一模式切换到第二模式;
在与第一模式不同的第二模式下,显示控制器被配置为仅在接收到第一中断信号之后与触发信号的脉冲同步地输出图像数据,其中,第一中断信号基于由所述同一图像数据确定的图像信号的帧率而产生,连续脉冲的阈值个数基于对触发信号的每个脉冲执行计数操作而产生。
2.根据权利要求1所述的片上系统装置,其中,
在第一模式下,图像数据包括运动图像数据;
在第二模式下,图像数据包括静止图像数据。
3.根据权利要求1所述的片上系统装置,其中,
在第一模式下,显示控制器被配置为每秒输出图像数据n次,其中,n为自然数;
在第二模式下,显示控制器被配置为每秒输出图像数据m次,其中,m为小于n的自然数。
4.根据权利要求1所述的片上系统装置,其中,
收发器还被配置为从显示驱动器接收所述触发信号;
显示驱动器被配置为基于从显示控制器输出的图像数据来产生图像信号并将产生的图像信号供应到显示面板。
5.根据权利要求1所述的片上系统装置,其中,
收发器还被配置为与触发信号同步地接收第一中断信号。
6.根据权利要求5所述的片上系统装置,其中,
收发器被配置为与触发信号的第一脉冲同步地接收第一中断信号;
显示控制器还被配置为与触发信号的第二脉冲同步地输出图像数据,第二脉冲不同于第一脉冲。
7.根据权利要求1所述的片上系统装置,其中,
图像数据存储在外部存储器中;
显示控制器还被配置为控制外部存储器,以与触发信号的脉冲同步地输出图像数据。
8.根据权利要求1所述的片上系统装置,其中,
显示控制器被配置为响应于在第一模式下同一图像数据连续输出p次而从第一模式切换到第二模式;
p为大于2或等于2的自然数。
9.根据权利要求1所述的片上系统装置,其中,
显示控制器还被配置为基于在收发器接收到的第一中断信号而在第二模式下操作;
显示控制器还被配置为响应于由收发器发送的第二中断信号而从第二模式切换到第一模式,第二中断信号与第一中断信号不同。
10.一种片上系统装置,所述片上系统装置包括:
显示控制器,被配置为接收每秒包括n个脉冲的触发信号,并且基于接收到的触发信号输出图像数据,其中,n为自然数;
收发器,被配置为接收中断信号,
其中,在第一模式下,显示控制器被配置为基于触发信号而每秒输出图像数据n次,并且响应于与接收到的触发信号的阈值个数的连续脉冲同步地输出同一图像数据,从第一模式切换到第二模式;
在与第一模式不同的第二模式下,显示控制器被配置为基于触发信号和接收到的中断信号而每秒输出图像数据m次,m为小于n的自然数,其中,中断信号基于由所述同一图像数据确定的图像信号的帧率而产生,连续脉冲的阈值个数基于对触发信号的每个脉冲执行计数操作而产生。
11.根据权利要求10所述的片上系统装置,其中,收发器还被配置为每秒接收中断信号m次。
12.根据权利要求10所述的片上系统装置,其中,m根据图像数据来确定。
13.根据权利要求10所述的片上系统装置,其中,
在第一模式下,图像数据包括第一图像数据和第二图像数据,第一图像数据与第二图像数据不同;
在第二模式下,图像数据包括第三图像数据和第四图像数据,第三图像数据与第四图像数据相同。
14.一种显示驱动器,所述显示驱动器包括:
驱动器,被配置为输出具有多个脉冲的触发信号并且基于接收到的图像数据产生并输出图像信号;
图像分析器,被配置为基于图像数据来确定图像信号的帧率;
计数器,被配置为响应于来自图像分析器的第一控制信号对触发信号的每个脉冲执行计数操作并且当计数值达到阈值时输出第二控制信号;
中断产生器,被配置为响应于第二控制信号基于被确定的帧率来产生并输出中断信号,
其中,所述中断信号表明用于在驱动器处接收图像数据的时序。
15.根据权利要求14所述的显示驱动器,其中,
驱动器还被配置为将产生的图像信号输出到显示面板;
显示面板包括镓铟锌氧化物GIZO面板。
16.根据权利要求14所述的显示驱动器,其中,
当图像数据与所述多个脉冲的第一脉冲同步而不是与所述多个脉冲的同所述第一脉冲相邻的第二脉冲同步时,图像分析器被配置为分析与所述第一脉冲同步的图像数据,以确定将要被输出到显示面板的图像信号的帧率。
17.根据权利要求14所述的显示驱动器,所述显示驱动器还包括:
帧缓冲器,被配置为存储接收到的图像数据,其中,当存储在帧缓冲器中的图像数据没有以第一时序更新时,图像分析器被配置为分析存储在帧缓冲器中的图像数据,以确定将要被输出到显示面板的图像信号的帧率。
18.根据权利要求14所述的显示驱动器,其中,图像数据包括静止图像数据。
19.一种片上系统,所述片上系统包括:
显示驱动器,被配置为输出具有多个脉冲的触发信号并且基于图像数据产生并输出图像信号;
片上系统装置,被配置为基于来自显示驱动器的触发信号将图像数据供应到显示驱动器,其中,
当图像数据为第一图像数据时,片上系统装置被配置为响应于触发信号而将图像数据供应到显示驱动器,
当图像数据为与第一图像数据不同的第二图像数据时,片上系统装置被构造为从显示驱动器接收中断信号,并且响应于触发信号和接收到的中断信号向显示驱动器输出图像数据,
其中,所述显示驱动器包括:
图像分析器,被配置为分析第二图像数据以确定图像信号的帧率;
计数器,被配置为响应于来自图像分析器的第一控制信号对触发信号的每个脉冲执行计数操作并且当计数值达到阈值时发送第二控制信号;
中断产生器,被配置为响应于第二控制信号基于被确定的帧率来向片上系统装置输出中断信号。
20.根据权利要求19所述的片上系统,其中,
第一图像数据包括运动图像数据;
第二图像数据是静止图像数据。
21.根据权利要求19所述的片上系统,其中,
当图像数据与所述多个脉冲的第一脉冲同步而不是与所述多个脉冲的同所述第一脉冲相邻的第二脉冲同步时,图像分析器被配置为分析与所述第一脉冲同步的图像数据,以确定所述图像信号的帧率。
22.一种片上系统装置,所述片上系统装置包括:
显示控制器,被配置为
在第一模式下,与接收到的触发信号的多个脉冲同步地输出图像数据,
在第二模式下,仅在接收到第一中断信号之后与接收到的触发信号的脉冲同步地输出图像数据,
响应于与接收到的触发信号的阈值个数的连续脉冲同步地输出同一图像数据,从第一模式切换到第二模式,其中,第一中断信号基于由所述同一图像数据确定的图像信号的帧率而产生,连续脉冲的阈值个数基于对触发信号的每个脉冲执行计数操作而产生。
23.根据权利要求22所述的片上系统装置,所述片上系统装置还包括:
中断控制器,被配置为响应于事件向显示控制器输出第二中断信号,
其中,显示控制器还被配置为响应于第二中断信号而从第二模式切换到第一模式。
24.根据权利要求22所述的片上系统装置,其中,
在第一模式下输出的图像数据是运动图像数据;
在第二模式下输出的图像数据是静止图像数据。
25.根据权利要求22所述的片上系统装置,其中,在第一模式下,显示控制器被配置为与接收到的触发信号的所述多个脉冲中的每个脉冲同步地输出图像数据。
26.根据权利要求22所述的片上系统装置,其中,在第二模式下,显示控制器被配置为
在第一时间段期间接收第一中断信号;以及
与在第二时间段期间接收到的触发信号的仅一个脉冲同步地输出图像数据,第二时间段与第一时间段相邻。
27.根据权利要求22所述的片上系统装置,其中,连续脉冲的阈值个数大于2或等于2。
28.根据权利要求22所述的片上系统装置,其中,
在第一模式下,显示控制器被配置为以第一频率输出图像数据,第一频率对应于触发信号的频率;
在第二模式下,显示控制器被配置为以第二频率输出图像数据,第二频率小于触发信号的频率。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201462049508P | 2014-09-12 | 2014-09-12 | |
US62/049,508 | 2014-09-12 | ||
KR1020140167569A KR102297064B1 (ko) | 2014-09-12 | 2014-11-27 | SoC 장치, 디스플레이 드라이버 및 이들을 포함하는 SoC 시스템 |
KR10-2014-0167569 | 2014-11-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105427780A CN105427780A (zh) | 2016-03-23 |
CN105427780B true CN105427780B (zh) | 2020-12-04 |
Family
ID=55455194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510580461.5A Active CN105427780B (zh) | 2014-09-12 | 2015-09-11 | 片上系统(soc)装置、显示驱动器以及soc系统 |
Country Status (2)
Country | Link |
---|---|
US (2) | US10008182B2 (zh) |
CN (1) | CN105427780B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160090487A (ko) * | 2015-01-22 | 2016-08-01 | 삼성전자주식회사 | 오디오 프로세싱 시스템 |
US10467774B2 (en) * | 2017-11-06 | 2019-11-05 | Qualcomm Incorporated | Memory address flipping to determine data content integrity in GPU sub-system |
EP3926576A4 (en) * | 2019-03-27 | 2022-03-09 | Huawei Technologies Co., Ltd. | FREQUENCY ADJUSTMENT METHOD AND EQUIPMENT APPLIED TO TERMINAL AND ELECTRONIC DEVICE |
KR20210115111A (ko) * | 2020-03-11 | 2021-09-27 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
CN117059021B (zh) * | 2023-10-11 | 2024-01-26 | 南京酷开智慧屏科技有限公司 | 基于soc的点阵屏及其驱动方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7391343B2 (en) * | 2004-03-16 | 2008-06-24 | Onkyo Corporation | Input device |
CN102930839A (zh) * | 2011-08-08 | 2013-02-13 | 三星电子株式会社 | 显示装置及其驱动方法 |
CN103092547A (zh) * | 2011-10-31 | 2013-05-08 | 联想(北京)有限公司 | 一种数据传输方法和电子设备 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3674488B2 (ja) | 2000-09-29 | 2005-07-20 | セイコーエプソン株式会社 | 表示コントロール方法、表示コントローラ、表示ユニット及び電子機器 |
JP3749147B2 (ja) | 2001-07-27 | 2006-02-22 | シャープ株式会社 | 表示装置 |
US7692642B2 (en) | 2004-12-30 | 2010-04-06 | Intel Corporation | Method and apparatus for controlling display refresh |
US7598959B2 (en) | 2005-06-29 | 2009-10-06 | Intel Corporation | Display controller |
TW201035956A (en) | 2009-03-27 | 2010-10-01 | Hannstar Display Corp | Liquid crystal display device having low power consumption and method thereof |
US8963936B1 (en) * | 2009-12-29 | 2015-02-24 | Marvell Israel (M.I.S.L) Ltd. | Method and apparatus for refreshing a display |
WO2011089834A1 (en) * | 2010-01-20 | 2011-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for driving the same |
CN102455884A (zh) | 2010-10-20 | 2012-05-16 | 鸿富锦精密工业(深圳)有限公司 | 刷新率控制系统及方法 |
KR20120070921A (ko) * | 2010-12-22 | 2012-07-02 | 엘지디스플레이 주식회사 | 타이밍 컨트롤러 및 이를 이용한 유기발광다이오드 표시장치 |
JP5837177B2 (ja) * | 2012-02-20 | 2015-12-24 | シャープ株式会社 | 駆動装置および表示装置 |
KR101307557B1 (ko) | 2012-03-09 | 2013-09-12 | 엘지디스플레이 주식회사 | 표시장치와 그의 패널 셀프 리프레시 동작 제어방법 |
US8884977B2 (en) | 2012-08-24 | 2014-11-11 | Analogix Semiconductor, Inc. | Panel self refreshing with changing dynamic refresh rate |
TWI570704B (zh) | 2013-01-14 | 2017-02-11 | 蘋果公司 | 具有可變再新率之低功率顯示裝置 |
-
2015
- 2015-09-10 US US14/850,270 patent/US10008182B2/en active Active
- 2015-09-11 CN CN201510580461.5A patent/CN105427780B/zh active Active
-
2018
- 2018-05-29 US US15/991,227 patent/US10311832B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7391343B2 (en) * | 2004-03-16 | 2008-06-24 | Onkyo Corporation | Input device |
CN102930839A (zh) * | 2011-08-08 | 2013-02-13 | 三星电子株式会社 | 显示装置及其驱动方法 |
CN103092547A (zh) * | 2011-10-31 | 2013-05-08 | 联想(北京)有限公司 | 一种数据传输方法和电子设备 |
Also Published As
Publication number | Publication date |
---|---|
US10311832B2 (en) | 2019-06-04 |
US10008182B2 (en) | 2018-06-26 |
CN105427780A (zh) | 2016-03-23 |
US20160078587A1 (en) | 2016-03-17 |
US20180277061A1 (en) | 2018-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10311832B2 (en) | System-on-chip (SoC) devices, display drivers and SoC systems including the same | |
US10566075B2 (en) | Electronic device performing training on memory device by rank unit and training method thereof | |
US20160217724A1 (en) | Display controller for improving display noise, semiconductor integrated circuit device including the same and method of operating the display controller | |
US20140063026A1 (en) | Soc performing dynamic voltage and frequency scaling policies using 3d workload, and method using the same | |
US9766647B2 (en) | Clock circuit for generating clock signal and semiconductor integrated circuit device including the same | |
US20140184619A1 (en) | System-on-chip performing dynamic voltage and frequency scaling | |
US20160086565A1 (en) | Display driving circuit, method of operating display driving circuit, and system on chip | |
CN103970694A (zh) | 用于更新图像的部分帧的片上系统和操作它的方法 | |
US10484577B1 (en) | Real-time interleaved multi-scan-out | |
US20150294647A1 (en) | Display system | |
KR20220143667A (ko) | 지연된 그래픽 프로세싱 유닛 렌더 시간을 보상하기 위한 감소된 디스플레이 프로세싱 유닛 전달 시간 | |
US10733694B2 (en) | Semiconductor device for processing image data in layers for display by a display device | |
CN105741737B (zh) | 显示控制器和包括显示控制器的半导体集成电路装置 | |
US20140253598A1 (en) | Generating scaled images simultaneously using an original image | |
KR102147912B1 (ko) | 프로세서 칩 및 그 제어 방법들 | |
US20170117886A1 (en) | Clock generation circuit having deskew function and semiconductor integrated circuit device including same | |
US10725525B2 (en) | Method of operating system-on-chip, system-on-chip performing the same and electronic system including the same | |
US9665399B2 (en) | Power management system, system-on-chip including the same and mobile device including the same | |
US11372645B2 (en) | Deferred command execution | |
KR102297064B1 (ko) | SoC 장치, 디스플레이 드라이버 및 이들을 포함하는 SoC 시스템 | |
US20150213787A1 (en) | Display controller and display system including the same | |
US20150123977A1 (en) | Low latency and high performance synchronization mechanism amongst pixel pipe units | |
CN113728622A (zh) | 用于无线传输图像的方法及装置、存储介质及电子设备 | |
US9698781B1 (en) | Dynamic clock gating frequency scaling | |
CN104035727A (zh) | 用于读取数据的方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |