CN105426113B - 存储器管理方法、存储器存储装置及存储器控制电路单元 - Google Patents

Abstract

本发明提供一种存储器管理方法、存储器存储装置及存储器控制电路单元。此方法包括：定义对于第一类物理单元的第一数据管理规则与对于第二类物理单元的第二数据管理规则，其中第一类物理单元的第一数据密度低于第二类物理单元的第二数据密度；若第一物理单元属于第一类物理单元，根据第一数据管理规则来管理第一物理单元，以使存储在第一物理单元的数据具有第一信赖等级；以及若第一物理单元属于第二类物理单元，根据第二数据管理规则来管理第一物理单元，以使存储在第一物理单元的数据具有第二信赖等级，其中第二信赖等级高于第一信赖等级。

Description

存储器管理方法、存储器存储装置及存储器控制电路单元

技术领域

本发明是有关于一种存储器管理机制，且特别是有关于一种存储器管理方法、存储器存储装置及存储器控制电路单元。

背景技术

数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内装于上述所举例的各种便携式多媒体装置中。

一般来说，为了节省存储空间，一些欲写入至可复写式非易失性存储器模块的数据会先被压缩为数据体积较小的压缩数据，然后才被写入至可复写式非易失性存储器模块。然后，在压缩数据被读取出来后，压缩数据会被解压缩。然而，若压缩数据中存在错误，则此错误可能会严重影响到经由解压缩此压缩数据而获得的数据的正确性。

发明内容

本发明提供一种存储器管理方法、存储器存储装置及存储器控制电路单元，其可增强对于可复写式非易失性存储器模块中特定区域/数据的保护。

本发明的一范例实施例提供一种存储器管理方法，其用于控制可复写式非易失性存储器模块，其中可复写式非易失性存储器模块包括多个物理单元，存储器管理方法包括：定义对于第一类物理单元的第一数据管理规则与对于第二类物理单元的第二数据管理规则，其中第一类物理单元的第一数据密度低于第二类物理单元的第二数据密度；若所述物理单元中的第一物理单元属于第一类物理单元，根据第一数据管理规则来管理第一物理单元，以使存储在第一物理单元的数据具有第一信赖等级；以及若所述物理单元中的第一物理单元属于第二类物理单元，根据第二数据管理规则来管理第一物理单元，以使存储在第一物理单元的数据具有第二信赖等级，其中第二信赖等级高于第一信赖等级。

在本发明的一范例实施例中，所述存储器管理方法还包括：判断所述物理单元中的第一物理单元的有效计数的值是否大于门槛值；若第一物理单元的有效计数的值大于门槛值，判定第一物理单元是属于第二类物理单元；以及若第一物理单元的有效计数的值没有大于门槛值，判定第一物理单元是属于第一类物理单元。

在本发明的一范例实施例中，所述有效计数的值正相关于(positivelycorrelated)第一物理单元的数据密度。

在本发明的一范例实施例中，所述存储在第一类物理单元中的数据所对应的逻辑单元的数目小于存储在第二类物理单元中的数据所对应的逻辑单元的数目。

在本发明的一范例实施例中，所述存储器管理方法还包括：当执行垃圾回收程序时，判断所述物理单元中的第一物理单元是属于第一类物理单元或第二类物理单元，其中第一物理单元是用来存储垃圾回收程序所回收的有效数据。

在本发明的一范例实施例中，所述物理单元包括非闲置物理单元，并且非闲置物理单元包括存储有有效数据的第一物理子单元，所述存储器管理方法还包括：当执行垃圾回收程序时，判断第一物理子单元是属于第一类物理子单元或第二类物理子单元，或者判断非闲置物理单元是属于第一类物理单元或第二类物理单元；若第一物理子单元是属于第一类物理子单元或非闲置物理单元是属于第一类物理单元，不将第一物理子单元所存储的有效数据复制至第一物理单元；以及若第一物理子单元是属于第二类物理子单元或非闲置物理单元是属于第二类物理单元，将第一物理子单元所存储的有效数据复制至第一物理单元。

在本发明的一范例实施例中，所述存储器管理方法还包括：当执行主机系统所请求的数据写入程序时，判断所述物理单元中的第一物理单元是属于第一类物理单元或第二类物理单元，其中第一物理单元是用来存储数据写入程序所对应的写入数据。

在本发明的一范例实施例中，所述根据第一数据管理规则来管理第一物理单元的步骤包括：不产生对应于第一物理单元的纵向验证码，其中纵向验证码用以对第一物理单元中的数据执行一纵向验证；其中根据第二数据管理规则来管理第一物理单元的步骤包括：产生对应于第一物理单元的纵向验证码。

在本发明的一范例实施例中，所述根据第一数据管理规则来管理第一物理单元的步骤包括：产生对应于第一物理单元的第一纵向验证码，其中根据第二数据管理规则来管理第一物理单元的步骤包括：产生对应于第一物理单元的第二纵向验证码，其中第一纵向验证码用以对第一物理单元中的数据执行第一纵向验证，第二纵向验证码用以对第一物理单元中的数据执行第二纵向验证，并且第二纵向验证码的长度长于第一纵向验证码的长度。

在本发明的一范例实施例中，所述根据第一数据管理规则来管理第一物理单元的步骤包括：产生对应于欲存储至第一物理单元的数据的第一错误更正码，其中根据第二数据管理规则来管理第一物理单元的步骤包括：产生对应于欲存储至第一物理单元的数据的一第二错误更正码，其中第二错误更正码的长度长于第一错误更正码的长度。

在本发明的一范例实施例中，所述根据第一数据管理规则来管理第一物理单元的步骤包括：以预设程序化方式来使用第一物理单元，其中根据第二数据管理规则来管理第一物理单元的步骤包括：以快页(fast page)方式来使用第一物理单元。

在本发明的一范例实施例中，所述根据第一数据管理规则来管理第一物理单元的步骤包括：将对于第一物理单元的写入电压设定为预设写入电压，其中根据第二数据管理规则来管理第一物理单元的步骤包括：根据第一物理单元中至少一存储单元的使用程度，动态调整对于第一物理单元的写入电压。

本发明的一范例实施例提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。连接接口单元用以电性连接至主机系统。可复写式非易失性存储器模块包括多个物理单元。存储器控制电路单元电性连接至连接接口单元与可复写式非易失性存储器模块，其中存储器控制电路单元用以定义对于第一类物理单元的第一数据管理规则与对于第二类物理单元的第二数据管理规则，其中第一类物理单元的第一数据密度低于第二类物理单元的第二数据密度，若所述物理单元中的第一物理单元属于第一类物理单元，存储器控制电路单元还用以根据第一数据管理规则来管理第一物理单元，以使存储在第一物理单元的数据具有第一信赖等级，若所述物理单元中的第一物理单元属于第二类物理单元，存储器控制电路单元还用以根据第二数据管理规则来管理第一物理单元，以使存储在第一物理单元的数据具有第二信赖等级，其中第二信赖等级高于第一信赖等级。

在本发明的一范例实施例中，所述存储器控制电路单元还用以判断所述物理单元中的第一物理单元的有效计数的值是否大于门槛值，若第一物理单元的有效计数的值大于门槛值，存储器控制电路单元还用以判定第一物理单元是属于第二类物理单元，若第一物理单元的有效计数的值没有大于门槛值，存储器控制电路单元还用以判定第一物理单元是属于第一类物理单元。

在本发明的一范例实施例中，当执行垃圾回收程序时，存储器控制电路单元还用以判断所述物理单元中的第一物理单元是属于第一类物理单元或第二类物理单元，其中第一物理单元是用来存储垃圾回收程序所回收的有效数据。

在本发明的一范例实施例中，所述物理单元包括非闲置物理单元，并且非闲置物理单元包括存储有有效数据的第一物理子单元，当执行垃圾回收程序时，存储器控制电路单元还用以判断第一物理子单元是属于第一类物理子单元或第二类物理子单元，或者判断非闲置物理单元是属于第一类物理单元或第二类物理单元，若第一物理子单元是属于第一类物理子单元或非闲置物理单元是属于第一类物理单元，存储器控制电路单元不将第一物理子单元所存储的有效数据复制至第一物理单元；以及若第一物理子单元是属于第二类物理子单元或非闲置物理单元是属于第二类物理单元，存储器控制电路单元还用以将第一物理子单元所存储的有效数据复制至第一物理单元。

在本发明的一范例实施例中，当执行主机系统所请求的数据写入程序时，存储器控制电路单元还用以判断所述物理单元中的第一物理单元是属于第一类物理单元或第二类物理单元，其中第一物理单元是用来存储数据写入程序所对应的写入数据。

在本发明的一范例实施例中，所述存储器控制电路单元根据第一数据管理规则来管理第一物理单元的操作包括：不产生对应于第一物理单元的纵向验证码，其中纵向验证码用以对第一物理单元中的数据执行纵向验证，其中存储器控制电路单元根据第二数据管理规则来管理第一物理单元的操作包括：产生对应于第一物理单元的纵向验证码。

在本发明的一范例实施例中，所述存储器控制电路单元根据第一数据管理规则来管理第一物理单元的操作包括：产生对应于第一物理单元的第一纵向验证码，其中存储器控制电路单元根据第二数据管理规则来管理第一物理单元的操作包括：产生对应于第一物理单元的第二纵向验证码，其中第一纵向验证码用以对第一物理单元中的数据执行第一纵向验证，第二纵向验证码用以对第一物理单元中的数据执行第二纵向验证，并且第二纵向验证码的长度长于第一纵向验证码的长度。

在本发明的一范例实施例中，所述存储器控制电路单元根据第一数据管理规则来管理第一物理单元的操作包括：产生对应于欲存储至第一物理单元的数据的第一错误更正码，其中存储器控制电路单元根据第二数据管理规则来管理第一物理单元的操作包括：产生对应于欲存储至第一物理单元的数据的第二错误更正码，其中第二错误更正码的长度长于第一错误更正码的长度。

在本发明的一范例实施例中，所述存储器控制电路单元根据第一数据管理规则来管理第一物理单元的操作包括：以预设程序化方式来使用第一物理单元，其中存储器控制电路单元根据第二数据管理规则来管理第一物理单元的操作包括：以快页方式来使用第一物理单元。

在本发明的一范例实施例中，所述存储器控制电路单元根据第一数据管理规则来管理第一物理单元的操作包括：将对于第一物理单元的写入电压设定为预设写入电压，其中存储器控制电路单元根据第二数据管理规则来管理第一物理单元的操作包括：根据第一物理单元中至少一存储单元的使用程度，动态调整对于第一物理单元的写入电压。

本发明的一范例实施例提供一种存储器控制电路单元，其用于控制可复写式非易失性存储器模块，其中可复写式非易失性存储器模块包括多个物理单元，所述存储器控制电路单元包括主机接口、存储器接口及存储器管理电路。主机接口用以电性连接至主机系统。存储器接口用以电性连接至可复写式非易失性存储器模块。存储器管理电路电性连接至主机接口与存储器接口，其中存储器管理电路用以定义对于第一类物理单元的第一数据管理规则与对于第二类物理单元的第二数据管理规则，其中第一类物理单元的第一数据密度低于第二类物理单元的第二数据密度，若所述物理单元中的第一物理单元属于第一类物理单元，存储器管理电路还用以根据第一数据管理规则来管理第一物理单元，以使存储在第一物理单元的数据具有第一信赖等级，若所述物理单元中的第一物理单元属于第二类物理单元，存储器管理电路还用以根据第二数据管理规则来管理第一物理单元，以使存储在第一物理单元的数据具有第二信赖等级，其中第二信赖等级高于第一信赖等级。

在本发明的一范例实施例中，所述存储器管理电路还用以判断所述物理单元中的第一物理单元的有效计数的值是否大于门槛值，若第一物理单元的有效计数的值大于门槛值，存储器管理电路还用以判定第一物理单元是属于第二类物理单元，若第一物理单元的有效计数的值没有大于门槛值，存储器管理电路还用以判定第一物理单元是属于第一类物理单元。

在本发明的一范例实施例中，当执行垃圾回收程序时，存储器管理电路还用以判断所述物理单元中的第一物理单元是属于第一类物理单元或第二类物理单元，其中第一物理单元是用来存储垃圾回收程序所回收的有效数据。

在本发明的一范例实施例中，所述物理单元包括非闲置物理单元，并且非闲置物理单元包括存储有有效数据的第一物理子单元，当执行垃圾回收程序时，存储器管理电路还用以判断第一物理子单元是属于第一类物理子单元或第二类物理子单元，或者判断非闲置物理单元是属于第一类物理单元或第二类物理单元，若第一物理子单元是属于第一类物理子单元或非闲置物理单元是属于第一类物理单元，存储器管理电路不将第一物理子单元所存储的有效数据复制至第一物理单元，以及若第一物理子单元是属于第二类物理子单元或非闲置物理单元是属于第二类物理单元，存储器管理电路还用以将第一物理子单元所存储的有效数据复制至第一物理单元。

在本发明的一范例实施例中，当执行主机系统所请求的数据写入程序时，存储器管理电路还用以判断所述物理单元中的第一物理单元是属于第一类物理单元或第二类物理单元，其中第一物理单元是用来存储数据写入程序所对应的写入数据。

在本发明的一范例实施例中，所述存储器管理电路根据第一数据管理规则来管理第一物理单元的操作包括：不控制错误检测与校正电路产生对应于第一物理单元的纵向验证码，其中纵向验证码用以对第一物理单元中的数据执行纵向验证；其中存储器管理电路根据第二数据管理规则来管理第一物理单元的操作包括：控制错误检测与校正电路产生对应于第一物理单元的纵向验证码。

在本发明的一范例实施例中，所述存储器管理电路根据第一数据管理规则来管理第一物理单元的操作包括：控制错误检测与校正电路产生对应于第一物理单元中的第一纵向验证码，其中存储器管理电路根据第二数据管理规则来管理第一物理单元的操作包括：控制错误检测与校正电路产生对应于第一物理单元的第二纵向验证码，其中第一纵向验证码用以对第一物理单元中的数据执行第一纵向验证，第二纵向验证码用以对第一物理单元中的数据执行第二纵向验证，并且第二纵向验证码的长度长于第一纵向验证码的长度。

在本发明的一范例实施例中，所述存储器管理电路根据第一数据管理规则来管理第一物理单元的操作包括：控制错误检测与校正电路产生对应于欲存储至第一物理单元的数据的第一错误更正码，其中存储器管理电路根据第二数据管理规则来管理第一物理单元的操作包括：控制错误检测与校正电路产生对应于欲存储至第一物理单元的数据的第二错误更正码，其中第二错误更正码的长度长于第一错误更正码的长度。

在本发明的一范例实施例中，所述存储器管理电路根据第一数据管理规则来管理第一物理单元的操作包括：以预设程序化方式来使用第一物理单元，其中存储器管理电路根据第二数据管理规则来管理第一物理单元的操作包括：以快页方式来使用第一物理单元。

在本发明的一范例实施例中，所述存储器管理电路根据第一数据管理规则来管理第一物理单元的操作包括：将对于第一物理单元的写入电压设定为预设写入电压，其中存储器管理电路根据第二数据管理规则来管理第一物理单元的操作包括：根据第一物理单元中至少一存储单元的使用程度，动态调整对于第一物理单元的写入电压。

基于上述，在本发明的一范例实施例中，对于一个物理单元中的数据的保护强度是基于此物理单元的数据密度来决定的。藉此，可降低数据密度较高的物理单元中的数据发生错误的机率。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是根据本发明的一范例实施例所示出的主机系统与存储器存储装置的范例示意图；

图2是根据本发明的一范例实施例所示出的电脑、输入/输出装置与存储器存储装置的范例示意图；

图3是根据本发明的一范例实施例所示出的主机系统与存储器存储装置的范例示意图；

图4是示出图1所示的存储器存储装置的概要方块图；

图5是根据本发明的一范例实施例所示出的可复写式非易失性存储器模块的概要方块图；

图6是根据本发明的一范例实施例所示出的存储单元阵列的范例示意图；

图7是根据本发明的一范例实施例所示出的存储器控制电路单元的概要方块图；

图8是根据本发明的一范例实施例所示出的管理可复写式非易失性存储器模块的范例示意图；

图9是根据本发明的一范例实施例所示出的管理物理单元的范例示意图；物理；

图10是根据本发明的另一范例实施例所示出的管理物理单元的范例示意图；

图11是根据本发明的一范例实施例所示出的数据管理方法的流程图。

附图标记说明：

10：存储器存储装置；

11：主机系统；

12：电脑；

122：微处理器；

124：随机存取存储器；

126：系统总线；

128：数据传输接口；

13：输入/输出装置；

21：鼠标；

22：键盘；

23：显示器；

24：打印机；

25：U盘；

26：存储卡；

27：固态硬盘；

31：数码相机；

32：SD卡；

33：MMC卡；

34：记忆棒；

35：CF卡；

36：嵌入式存储装置；

402：连接接口单元；

404：存储器控制电路单元；

406：可复写式非易失性存储器模块；

502：存储单元阵列；

504：字符线控制电路；

506：比特线控制电路；

508：行译码器；

510：数据输入/输出缓冲器；

512：控制电路；

602：存储单元；

604：比特线；

606：字符线；

608：共用电源线；

612、614：晶体管；

702：存储器管理电路；

704：主机接口；

706：存储器接口；

708：错误检测与校正电路；

710：缓冲存储器；

712：电源管理电路；

800(0)～800(R)：物理删除单元；

810(0)～810(D)：逻辑单元；

802：存储区；

806：系统区；

910(0)～910(C)：物理程序化单元；

S1102、S1104、S1106、S1108：步骤。

具体实施方式

一般而言，存储器存储装置(也称，存储器存储系统)包括可复写式非易失性存储器模块与控制器(也称，控制电路)。通常存储器存储装置是与主机系统一起使用，以使主机系统可将数据写入至存储器存储装置或从存储器存储装置中读取数据。

图1是根据本发明的一范例实施例所示出的主机系统与存储器存储装置的范例示意图。图2是根据本发明的一范例实施例所示出的电脑、输入/输出装置与存储器存储装置的范例示意图。

请参照图1，主机系统11一般包括电脑12与输入/输出(input/output,简称I/O)装置13。电脑12包括微处理器122、随机存取存储器(random access memory,简称RAM)124、系统总线126与数据传输接口128。输入/输出装置13包括如图2的鼠标21、键盘22、显示器23与打印机24。必须了解的是，图2所示的装置非限制输入/输出装置13，输入/输出装置13可还包括其他装置。

在一范例实施例中，存储器存储装置10是通过数据传输接口128与主机系统11的其他元件电性连接。通过微处理器122、随机存取存储器124与输入/输出装置13的运作可将数据写入至存储器存储装置10或从存储器存储装置10中读取数据。例如，存储器存储装置10可以是如图2所示的U盘25、存储卡26或固态硬盘(Solid State Drive,简称SSD)27等的可复写式非易失性存储器存储装置。

图3是根据本发明的一范例实施例所示出的主机系统与存储器存储装置的范例示意图。

一般而言，主机系统11为可实质地与存储器存储装置10配合以存储数据的任意系统。虽然在本范例实施例中，主机系统11是以电脑系统来作说明，然而，另一范例实施例中，主机系统11可以是数码相机、摄像机、通信装置、音频播放器或视频播放器等系统。例如，在主机系统为数码相机(摄像机)31时，可复写式非易失性存储器存储装置则为其所使用的SD卡32、MMC卡33、记忆棒(memory stick)34、CF卡35或嵌入式存储装置36(如图3所示)。嵌入式存储装置36包括嵌入式多媒体卡(Embedded MMC,简称eMMC)。值得一提的是，嵌入式多媒体卡是直接电性连接在主机系统的基板上。

图4是示出图1所示的存储器存储装置的概要方块图。

请参照图4，存储器存储装置10包括连接接口单元402、存储器控制电路单元404与可复写式非易失性存储器模块406。

在本范例实施例中，连接接口单元402是兼容于串行高级技术附件(SerialAdvanced Technology Attachment,简称SATA)标准。然而，必须了解的是，本发明不限于此，连接接口单元402也可以是符并行高级技术附件(Parallel Advanced TechnologyAttachment,简称PATA)标准、电气和电子工程师协会(Institute of Electrical andElectronic Engineers,简称IEEE)1394标准、快捷外设互联(Peripheral ComponentInterconnect Express,简称PCI Express)标准、通用串行总线总线(Universal SerialBus,简称USB)标准、安全数码卡(Secure Digital,简称SD)接口标准、超高速一代(UltraHigh Speed-I，简称UHS-I)接口标准、超高速二代(Ultra High Speed-II，简称UHS-II)接口标准、记忆棒(Memory Stick,简称MS)接口标准、多媒体存储卡(Multi Media Card,简称MMC)接口标准、崁入式多媒体存储卡(Embedded Multimedia Card，简称eMMC)接口标准、通用快闪存储器(Universal Flash Storage，简称UFS)接口标准、紧凑式闪存(CompactFlash,简称CF)接口标准、集成电路设备(Integrated Device Electronics,简称IDE)界面标准或其他适合的标准。连接接口单元402可与存储器控制电路单元404封装在一个芯片中，或者连接接口单元402是布设在一包含存储器控制电路单元404的芯片外。

存储器控制电路单元404用以执行以硬件形式或固件形式实作的多个逻辑门或控制指令，并且根据主机系统11的指令在可复写式非易失性存储器模块406中进行数据的写入、读取与删除等运作。

可复写式非易失性存储器模块406是电性连接至存储器控制电路单元404，并且用以存储主机系统11所写入的数据。可复写式非易失性存储器模块406可以是单层单元(Single Level Cell,简称SLC)NAND型快闪存储器模块、多层单元(Multi Level Cell,简称MLC)NAND型快闪存储器模块(即，一个存储单元中可存储2个比特数据的快闪存储器模块)、复数阶存储单元(Triple Level Cell，简称TLC)NAND型快闪存储器模块(即，一个存储单元中可存储3个比特数据的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。

图5是根据本发明的一范例实施例所示出的可复写式非易失性存储器模块的概要方块图。图6是根据本发明的一范例实施例所示出的存储单元阵列的范例示意图。

请参照图5，可复写式非易失性存储器模块406包括存储单元阵列502、字符线控制电路504、比特线控制电路506、行译码器(column decoder)508、数据输入/输出缓冲器510与控制电路512。

在本范例实施例中，存储单元阵列502可包括用以存储数据的多个存储单元602、多个选择闸漏极(select gate drain,简称SGD)晶体管612与多个选择闸电源(selectgate source,简称SGS)晶体管614、以及连接这些存储单元的多条比特线604、多条字符线606、与共用电源线608(如图6所示)。存储单元602是以阵列方式(或立体堆叠的方式)配置在比特线604与字符线606的交叉点上。当从存储器控制电路单元404接收到写入指令或读取指令时，控制电路512会控制字符线控制电路504、比特线控制电路506、行译码器508、数据输入/输出缓冲器510来写入数据至存储单元阵列502或从存储单元阵列502中读取数据，其中字符线控制电路504用以控制施予至字符线606的电压，比特线控制电路506用以控制施予至比特线604的电压，行译码器508依据指令中的列地址以选择对应的比特线，并且数据输入/输出缓冲器510用以暂存数据。

可复写式非易失性存储器模块406中的每一个存储单元是以临界电压的改变来存储一或多个比特。具体来说，每一个存储单元的控制栅极(control gate)与通道之间有一个电荷捕捉层。通过施予一写入电压至控制栅极，可以改变电荷捕捉层的电子量，因而改变了存储单元的临界电压。此改变临界电压的程序也称为“把数据写入至存储单元”或“程序化存储单元”。随着临界电压的改变，存储单元阵列502的每一个存储单元具有多个存储状态。并且通过读取电压可以判断存储单元是属于哪一个存储状态，藉此取得存储单元所存储的一或多个比特。

图7是根据本发明的一范例实施例所示出的存储器控制电路单元的概要方块图。

请参照图7，存储器控制电路单元404包括存储器管理电路702、主机接口704、存储器接口706及错误检测与校正电路708。

存储器管理电路702用以控制存储器控制电路单元404的整体运作。具体来说，存储器管理电路702具有多个控制指令，并且在存储器存储装置10运作时，这些控制指令会被执行以进行数据的写入、读取与删除等运作。以下说明存储器管理电路702的操作时，等同于说明存储器控制电路单元404的操作，以下并不再赘述。

在本范例实施例中，存储器管理电路702的控制指令是以固件形式来实作。例如，存储器管理电路702具有微处理器单元(未示出)与只读存储器(未示出)，并且这些控制指令是被烧录至此只读存储器中。当存储器存储装置10运作时，这些控制指令会由微处理器单元来执行以进行数据的写入、读取与删除等运作。

在另一范例实施例中，存储器管理电路702的控制指令也可以程序码形式存储在可复写式非易失性存储器模块406的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路702具有微处理器单元(未示出)、只读存储器(未示出)及随机存取存储器(未示出)。特别是，此只读存储器具有开机码(boot code)，并且当存储器控制电路单元404被致能时，微处理器单元会先执行此开机码来将存储在在可复写式非易失性存储器模块406中的控制指令载入至存储器管理电路702的随机存取存储器中。之后，微处理器单元会运行这些控制指令以进行数据的写入、读取与删除等运作。

此外，在另一范例实施例中，存储器管理电路702的控制指令也可以一硬件形式来实作。例如，存储器管理电路702包括微控制器、存储器管理单元、存储器写入单元、存储器读取单元、存储器删除单元与数据处理单元。存储器管理单元、存储器写入单元、存储器读取单元、存储器删除单元与数据处理单元是电性连接至微控制器。其中，存储器管理单元用以管理可复写式非易失性存储器模块406的物理删除单元；存储器写入单元用以对可复写式非易失性存储器模块406下达写入指令以将数据写入至可复写式非易失性存储器模块406中；存储器读取单元用以对可复写式非易失性存储器模块406下达读取指令以从可复写式非易失性存储器模块406中读取数据；存储器删除单元用以对可复写式非易失性存储器模块406下达删除指令以将数据从可复写式非易失性存储器模块406中删除；而数据处理单元用以处理欲写入至可复写式非易失性存储器模块406的数据以及从可复写式非易失性存储器模块406中读取的数据。

主机接口704是电性连接至存储器管理电路702并且用以接收与识别主机系统11所传送的指令与数据。也就是说，主机系统11所传送的指令与数据会通过主机接口704来传送至存储器管理电路702。在本范例实施例中，主机接口704是兼容于SATA标准。然而，必须了解的是本发明不限于此，主机接口704也可以是兼容于PATA标准、IEEE 1394标准、PCIExpress标准、USB标准、SD标准、UHS-I标准、UHS-II标准、MS标准、MMC标准、eMMC标准、UFS标准、CF标准、IDE标准或其他适合的数据传输标准。

存储器接口706是电性连接至存储器管理电路702并且用以存取可复写式非易失性存储器模块406。也就是说，欲写入至可复写式非易失性存储器模块406的数据会经由存储器接口706转换为可复写式非易失性存储器模块406所能接受的格式。具体来说，若存储器管理电路702要存取可复写式非易失性存储器模块406，存储器接口706会传送对应的指令序列。这些指令序列可包括一或多个信号，或是在总线上的数据。例如，在读取指令序列中，会包括读取的识别码、存储器地址等信息。

错误检测与校正电路708是电性连接至存储器管理电路702并且用以执行错误检测与校正程序以确保数据的正确性。具体来说，当存储器管理电路702从主机系统11中接收到写入指令时，错误检测与校正电路708会为对应此写入指令的数据产生对应的错误更正码(error correcting code,简称ECC)及/或错误检测码(error detecting code，简称EDC)，并且存储器管理电路702会将对应此写入指令的数据与对应的错误更正码或错误检测码写入至可复写式非易失性存储器模块406中。之后，当存储器管理电路702从可复写式非易失性存储器模块406中读取数据时会同时读取此数据对应的错误更正码或错误检测码，并且错误检测与校正电路708会依据此错误更正码或错误检测码对所读取的数据执行错误检测与校正程序。

在一范例实施例中，存储器控制电路单元404还包括缓冲存储器710与电源管理电路712。缓冲存储器710是电性连接至存储器管理电路702并且用以暂存来自于主机系统11的数据与指令或来自于可复写式非易失性存储器模块406的数据。电源管理电路712是电性连接至存储器管理电路702并且用以控制存储器存储装置10的电源。

图8是根据本发明的一范例实施例所示出的管理可复写式非易失性存储器模块的范例示意图。必须了解的是，在此描述可复写式非易失性存储器模块406的物理删除单元的运作时，以“提取”、“分组”、“划分”、“关联”等词来操作物理删除单元是逻辑上的概念。也就是说，可复写式非易失性存储器模块的物理删除单元的实际位置并未更动，而是逻辑上对可复写式非易失性存储器模块的物理删除单元进行操作。

可复写式非易失性存储器模块406的存储单元会构成多个物理程序化单元，并且这些物理程序化单元会构成多个物理删除单元。具体来说，同一条字符线上的存储单元会组成一或多个物理程序化单元。若每一个存储单元可存储2个以上的比特，则同一条字符线上的物理程序化单元至少可被分类为下物理程序化单元与上物理程序化单元。例如，一存储单元的最低有效比特(Least Significant Bit，简称LSB)是属于下物理程序化单元，并且一存储单元的最高有效比特(Most Significant Bit，简称MSB)是属于上物理程序化单元。一般来说，在MLC NAND型快闪存储器中，下物理程序化单元的写入速度会大于上物理程序化单元的写入速度，或下物理程序化单元的可靠度是高于上物理程序化单元的可靠度。在此范例实施例中，物理程序化单元为程序化的最小单元。即，物理程序化单元为写入数据的最小单元。例如，物理程序化单元为物理页面或是物理扇区(sector)。若物理程序化单元为物理页面，则每一个物理程序化单元通常包括数据比特区与冗余比特区。数据比特区包含多个物理扇区，用以存储使用者的数据，而冗余比特区用以存储系统的数据(例如，错误更正码)。在本范例实施例中，每一个数据比特区包含32个物理扇区，且一个物理扇区的大小为512比特组(byte,简称B)。然而，在其他范例实施例中，数据比特区中也可包含8个、16个或数目更多或更少的物理扇区，本发明并不限制物理扇区的大小以及个数。另一方面，物理删除单元为删除的最小单位。也即，每一物理删除单元含有最小数目的一并被删除的存储单元。例如，物理删除单元为物理区块。

请参照图8，存储器管理电路702可将可复写式非易失性存储器模块406的物理删除单元800(0)～800(R)逻辑地划分为多个区域，例如为存储区802与系统区806。

存储区802的物理删除单元是用以存储来自主机系统11的数据。存储区802中会存储有效数据与无效数据。例如，当主机系统要删除一份有效数据时，被删除的数据可能还是存储在存储区802中，但会被标记为无效数据。没有存储有效数据的物理删除单元也被称为闲置(spare)物理删除单元。例如，被删除以后的物理删除单元便会成为闲置物理删除单元。若存储区802或系统区806中有物理删除单元损坏时，存储区802中的物理删除单元也可以用来替换损坏的物理删除单元。倘若存储区802中没有可用的物理删除单元来替换损坏的物理删除单元时，则存储器管理电路702会将整个存储器存储装置10宣告为写入保护(write protect)状态，而无法再写入数据。此外，有存储有效数据的物理删除单元也被称为非闲置(non-spare)物理删除单元。

系统区806的物理删除单元是用以记录系统数据，其中此系统数据包括关于存储器芯片的制造商与型号、存储器芯片的物理删除单元数、每一物理删除单元的物理程序化单元数等。

存储区802与系统区806的物理删除单元的数量会依据不同的存储器规格而有所不同。此外，必须了解的是，在存储器存储装置10的运作中，物理删除单元关联至存储区802与系统区806的分组关系会动态地变动。例如，当系统区806中的物理删除单元损坏而被存储区802的物理删除单元取代时，则原本在存储区802的物理删除单元会被关联至系统区806。

存储器管理电路702会配置逻辑单元810(0)～810(D)以映射至存储区802中的物理删除单元800(0)～800(A)。例如，在本范例实施例中，主机系统11是通过逻辑地址来存取存储区802中的数据，因此，每一个逻辑单元810(0)～810(D)是指一个逻辑地址。此外，在一范例实施例中，每一个逻辑单元810(0)～810(D)也可以是指一个逻辑扇、一个逻辑程序化单元、一个逻辑删除单元或者由多个连续的逻辑地址组成。每一个逻辑单元810(0)～810(D)是映射至一或多个物理单元。在本范例实施例中，一个物理单元是指一个物理删除单元。然而，在另一范例实施例中，一个物理单元也可以是一个物理地址、一个物理扇区、一个物理程序化单元或者是由多个连续的物理地址组成，本发明不加以限制。存储器管理电路702会将逻辑单元与物理单元之间的映射关系记录于一或多个逻辑-物理映射表。当主机系统11欲从存储器存储装置10读取数据或写入数据至存储器存储装置10时，存储器管理电路702可根据此一或多个逻辑-物理映射表来执行对于存储器存储装置10的数据存取。

在本范例实施例中，存储器管理电路702会判断一个物理单元(也称为第一物理单元)是属于第一类物理单元或第二类物理单元。为便于说明，以下将以一个物理删除单元作为一个物理单元对本发明的至少一范例实施例进行说明。存储器管理电路702会判断一个物理删除单元(也称为第一物理删除单元)是属于第一类物理删除单元或第二类物理删除单元。例如，存储器管理电路702可以根据第一物理删除单元的数据密度，来判断第一物理删除单元是属于第一类物理删除单元或第二类物理删除单元。其中，若一个物理删除单元属于第一类物理删除单元，则此物理删除单元的数据密度(也称为第一数据密度)会低于属于第二类物理删除单元的另一个物理删除单元的数据密度(也称为第二数据密度)。

在一范例实施例中，一个物理删除单元的数据密度是与存储在此物理删除单元中的数据所对应的逻辑单元的数目及/或数据长度有关。例如，一个物理删除单元的数据密度是正相关(positively correlated)于存储在此物理删除单元中的数据所对应的逻辑单元的数目及/或数据长度。也就是说，若存储在一个物理删除单元中的数据所对应的逻辑单元的数目越多，或者此数据所对应的逻辑单元的数据长度越长，则此物理删除单元的数据密度就越大；若存储在一个物理删除单元中的数据所对应的逻辑单元的数目越少，或者此数据所对应的逻辑单元的数据长度越短，则此物理删除单元的数据密度就越小。值得一提的是，在本范例实施例中，所提及的数据所对应的逻辑单元的数目与数据长度分别是指此数据所对应的所有逻辑单元的总数与总数据长度(或称为总容量)。例如，若存储在一个物理删除单元中且写满此物理删除单元的数据是对应至512个逻辑单元，其中每一个逻辑单元的数据长度是4KB，则表示存储在此物理删除单元中的数据所对应的逻辑单元的数目是512个，且这些逻辑单元的数据长度是2048KB。此外，存储在一个物理删除单元中的数据所对应的逻辑单元的数目也可以是任意的实数。例如，若主机系统11欲存储一笔数据长度是5KB的数据至可复写式非易失性存储器模块406，则此数据仅会使用到1又1/4个逻辑单元(例如，一个逻辑单元的数据长度是4KB)，并且在将此数据写入至可复写式非易失性存储器模块406之后，此数据是对应至1又1/4个逻辑单元。在另一范例实施例中，所提及的数据所对应的逻辑单元的数目与数据长度分别是指有效数据或某些特定类型的数据(例如，系统数据或使用者数据)所对应的所有逻辑单元的总数与总数据长度。

在一范例实施例中，一个物理删除单元的数据密度也会与存储在此物理删除单元中的数据是否被压缩及/或压缩程度有关。例如，有存储经过压缩的数据的物理删除单元的数据密度会高于没有存储经过压缩的数据的物理删除单元的数据密度，或者存储较多的经过压缩的数据的物理删除单元的数据密度会高存储较少的经过压缩的数据的物理删除单元的数据密度。此外，存储经过强力压缩的数据的物理删除单元的数据密度也可能会高于存储经过轻量压缩的数据的物理删除单元的数据密度。例如，若初始大小为2个或2个以上的逻辑单元的数据被压缩为一个或小于一个逻辑单元的大小，则可将此压缩视为强力压缩；若初始大小为2个逻辑单元的数据仅被压缩为1.5个的逻辑单元的大小，则可将此压缩视为轻量压缩。然而，强力压缩与轻量压缩是一种相对的概念，而非限于上述。此外，对于数据的编码(coding)也可能会增加或缩短欲写入至可复写式非易失性存储器模块406的数据的数据长度。因此，在一范例实施例中，一个物理删除单元的数据密度也可能会与存储在此物理删除单元中的数据是否被编码及/或编码类型有关。例如，对于一个存储有编码后的数据的物理删除单元来说，若此编码后的数据的数据长度短于其编码前的数据长度，则类似于上述压缩的概念，此物理删除单元的数据密度可能会较高。然而，在一些特定的用途中，数据在写入至可复写式非易失性存储器模块406之前会先被编码以增加数据长度，因此，相反于上述压缩的概念，在将此编码后的数据写入至可复写式非易失性存储器模块406的一个物理删除单元之后，此物理删除单元的数据密度可能会被降低。也就是说，若一笔数据被压缩或编码后其数据长度变短，则此数据的数据密度较高，并且在此压缩或编码后的数据被写入至可复写式非易失性存储器模块406中的某一个物理删除单元之后，此物理删除单元的数据密度可能会被提高；反之，若一笔数据被压缩或编码后其数据长度变长，则此数据的数据密度较低，并且在将此压缩或编码后的数据被写入至可复写式非易失性存储器模块406中的某一个物理删除单元之后，此物理删除单元的数据密度可能会被降低。

图9是根据本发明的一范例实施例所示出的管理物理单元的范例示意图。

请参照图9，物理删除单元800(0)包括物理程序化单元910(0)～910(B)，并且物理删除单元800(1)包括物理程序化单元910(B+1)～910(C)。在本范例实施例中，一个物理程序化单元的数据长度等于4个逻辑单元的数据长度。例如，一个物理程序化单元的数据长度是16KB，而一个逻辑单元的数据长度是4KB。假设属于逻辑单元810(0)～810(3)的数据在写入至可复写式非易失性存储器模块406之前没有被压缩、没有被编码、或者有经过压缩或编码但其数据长度不变，则在将这些属于逻辑单元810(0)～810(3)的数据写入至物理程序化单元910(0)之后，存储在物理程序化单元910(0)中的数据是对应至4个逻辑单元(即，逻辑单元810(0)～810(3))。另一方面，假设属于逻辑单元810(4)～810(8)的数据在写入至可复写式非易失性存储器模块406之前已被压缩或编码而使其数据长度变短，例如，缩短成一个物理程序化单元的数据长度，则在将这些属于逻辑单元810(4)～810(8)的数据写入至物理程序化单元910(B+1)之后，存储在物理程序化单元910(B+1)中的数据是对应至5个逻辑单元(即，逻辑单元810(4)～810(8))。此时，存储在物理程序化单元910(0)中的数据是对应至4个逻辑单元的数据长度，存储在物理程序化单元910(B+1)中的数据则是对应至5个逻辑单元的数据长度，并且物理程序化单元910(B+1)的数据密度会高于物理程序化单元910(0)的数据密度。在此范例实施例中，物理程序化单元910(0)可能会被识别为属于第一类物理程序化单元，并且物理程序化单元910(B+1)可能会被识别为属于第二类物理程序化单元。此外，基于数据本身或使用的压缩/编码演算法的特性，上述在对属于逻辑单元810(4)～810(8)的数据进行压缩或编码之后，这些属于逻辑单元810(4)～810(8)的数据各别的数据长度可以相同也可以不相同。

图10是根据本发明的另一范例实施例所示出的管理物理单元的范例示意图。

请参照图10，本范例实施例与图9的范例实施例的差别在于，假设属于逻辑单元810(4)～810(5)的数据在写入至可复写式非易失性存储器模块406之前有被压缩或编码而使其数据长度变长，例如，增加为一个物理程序化单元的数据长度，则在将这些属于逻辑单元810(4)～810(5)的数据写入至物理程序化单元910(B+1)之后，存储在物理程序化单元910(B+1)中的数据是对应至2个逻辑单元(即，逻辑单元810(4)～810(5))。此时，存储在物理程序化单元910(0)中的数据是对应至4个逻辑单元的数据长度，存储在物理程序化单元910(B+1)中的数据则是对应至2个逻辑单元的数据长度，并且物理程序化单元910(0)的数据密度会高于物理程序化单元910(B+1)的数据密度。在此范例实施例中，物理程序化单元910(0)可能会被识别为属于第二类物理程序化单元，并且物理程序化单元910(B+1)可能会被识别为属于第一类物理程序化单元。或者，物理程序化单元910(0)与物理程序化单元910(B+1)皆可能会被识别为属于第一类物理程序化单元。此外，上述在对属于逻辑单元810(4)～810(5)的数据进行压缩或编码之后，这些属于逻辑单元810(4)～810(5)的数据各别的数据长度可以相同也可以不相同。

存储器管理电路702可以根据一个物理单元中的数据所对应的一或多个逻辑单元的数目、数据长度及/或此数据的数据长度相对于其被压缩或编码之前是变长或变短等信息来决定此物理单元的数据密度或者直接据以决定此物理单元是属于第一类物理单元或第二类物理单元。例如，存储器管理电路702可以判断存储在属于同一个物理删除单元的每一个或者大部分的物理程序化单元中的数据是否都是对应至N个或少于N个逻辑单元(例如，N是4)、存储在此物理删除单元中的数据所对应的逻辑单元的总数是否小于一预设数目、存储在此物理删除单元中的数据所对应的逻辑单元的总数据长度是否小于一预设长度、大部分存储在此物理删除单元中的数据是否没有被编码或压缩、以及大部分存储在此物理删除单元中的数据是否相对于其被压缩或编码之前其数据长度变长。若上述判断的至少其中之一成立(即，判断为是)，则存储器管理电路702可以将此物理删除单元识别为属于第一类物理删除单元；反之，若上述判断皆不成立，则此物理删除单元可能会被识别为属于第二类物理删除单元。以图9为例，在一范例实施例中，若一个物理程序化单元的数据长度等于4个逻辑单元的数据长度，则对于物理删除单元800(0)的预设数目可以是“B*4”，并且对于物理删除单元800(1)的预设数目可以是“(C-B)*4”，其中“B”与“C-B”可以相等也可以不相等。存储器管理电路702可以仅采用上述多个判断的至少其中之一或者全部采用，本发明不加以限制。此外，上述与一个物理单元是属于第一类物理单元或第二类物理单元有关的信息皆可以例如是记录于一或多个查找表，以供存储器管理电路702查询。

值得一提的是，在上述各范例实施例中，是假设存储器管理电路702可以获得存储在每一个物理单元中的数据所对应的逻辑单元的数目及/或数据长度等信息。然而，在一范例实施例中，存储器管理电路702也可能不会获得存储在每一个物理单元中的数据所对应的逻辑单元的数目及/或数据长度等信息。在此种情况下，存储器管理电路702可以根据第一物理单元的一有效计数(valid_count)的值，来判断第一物理单元是属于第一类物理单元或第二类物理单元。例如，此有效计数的值是正相关或负相关(negatively correlated)于第一物理单元的数据密度。以有效计数的值正相关于第一物理单元的数据密度为例，存储器管理电路702会判断第一物理单元的一有效计数的值是否大于一门槛值。若此有效计数的值大于门槛值，存储器管理电路702会判定第一物理单元是属于第二类物理单元。若此有效计数的值没有大于门槛值，则存储器管理电路702会判定第一物理单元是属于该第一类物理单元。换言之，在此提及的有效计数可以用来评估存储在一个物理单元中的数据所对应的逻辑单元的数目、数据长度、此数据相对于其被压缩或编码之前其数据长度是变长或变短等等。

在本范例实施例中，存储器管理电路702可以在任意的时间点来判断一个物理单元是属于第一类物理单元或第二类物理单元。然而，在另一范例实施例中，存储器管理电路702则只会在特定的时间点来执行此判断。例如，在一范例实施例中，当存储器管理电路702执行垃圾回收(garbage collection)程序或数据写入程序等与存取特定的物理单元中的数据有关程序时，存储器管理电路702可对此特定的物理单元执行上述判断。例如，在一范例实施例中，当执行垃圾回收程序时，存储器管理电路702会判断第一物理单元是属于第一类物理单元或第二类物理单元，其中此第一物理单元是用来存储此垃圾回收程序所回收的有效数据。例如，存储器管理电路702可以在执行垃圾回收程序之前、之后或在执行垃圾回收程序的过程中同步判断用来存储所回收的有效数据的第一物理单元是属于第一类物理单元或第二类物理单元。或者，在另一范例实施例中，当执行主机系统11所请求的数据写入程序时，存储器管理电路702会判断第一物理单元是属于第一类物理单元或第二类物理单元，其中此第一物理单元是用来存储此数据写入程序所对应的写入数据。类似地，存储器管理电路702可以在执行主机系统11所请求的数据写入程序之前、之后或者在执行此数据写入程序的过程中同步判断用来存储此数据写入程序所对应的写入数据的第一物理单元是属于第一类物理单元或第二类物理单元。值得一提的是，在此提及的判断还可以包括查询一查找表以获得所需的信息等操作，其中此查找表例如是预先存储了一个物理单元是属于第一类物理单元或第二类物理单元、一个物理单元的有效计数、存储在一个物理单元中的数据所对应的逻辑单元的数目、数据长度、此数据是否被压缩或编码等与数据密度有关的信息。

在存储器管理电路702得知一个物理单元是属于第一类物理单元或第二类物理单元之后，存储器管理电路702可以执行相对应的操作来使用此物理单元。例如，存储器管理电路702可以将所有来自属于第一类物理单元的有效数据或数据密度较低的数据(例如，未经过压缩或编码的数据、或者经过压缩或编码而使其数据长度变长的数据)都存储到已被识别为第一类物理单元的物理单元或者即将被识别为第一类物理单元的物理单元，并且将所有来自属于第二类物理单元的有效数据或数据密度较高的数据(例如，经过压缩或编码而使其数据长度变短的数据)都存储到已被识别为第二类物理单元的物理单元或者即将被识别为第二类物理单元的物理单元。藉此，存储器管理电路702可以将数据密度较高的数据与数据密度较低的数据分开管理。

举例来说，垃圾回收程序是将一或多个物理删除单元(即，非闲置物理删除单元)中的有效数据复制到另外的一或多个物理删除单元，因此，在一范例实施例中，假设第一物理删除单元是用来存储回收的有效数据，且图8的物理删除单元800(0)～800(2)是属于非闲置物理删除单元，则当执行垃圾回收程序时，存储器管理电路702还会判断物理删除单元800(0)～800(2)中目前有存储有效数据的每一个物理程序化单元(也称为第一物理程序化单元)是属于第一类物理程序化单元或第二类物理程序化单元。其中，第一类物理程序化单元的数据密度低于第二类物理程序化单元的数据密度。第一类物理程序化单元与第二类物理程序化单元的判断机制类似于第一类物理删除单元与第二类物理删除单元的判断机制，在此不重复赘述。若一个第一物理程序化单元是属于第一类物理程序化单元，存储器管理电路702不会将此第一物理程序化单元所存储的有效数据复制至第一物理删除单元。例如，存储器管理电路702会将此第一物理程序化单元所存储的有效数据复制至另一个用来存储回收的有效数据的物理删除单元。若一个第一物理程序化单元是第二类物理程序化单元，则存储器管理电路702才会将此第一物理程序化单元所存储的有效数据复制至第一物理删除单元。或者，在另一范例实施例中，若一个第一物理程序化单元是属于第一类物理程序化单元，存储器管理电路702会将此第一物理程序化单元所存储的有效数据复制至第一物理删除单元。若一个第一物理程序化单元是第二类物理程序化单元，则存储器管理电路702不会将此第一物理程序化单元所存储的有效数据复制至第一物理删除单元。藉此，当执行垃圾回收程序时，存储器管理电路702可以将来自第一类物理程序化单元的有效数据复制到一个特定的物理删除单元，并且将来自第二类物理程序化单元的有效数据复制到另一个物理删除单元。

在一范例实施例中，假设第一物理删除单元是用来存储回收的有效数据，且图8的物理删除单元800(0)是属于非闲置物理单元，则当执行垃圾回收程序时，存储器管理电路702会判断物理删除单元800(0)是属于第一类物理删除单元或第二类物理删除单元。若物理删除单元800(0)是属于第一类物理删除单元，则存储器管理电路702不会将物理删除单元800(0)所存储的有效数据复制至第一物理删除单元。例如，存储器管理电路702会将物理删除单元800(0)所存储的有效数据复制至另一个用来存储回收的有效数据的物理删除单元。若物理删除单元800(0)是属于第二类物理删除单元，则存储器管理电路702才会将物理删除单元800(0)所存储的有效数据复制至第一物理删除单元。或者，存储器管理电路702也可以仅将来自属于第一类物理删除单元的有效数据复制到第一物理删除单元。藉此，当执行垃圾回收程序时，存储器管理电路702可以将来自第一类物理删除单元的有效数据复制到一个特定的物理删除单元，并且将来自第二类物理删除单元的有效数据复制到另一个物理删除单元，以将数据密度较高的有效数据与数据密度较低的有效数据分开管理。

值得一提的是，上述根据存储有有效数据的物理程序化单元是属于第一类物理程序化单元或第二类物理程序化单元来执行垃圾回收程序的操作，以及根据存储有有效数据的物理删除单元是属于第一类物理删除单元或第二类物理删除单元来执行垃圾回收程序的操作可以单独使用或合并使用，本发明不加以限制。

在一范例实施例中，当执行数据写入程序时，存储器管理电路702会将数据密度较高的数据(例如，经过压缩或编码而使其数据长度变短的数据)写入至同一个物理单元，并且将数据密度较低的数据(例如，没有经过压缩或编码或者经过压缩或编码而使其数据长度变长的数据)写入至另一个物理单元。藉此，当在将数据复制或者写入至某一个物理单元时，存储器管理电路702可以预先判断或设定此物理单元会是属于第一类物理单元或第二类物理单元，以使用对应的数据管理规则来管理此物理单元。

在本范例实施例中，存储器管理电路702会定义对于第一类物理单元的数据管理规则(也称为第一数据管理规则)与对于第二类物理单元的数据管理规则(也称为第二数据管理规则)。在此提及的定义，可以是指设定、载入或启动，且不限于上述动作。例如，当存储器存储装置10开机时，存储器管理电路702会载入第一数据管理规则与第二数据管理规则。若存储器管理电路702判定第一物理单元是属于第一类物理单元，存储器管理电路702会根据第一数据管理规则来管理第一物理单元，以使存储在第一物理单元的数据具有一信赖等级(也称为第一信赖等级)。反之，若存储器管理电路702判定第一物理单元是属于第二类物理单元，则存储器管理电路702会根据第二数据管理规则来管理第一物理单元，以使存储在第一物理单元的数据具有另一信赖等级(也称为第二信赖等级)，其中第二信赖等级高于第一信赖等级。

在本范例实施例中，若存储在一个物理单元中的数据的信赖等级越高，则此数据受保护的程度也越高。也就是说，由于第二类物理单元的数据密度高于第一类物理单元的数据密度，因此若存储在第二类物理单元中的数据发生错误，往往会导致比存储在第一类物理单元中的数据发生错误更加严重的后果。因此，在本范例实施例中，存储器管理电路702在管理第二类物理单元时，会使用对于数据的保护程度相对较高的机制；而在管理第一类物理单元时，会使用对于数据的保护程度相对较低的机制。其中，这些机制包括对于数据的写入、读取及/或验证机制。为便于说明，以下将以第一物理删除单元作为第一物理单元的范例。

在一范例实施例中，若使用第二数据管理规则来管理第一物理删除单元，存储器管理电路702会控制错误检测与校正电路708产生对应于第一物理删除单元中的多个物理程序化单元的纵向验证码，其中此纵向验证码用以同时对这些物理程序化单元中的数据执行纵向验证。例如，一个纵向验证码可以同时对一或多个物理删除单元中的N个物理程序化单元中的数据进行纵向验证，其中，N可以是3或者更多或更少。当存储器管理电路702读取存储在受同一个纵向验证码保护的多个物理程序化单元中的数据时，存储器管理电路702会一并读取此纵向验证码，并且错误检测与校正电路708可利用此纵向验证码来验证所读取的数据的正确性。反之，若使用第一数据管理规则来管理此第一物理删除单元，则存储器管理电路702就不会控制错误检测与校正电路708来产生此纵向验证码，并且错误检测与校正电路708不会对存储在此第一物理删除单元中的数据执行纵向验证。在一范例实施例中，此纵向验证码是理德-所罗门码(Reed-solomon codes,简称RS codes)，且不限于此。

在一范例实施例中，若使用第一数据管理规则来管理第一物理删除单元，存储器管理电路702会控制错误检测与校正电路708产生对应于第一物理删除单元中的多个物理程序化单元的纵向验证码(也称为第一纵向验证码)；若使用第二数据管理规则来管理第一物理删除单元，存储器管理电路702则会控制错误检测与校正电路708产生另一个纵向验证码(也称为第二纵向验证码)。其中，第二纵向验证码的数据长度会长于第一纵向验证码的数据长度。藉此，若第一物理删除单元是属于第一类物理删除单元，则数据长度较短的第一纵向验证码可提供对于存储在第一物理删除单元中的数据基本的保护；若第一物理删除单元是属于第二类物理删除单元，则数据长度较长的第二纵向验证码可提供对于存储在第一物理删除单元中的数据较强的保护。换言之，相对于第一纵向验证码，第二纵向验证码可更正更多的错误比特。

在一范例实施例中，若使用第一数据管理规则来管理第一物理删除单元，存储器管理电路702会控制错误检测与校正电路708产生对应于欲存储至第一物理删除单元的数据的错误更正码(也称为第一错误更正码)；若使用第二数据管理规则来管理第一物理删除单元，存储器管理电路702则会控制错误检测与校正电路708产生对应于欲存储至第一物理删除单元的数据的另一错误更正码(也称为第二错误更正码)。其中，第二错误更正码的数据长度会长于第一错误更正码的数据长度。藉此，若第一物理删除单元是属于第一类物理删除单元，则数据长度较短的第一错误更正码可提供对于存储在第一物理删除单元中的数据基本的保护；若第一物理删除单元是属于第二类物理删除单元，则数据长度较长的第二错误更正码可提供对于存储在第一物理删除单元中的数据较强的保护。换言之，相对于第一错误更正码，第二错误更正码可更正更多的错误比特。值得一提的是，相对于上述纵向验证码，在此提及的错误更正码指的是对数据进行横向验证的码。例如，对应于多笔数据各别的第N比特的一个纵向验证码是用以对这些数据各别的第N比特进行验证，而对应于一笔数据的一个错误更正码则是对此笔数据的所有比特进行验证。例如，此错误更正码可以是低密度奇偶检查校正码(low density parity code，简称LDPC)、BCH码、回旋码(convolutional code)、涡轮码(turbo code)，且不限于此。

在一范例实施例中，若使用第一数据管理规则来管理第一物理删除单元，存储器管理电路702会以第一物理删除单元的预设程序化方式(programming mode)来使用第一物理删除单元。例如，若此第一物理删除单元预设是使用SLC、MLC或TLC方式，则存储器管理电路702会使用此预设程序化方式来程序化第一物理删除单元中的各个存储单元。若使用第二数据管理规则来管理第一物理删除单元，存储器管理电路702则会以一快页(fast page)方式来使用第一物理删除单元。也就是说，若使用快页方式来使用一个物理删除单元，则不管此物理删除单元预设是使用SLC、MLC及TLC方式中的哪一种方式，此物理删除单元中的每一个存储单元都只会被用来存储一个比特。藉此，若第一物理删除单元是属于第二类物理删除单元，则通过减少第一物理删除单元中每一个存储单元可能存储的比特的数目，可降低存储在第一物理删除单元中的数据的错误率。值得一提的是，在此提及的快页方式是指类似于SLC方式来程序化存储单元的操作。然而，快页方式并不等于使用SLC方式来程序化存储单元。例如，快页方式与SLC方式所使用的写入电压可能不同，并且一个存储单元被以快页方式程序化后的临界电压与以SLC方式程序化后的临界电压也可能不同。

在一范例实施例中，若使用第一数据管理规则来管理第一物理删除单元，存储器管理电路702会将对于第一物理删除单元的写入电压设定为一或多个预设写入电压。若使用第二数据管理规则来管理第一物理删除单元，存储器管理电路702则会根据第一物理删除单元中至少一存储单元的使用程度，动态地调整对于第一物理删除单元的写入电压。特别是，在此提及的至少一存储单元的使用程度，可以是指一或多个存储单元的损耗程度或平均损耗程度。例如，可通过每一个存储单元的损耗程度值或多个存储单元的平均损耗程度值来评估此至少一存储单元的使用程度。然后，针对每一个或多个存储单元的使用程度，存储器管理电路702可动态地调整对于每一个或多个存储单元的写入电压。此外，每一个存储单元的损耗程度值可以根据每一个存储单元的删除次数、写入次数、错误比特数、错误比特率、读取次数或这些参数的组合而获得。也就是说，在程序化第一物理删除单元的一个存储单元时，对于使用程度不同的存储单元，可改变注入存储单元的电荷捕捉层的电子量。例如，存储器管理电路702可以发送带有指示欲使用的写入电压或指示使用适当的写入电压的指令序列至可复写式非易失性存储器模块406。藉此，对于属于第二类物理删除单元的第一物理删除单元，虽然写入数据的速度可能会降低，却可有效确保数据写入的稳定性。

值得一提的是，上述各个范例实施例所提及的各种第一数据管理规则与第二数据管理规则，可以单独使用也可以搭配使用。例如，在一范例实施例中，若使用第一数据管理规则来管理一个物理删除单元，存储器管理电路702会利用第一纵向验证码与第一错误更正码来提供基本的保护给存储在此物理删除单元中的数据；而若使用第二数据管理规则来管理另一个物理删除单元，则存储器管理电路702会利用第二纵向验证码、第二错误更正码并且搭配使用快页方式来提供进阶的保护给存储在此另一物理删除单元中的数据。

此外，虽然上述各范例实施例主要是以物理删除单元作为物理单元的范例，然而，在另一范例实施例中，一个物理单元也可以是一个物理地址、一个物理扇区、一个物理程序化单元或者是由多个连续的物理地址组成，本发明不加以限制。在一范例实施例中，一个物理单元包括多个物理子单元。例如，在以物理删除单元作为物理单元的范例中，一个物理子单元可以是指一个物理地址、一个物理扇区、一个物理程序化单元或者多个连续的物理地址。或者，在以一个物理程序化单元作为物理单元的范例中，一个物理子单元可以是指一个物理地址、一个物理扇区或者多个连续的物理地址。此外，在一范例实施例中，一个物理单元的数据密度只与存储在此物理单元中的有效数据有关，而与存储在此物理单元中的无效数据无关。

图11是根据本发明的一范例实施例所示出的数据管理方法的流程图。请参照图11，在步骤S1102中，定义对于第一类物理单元的第一数据管理规则与对于第二类物理单元的第二数据管理规则，其中第一类物理单元的第一数据密度低于第二类物理单元的第二数据密度。在步骤S1104中，判断第一物理单元属于第一类物理单元或第二类物理单元。若第一物理单元属于第一类物理单元，在步骤S1106中，根据第一数据管理规则来管理第一物理单元，以使存储在第一物理单元中的数据具有第一信赖等级。若所述第一物理单元属于第二类物理单元，在步骤S1108中，根据第二数据管理规则来管理第一物理单元，以使存储在第一物理单元的数据具有第二信赖等级，其中第二信赖等级高于第一信赖等级。然而，图11中各步骤已详细说明如上，在此便不再赘述。值得注意的是，图11中各步骤可以实作为多个程序码或是电路，本发明并不在此限。此外，图11的方法可以搭配以上实施例使用，也可以单独使用，本发明并不在此限。

综上所述，在本发明的一范例实施例中，若一个物理单元的数据密度较高，则对于此物理单元的保护会被增强。若一个物理单元的数据密度较低，则对于此物理单元的保护强度会维持在基本强度。藉此，可在不严重影响存储器存储装置的存取效能的前提下，有效地降低数据密度较高的物理单元中的数据发生错误的机率。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (23)

1.一种存储器管理方法，其特征在于，用于控制一可复写式非易失性存储器模块，其中该可复写式非易失性存储器模块包括多个物理单元，该存储器管理方法包括：

定义对于一第一类物理单元的一第一数据管理规则与对于一第二类物理单元的一第二数据管理规则，其中该第一类物理单元的一第一数据密度低于该第二类物理单元的一第二数据密度；

若该些物理单元中的一第一物理单元属于该第一类物理单元，根据该第一数据管理规则来管理该第一物理单元，以使存储在该第一物理单元的数据具有一第一信赖等级；以及

若该些物理单元中的该第一物理单元属于该第二类物理单元，根据该第二数据管理规则来管理该第一物理单元，以使存储在该第一物理单元的数据具有一第二信赖等级，其中该第二信赖等级高于该第一信赖等级。

2.根据权利要求1所述的存储器管理方法，其特征在于，还包括：

判断该些物理单元中的该第一物理单元的一有效计数的值是否大于一门槛值；

若该第一物理单元的该有效计数的值大于该门槛值，判定该第一物理单元是属于该第二类物理单元；以及

若该第一物理单元的该有效计数的值没有大于该门槛值，判定该第一物理单元是属于该第一类物理单元。

3.根据权利要求2所述的存储器管理方法，其特征在于，该有效计数的值正相关于该第一物理单元的一数据密度。

4.根据权利要求1所述的存储器管理方法，其特征在于，存储在该第一类物理单元中的数据所对应的逻辑单元的数目小于存储在该第二类物理单元中的数据所对应的逻辑单元的数目。

5.根据权利要求1所述的存储器管理方法，其特征在于，还包括：

当执行一垃圾回收程序时，判断该些物理单元中的该第一物理单元是属于该第一类物理单元或该第二类物理单元，其中该第一物理单元是用来存储该垃圾回收程序所回收的有效数据。

6.根据权利要求5所述的存储器管理方法，其特征在于，该些物理单元包括一非闲置物理单元，并且该非闲置物理单元包括存储有一有效数据的一第一物理子单元，该存储器管理方法还包括：

当执行该垃圾回收程序时，判断该第一物理子单元是属于一第一类物理子单元或一第二类物理子单元，或者判断该非闲置物理单元是属于该第一类物理单元或该第二类物理单元；

若该第一物理子单元是属于该第一类物理子单元或该非闲置物理单元是属于该第一类物理单元，不将该第一物理子单元所存储的该有效数据复制至该第一物理单元；以及

若该第一物理子单元是属于该第二类物理子单元或该非闲置物理单元是属于该第二类物理单元，将该第一物理子单元所存储的该有效数据复制至该第一物理单元。

7.根据权利要求1所述的存储器管理方法，其特征在于，还包括：

当执行一主机系统所请求的一数据写入程序时，判断该些物理单元中的该第一物理单元是属于该第一类物理单元或该第二类物理单元，其中该第一物理单元是用来存储该数据写入程序所对应的一写入数据。

8.根据权利要求1所述的存储器管理方法，其特征在于，根据该第一数据管理规则来管理该第一物理单元的步骤包括：

不产生对应于该第一物理单元的一纵向验证码，其中该纵向验证码用以对该第一物理单元中的数据执行一纵向验证；

其中根据该第二数据管理规则来管理该第一物理单元的步骤包括：

产生对应于该第一物理单元的该纵向验证码。

9.根据权利要求1所述的存储器管理方法，其特征在于，根据该第一数据管理规则来管理该第一物理单元的步骤包括：

产生对应于该第一物理单元的一第一纵向验证码，

其中根据该第二数据管理规则来管理该第一物理单元的步骤包括：

产生对应于该第一物理单元的一第二纵向验证码，其中该第一纵向验证码用以对该第一物理单元中的数据执行一第一纵向验证，该第二纵向验证码用以对该第一物理单元中的数据执行一第二纵向验证，并且该第二纵向验证码的长度长于该第一纵向验证码的长度。

10.根据权利要求1所述的存储器管理方法，其特征在于，根据该第一数据管理规则来管理该第一物理单元的步骤包括：

产生对应于欲存储至该第一物理单元的数据的一第一错误更正码，

其中根据该第二数据管理规则来管理该第一物理单元的步骤包括：

产生对应于欲存储至该第一物理单元的数据的一第二错误更正码，其中该第二错误更正码的长度长于该第一错误更正码的长度。

11.根据权利要求1所述的存储器管理方法，其特征在于，根据该第一数据管理规则来管理该第一物理单元的步骤包括：

以一预设程序化方式来使用该第一物理单元，

其中根据该第二数据管理规则来管理该第一物理单元的步骤包括：

以一快页方式来使用该第一物理单元。

12.根据权利要求1所述的存储器管理方法，其特征在于，根据该第一数据管理规则来管理该第一物理单元的步骤包括：

将对于该第一物理单元的一写入电压设定为一预设写入电压，

其中根据该第二数据管理规则来管理该第一物理单元的步骤包括：

根据该第一物理单元中至少一存储单元的一使用程度，动态调整对于该第一物理单元的该写入电压。

13.一种存储器存储装置，其特征在于，包括：

一连接接口单元，用以电性连接至一主机系统；

一可复写式非易失性存储器模块，包括多个物理单元；以及

一存储器控制电路单元，电性连接至该连接接口单元与该可复写式非易失性存储器模块，

其中该存储器控制电路单元用以定义对于一第一类物理单元的一第一数据管理规则与对于一第二类物理单元的一第二数据管理规则，其中该第一类物理单元的一第一数据密度低于该第二类物理单元的一第二数据密度，

若该些物理单元中的一第一物理单元属于该第一类物理单元，该存储器控制电路单元更用以根据该第一数据管理规则来管理该第一物理单元，以使存储在该第一物理单元的数据具有一第一信赖等级，

若该些物理单元中的该第一物理单元属于该第二类物理单元，该存储器控制电路单元更用以根据该第二数据管理规则来管理该第一物理单元，以使存储在该第一物理单元的数据具有一第二信赖等级，其中该第二信赖等级高于该第一信赖等级。

14.根据权利要求13所述的存储器存储装置，其特征在于，该存储器控制电路单元更用以判断该些物理单元中的该第一物理单元的一有效计数的值是否大于一门槛值，

若该第一物理单元的该有效计数的值大于该门槛值，该存储器控制电路单元更用以判定该第一物理单元是属于该第二类物理单元，

若该第一物理单元的该有效计数的值没有大于该门槛值，该存储器控制电路单元更用以判定该第一物理单元是属于该第一类物理单元。

15.根据权利要求14所述的存储器存储装置，其特征在于，该有效计数的值正相关于该第一物理单元的一数据密度。

16.根据权利要求13所述的存储器存储装置，其特征在于，存储在该第一类物理单元中的数据所对应的逻辑单元的数目小于存储在该第二类物理单元中的数据所对应的逻辑单元的数目。

17.根据权利要求13所述的存储器存储装置，其特征在于，当执行一垃圾回收程序时，该存储器控制电路单元更用以判断该些物理单元中的该第一物理单元是属于该第一类物理单元或该第二类物理单元，其中该第一物理单元是用来存储该垃圾回收程序所回收的有效数据。

18.根据权利要求13所述的存储器存储装置，其特征在于，当执行一主机系统所请求的一数据写入程序时，该存储器控制电路单元更用以判断该些物理单元中的该第一物理单元是属于该第一类物理单元或该第二类物理单元，其中该第一物理单元是用来存储该数据写入程序所对应的一写入数据。

19.根据权利要求13所述的存储器存储装置，其特征在于，该存储器控制电路单元根据该第一数据管理规则来管理该第一物理单元的操作包括：

以一预设程序化方式来使用该第一物理单元，

其中该存储器控制电路单元根据该第二数据管理规则来管理该第一物理单元的操作包括：

以一快页方式来使用该第一物理单元。

20.一种存储器控制电路单元，其特征在于，用于控制一可复写式非易失性存储器模块，该可复写式非易失性存储器模块包括多个物理单元，该存储器控制电路单元包括：

一主机接口，用以电性连接至一主机系统；

一存储器接口，用以电性连接至该可复写式非易失性存储器模块；以及

一存储器管理电路，电性连接至该主机接口与该存储器接口，

其中该存储器管理电路用以定义对于一第一类物理单元的一第一数据管理规则与对于一第二类物理单元的一第二数据管理规则，其中该第一类物理单元的一第一数据密度低于该第二类物理单元的一第二数据密度，

若该些物理单元中的一第一物理单元属于该第一类物理单元，该存储器管理电路更用以根据该第一数据管理规则来管理该第一物理单元，以使存储在该第一物理单元的数据具有一第一信赖等级，

若该些物理单元中的该第一物理单元属于该第二类物理单元，该存储器管理电路更用以根据该第二数据管理规则来管理该第一物理单元，以使存储在该第一物理单元的数据具有一第二信赖等级，其中该第二信赖等级高于该第一信赖等级。

21.根据权利要求20所述的存储器控制电路单元，其特征在于，该存储器管理电路更用以判断该些物理单元中的该第一物理单元的一有效计数的值是否大于一门槛值，

若该第一物理单元的该有效计数的值大于该门槛值，该存储器管理电路更用以判定该第一物理单元是属于该第二类物理单元，

若该第一物理单元的该有效计数的值没有大于该门槛值，该存储器管理电路还用以判定该第一物理单元是属于该第一类物理单元。

22.根据权利要求21所述的存储器控制电路单元，其特征在于，该有效计数的值正相关于该第一物理单元的一数据密度。

23.根据权利要求20所述的存储器控制电路单元，其特征在于，存储在该第一类物理单元中的数据所对应的逻辑单元的数目小于存储在该第二类物理单元中的数据所对应的逻辑单元的数目。