CN105425900B - 平台中访问实时时钟的方法和装置 - Google Patents

平台中访问实时时钟的方法和装置 Download PDF

Info

Publication number
CN105425900B
CN105425900B CN201610028193.0A CN201610028193A CN105425900B CN 105425900 B CN105425900 B CN 105425900B CN 201610028193 A CN201610028193 A CN 201610028193A CN 105425900 B CN105425900 B CN 105425900B
Authority
CN
China
Prior art keywords
real
time clock
platform
accessed
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610028193.0A
Other languages
English (en)
Other versions
CN105425900A (zh
Inventor
王奇
颜光
彭扶权
朱晖
代飞
单勇腾
胡嗣钦
易红
喻文冲
李晓涛
贺建国
吴金勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan CRRC Times Signal and Communication Co Ltd
Original Assignee
Hunan CRRC Times Signal and Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan CRRC Times Signal and Communication Co Ltd filed Critical Hunan CRRC Times Signal and Communication Co Ltd
Priority to CN201610028193.0A priority Critical patent/CN105425900B/zh
Publication of CN105425900A publication Critical patent/CN105425900A/zh
Application granted granted Critical
Publication of CN105425900B publication Critical patent/CN105425900B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/805—Real-time

Abstract

本发明公开了平台中访问实时时钟的方法和装置，降低了平台主机插件软件访问实时时钟芯片失败的概率。其技术方案为：在平台运行期间，将对实时时钟的访问限制在只有在一个运行周期的开始时刻才允许被访问；若实时时钟访问成功则间隔设定的时间段后再次访问；若实时时钟访问失败则在平台的下一个运行周期的开始时刻进行至少一次的重新访问，当重试访问超出设定的允许时间范围则判定访问实时时钟故障。

Description

平台中访问实时时钟的方法和装置
技术领域
本发明涉及实时时钟访问技术，尤其涉及在平台尤其是安全计算机平台中访问实时时钟的方法和装置。
背景技术
在高速铁路等交通控制系统中，有一种保证列车安全运行的被称为安全计算机的核心设备。安全计算机具体实现列车运行的实时控制和安全防护，确保列车按照设计路线和期望速度在允许的范围内运行。为实现这一目标，安全计算机需要实时监控列车的运行速度、当前位置、列车运行指令、系统内部状态等运行参数。操作人员或系统维护调试人员通过这些运行参数，能够及时了解系统运行状态和设备状况，并以此给出后续的操控命令。
安全计算机平台是建立在计算机技术、通信技术、控制技术之上，符合IEC62425安全完整性SIL4级的分布式网络控制系统，具有高可靠性、高安全性、开放性、灵活性等特点，主要包含以下关键技术：
1.系统安全架构
目前主流的系统安全架构有三取二、二乘二取二、二者的混合结构及派生结构。安全架构包括为同步与表决技术、故障-安全技术等。
2.安全I/O技术
安全I/O技术实现方式较多，但其核心思想表现为：具有高覆盖率的动态检测(诊断)，故障后导向并保持在安全状态。
3.总线技术
这部分主要体现系统的灵活性、扩展能力、响应能力，也体现了系统的可靠性与可维护性。主要包括若干种实时以太网技术与现场总线技术。
4.安全通信协议
传输协议需满足IEC62280标准，但实现方法可能多种多样。
5.软件安全技术
软件安全技术需采用IEC62279相关规定，可能会采用不同的编码技术与加密技术。
6.轨道信号解码技术。
安全计算机平台中，实时时钟信息提供年、月、日、时、分、秒、毫秒等信息。独立实时时钟芯片提供实时时钟信息，访问实时时钟芯片所使用的I2C总线。访问实时时钟芯片时，由于I2C总线的物理干扰、访问时序等原因，访问可能失败。访问实时时钟失败导致的处理方式根据系统安全性要求不同而不同。对于安全苛求高的系统，访问实时时钟失败可能会使整个系统宕机。能否在保证获取指定精度内实时时钟信息的前提下，降低实时时钟访问失败的概率成为一个待解决的技术问题。
安全平台的为轨道交通信号系统安全相关设备提供一个通用、安全并且可靠的硬件和软件应用开发平台。在最终的信号应用(子)系统中，如车载ATP、计算机联锁(CI)、列控中心/区域控制器等，都需要获取实时时钟信息。安全平台主机插件中有物理独立的实时时钟芯片，访问此物理实时时钟芯片使用I2C总线，由于应用环境复杂，外部干扰可能引起访问实时时钟失败。目前，对于访问实时时钟失败后的通常做法是重新访问(限定时间或次数内连续访问)，这样做的后果很可能一直不能访问成功(I2C总线，或实时时钟芯片一直处于错误的通信时序状态，此时应对总线或实时时钟芯片进行重置。重置需要时间开销，对于时间响应要求高的应用系统，此时间开销不会被接受)。
发明内容
以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。
本发明的目的在于解决上述问题，提供了一种平台中访问实时时钟的方法和装置，降低了平台主机插件软件访问实时时钟芯片失败的概率。
本发明的技术方案为：本发明揭示了一种平台中访问实时时钟的方法，包括：
在平台运行期间，将对实时时钟的访问限制在只有在一个运行周期的开始时刻才允许被访问；
若实时时钟访问成功则间隔设定的时间段后再次访问；
若实时时钟访问失败则在平台的下一个运行周期的开始时刻进行至少一次的重新访问，当重试访问超出设定的允许时间范围则判定访问实时时钟故障。
根据本发明的平台中访问实时时钟的方法的一实施例，当判定访问实时时钟故障后，对I2C总线及实时时钟芯片进行复位操作。
根据本发明的平台中访问实时时钟的方法的一实施例，在平台的一个运行周期内，通过访问实时时钟对应的晶振计时来计算实时时间信息。
根据本发明的平台中访问实时时钟的方法的一实施例，其特征在于，所述平台包括安全计算机平台或者列车运行监控系统。
本发明还揭示了一种平台中访问实时时钟的装置，包括：
实时时钟访问限制模块，在平台运行期间，将对实时时钟的访问限制在只有在一个运行周期的开始时刻才允许被访问；
访问成功处理模块，若实时时钟访问成功则间隔设定的时间段后再次访问；
访问失败处理模块，若实时时钟访问失败则在平台的下一个运行周期的开始时刻进行至少一次的重新访问，当重试访问超出设定的允许时间范围则判定访问实时时钟故障。
根据本发明的平台中访问实时时钟的装置的一实施例，装置还包括：
复位模块，当判定访问实时时钟故障后，对I2C总线及实时时钟芯片进行复位操作。
根据本发明的平台中访问实时时钟的装置的一实施例，装置还包括：
晶振计时模块，在平台的一个运行周期内，通过访问实时时钟对应的晶振计时来计算实时时间信息。
根据本发明的平台中访问实时时钟的装置的一实施例，其特征在于，所述平台包括安全计算机平台或者列车运行监控系统。
本发明对比现有技术有如下的有益效果：本发明通过设计访问实时时钟的策略，亦即，设计对实时时钟的访问限制以及在访问失败时的处理规则，有效降低了实时时钟出错的概率。
附图说明
图1示出了本发明的平台主机插件中实时时钟芯片与处理器的连接示意图。
图2示出了本发明的访问实时时钟的时序图。
图3示出了本发明的访问实时时钟失败的情况示意图。
图4示出了本发明的平台中访问实时时钟的方法的较佳实施例的流程图。
图5示出了本发明的平台中访问实时时钟的装置的较佳实施例的原理图。
具体实施方式
在结合以下附图阅读本公开的实施例的详细描述之后，能够更好地理解本发明的上述特征和优点。在附图中，各组件不一定是按比例绘制，并且具有类似的相关特性或特征的组件可能具有相同或相近的附图标记。
本发明的平台中访问实时时钟的方法和装置可应用于安全计算机平台以及列车运行监控系统(LKJ)中。以下以安全计算机平台为例来说明。
在本发明的实施例中，安全计算机平台主机插件中实时时钟芯片(RealClk)、晶振芯片(SysTick)以及处理器(CPU)之间的关系如图1所示，处理器可以访问实时时钟芯片以获取时间信息，同时处理器可通过晶振进行时间计数。在本发明中，例如设定晶振的频率以获取毫秒级计数。
本发明的安全计算机平台中访问实时时钟的方法的较佳实施例的流程请参见图4，首先，在安全计算机平台的运行期间，将对实时时钟的访问限制在只有在一个运行周期的开始时刻才允许被访问。若实时时钟访问成功则间隔设定的时间段后再次访问。若实时时钟访问失败则在平台的下一个运行周期的开始时刻进行至少一次的重新访问，当重试访问超出设定的允许时间范围则判定访问实时时钟故障。
其中，对于实时时钟的访问的限定，请同时参见图2，实时时钟只有在平台的一个运行周期的开始时刻才允许访问(如图2中的Rn所示)，而且实时时钟访问成功后必须间隔一段时间△R(如图2中的才能访问(如图2中的Rn+1所示)。
其中，对于实时时钟访问不成功的处理，是在平台的下一个运行周期开始的时刻(如图3中的Rn所示)进行重新访问，设定允许再次重试访问的总时间长度△Try，当重试访问超出允许时间范围则判定访问时钟故障。
而且，在访问失败而后判定访问时钟故障后，可以对I2C总线及实时时钟芯片进行复位操作。
对于一个平台运行周期中，访问实时时钟是通过内部计时来实现的。假设第n次访问实时时钟得到的实时时钟信息为αn,，且第n次访问实时时钟时对应的晶振计时为τn，则在第n+1次成功访问实时时钟之前获取的实时时间信息α可表示为如下关系：
Δτ＝τ-τn
α＝αn+Δτ
其中τ表示获取实时时钟信息时的晶振计时。
图5示出了本发明的安全计算机平台中访问实时时钟的装置的较佳实施例的原理。请参见图5，本实施例的装置包括：实时时钟访问限制模块1、访问成功处理模块2、访问失败处理模块3、复位模块4、以及晶振计时模块5。
实时时钟访问限制模块1在安全计算机平台的运行期间，将对实时时钟的访问限制在只有在一个运行周期的开始时刻才允许被访问。
访问成功处理模块2中，若实时时钟访问成功则间隔设定的时间段后再次访问。对于实时时钟的访问的限定，请同时参见图2，实时时钟只有在平台的一个运行周期(如图2中的所示)的开始时刻才允许访问(如图2中的Rn所示)，而且实时时钟访问成功后必须间隔一段时间△R(如图2中的才能访问(如图2中的Rn+1所示)。
访问失败处理模块3中，若实时时钟访问失败则在平台的下一个运行周期(如图3中的所示)的开始时刻进行至少一次的重新访问，当重试访问超出设定的允许时间范围则判定访问实时时钟故障。对于实时时钟访问不成功的处理，是在平台的下一个运行周期开始的时刻(如图3中的Rn所示)进行重新访问，设定允许再次重试访问的总时间长度△Try，当重试访问超出允许时间范围则判定访问时钟故障。
复位模块4中，当判定访问实时时钟故障后，对I2C总线及实时时钟芯片进行复位操作。
晶振计时模块5中，在平台的一个运行周期内，通过访问实时时钟对应的晶振计时来计算实时时间信息。对于一个平台运行周期中，访问实时时钟是通过内部计时来实现的。假设第n次访问实时时钟得到的实时时钟信息为αn,，且第n次访问实时时钟时对应的晶振计时为τn，则在第n+1次成功访问实时时钟之前获取的实时时间信息α可表示为如下关系：
Δτ＝τ-τn
α＝αn+Δτ
其中τ表示获取实时时钟信息时的晶振计时。
尽管为使解释简单化将上述方法图示并描述为一系列动作，但是应理解并领会，这些方法不受动作的次序所限，因为根据一个或多个实施例，一些动作可按不同次序发生和/或与来自本文中图示和描述或本文中未图示和描述但本领域技术人员可以理解的其他动作并发地发生。
本领域技术人员将进一步领会，结合本文中所公开的实施例来描述的各种解说性逻辑板块、模块、电路、和算法步骤可实现为电子硬件、计算机软件、或这两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、框、模块、电路、和步骤在上面是以其功能性的形式作一般化描述的。此类功能性失败实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员对于每种特定应用可用不同的方式来实现所描述的功能性，但这样的实现决策不应被解读成导致脱离了本发明的范围。
结合本文所公开的实施例描述的各种解说性逻辑板块、模块、和电路可用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文所描述功能的任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，该处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可以被实现为计算设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心协作的一个或多个微处理器、或任何其他此类配置。
结合本文中公开的实施例描述的方法或算法的步骤可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中体现。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从/向该存储介质读取和写入信息。在替换方案中，存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在用户终端中。
在一个或多个示例性实施例中，所描述的功能可在硬件、软件、固件或其任何组合中实现。如果在软件中实现为计算机程序产品，则各功能可以作为一条或更多条指令或代码存储在计算机可读介质上或藉其进行传送。计算机可读介质包括计算机存储介质和通信介质两者，其包括促成计算机程序从一地向另一地转移的任何介质。存储介质可以是能被计算机访问的任何可用介质。作为示例而非限定，这样的计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储、磁盘存储或其它磁存储设备、或能被用来携带或存储指令或数据结构形式的合意程序代码且能被计算机访问的任何其它介质。任何连接也被正当地称为计算机可读介质。例如，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如红外、无线电、以及微波之类的无线技术从web网站、服务器、或其它远程源传送而来，则该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电、以及微波之类的无线技术就被包括在介质的定义之中。如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘和蓝光碟，其中盘(disk)往往以磁的方式再现数据，而碟(disc)用激光以光学方式再现数据。上述的组合也应被包括在计算机可读介质的范围内。
提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员来说都将是显而易见的，且本文中所定义的普适原理可被应用到其他变体而不会脱离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例和设计，而是应被授予与本文中所公开的原理和新颖性特征相一致的最广范围。

Claims (6)

1.一种平台中访问实时时钟的方法，包括：
在平台运行期间，将对实时时钟的访问限制在只有在一个运行周期的开始时刻才允许被访问；
若实时时钟访问成功则间隔设定的时间段后再次访问；
若实时时钟访问失败则在平台的下一个运行周期的开始时刻进行至少一次的重新访问，当重试访问超出设定的允许时间范围则判定访问实时时钟故障，当判定访问实时时钟故障后，对I2C总线及实时时钟芯片进行复位操作。
2.根据权利要求1所述的平台中访问实时时钟的方法，其特征在于，在平台的一个运行周期内，通过访问实时时钟对应的晶振计时来计算实时时间信息。
3.根据权利要求1至2中任一项所述的平台中访问实时时钟的方法，其特征在于，所述平台包括安全计算机平台或者列车运行监控系统。
4.一种平台中访问实时时钟的装置，包括：
实时时钟访问限制模块，在平台运行期间，将对实时时钟的访问限制在只有在一个运行周期的开始时刻才允许被访问；
访问成功处理模块，若实时时钟访问成功则间隔设定的时间段后再次访问；
访问失败处理模块，若实时时钟访问失败则在平台的下一个运行周期的开始时刻进行至少一次的重新访问，当重试访问超出设定的允许时间范围则判定访问实时时钟故障；
复位模块，当判定访问实时时钟故障后，对I2C总线及实时时钟芯片进行复位操作。
5.根据权利要求4所述的平台中访问实时时钟的装置，其特征在于，装置还包括：
晶振计时模块，在平台的一个运行周期内，通过访问实时时钟对应的晶振计时来计算实时时间信息。
6.根据权利要求4至5中任一项所述的平台中访问实时时钟的装置，其特征在于，平台包括安全计算机平台或者列车运行监控系统。
CN201610028193.0A 2016-01-15 2016-01-15 平台中访问实时时钟的方法和装置 Active CN105425900B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610028193.0A CN105425900B (zh) 2016-01-15 2016-01-15 平台中访问实时时钟的方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610028193.0A CN105425900B (zh) 2016-01-15 2016-01-15 平台中访问实时时钟的方法和装置

Publications (2)

Publication Number Publication Date
CN105425900A CN105425900A (zh) 2016-03-23
CN105425900B true CN105425900B (zh) 2018-05-08

Family

ID=55504165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610028193.0A Active CN105425900B (zh) 2016-01-15 2016-01-15 平台中访问实时时钟的方法和装置

Country Status (1)

Country Link
CN (1) CN105425900B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109859785B (zh) * 2019-01-11 2020-11-06 中电海康集团有限公司 一种时钟自适应访问mram的装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1141449A (zh) * 1995-02-10 1997-01-29 汤森、汤森和克鲁 用于在集成电路中流水线传送数据的方法及装置
US5881273A (en) * 1996-05-31 1999-03-09 Daewoo Telecom Clock signal generation apparatus for use in an access subsystem processor
CN101515941A (zh) * 2008-02-22 2009-08-26 北京北科驿唐科技有限公司 一种无线传感器通信系统及其通信方法
CN101859260A (zh) * 2010-05-14 2010-10-13 中国科学院计算技术研究所 用于操作系统中的定时器管理装置和管理方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4837357B2 (ja) * 2005-10-18 2011-12-14 エルピーダメモリ株式会社 半導体記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1141449A (zh) * 1995-02-10 1997-01-29 汤森、汤森和克鲁 用于在集成电路中流水线传送数据的方法及装置
US5881273A (en) * 1996-05-31 1999-03-09 Daewoo Telecom Clock signal generation apparatus for use in an access subsystem processor
CN101515941A (zh) * 2008-02-22 2009-08-26 北京北科驿唐科技有限公司 一种无线传感器通信系统及其通信方法
CN101859260A (zh) * 2010-05-14 2010-10-13 中国科学院计算技术研究所 用于操作系统中的定时器管理装置和管理方法

Also Published As

Publication number Publication date
CN105425900A (zh) 2016-03-23

Similar Documents

Publication Publication Date Title
CA2484720C (en) Inherently fail safe processing or control apparatus
Temple Avoiding the babbling-idiot failure in a time-triggered communication system
CN106444425B (zh) 面向航空发动机分布式控制的ttp/c总线控制器设计方法
CN102238231B (zh) Ctcs-3级无线闭塞中心设备及系统
JPH07507893A (ja) プロセス制御コンピュータ用保安フロントエンド通信システムおよび方法
US20100281130A1 (en) Communication method and apparatus for the efficient and reliable transmission of tt ethernet messages
CN105398472B (zh) 一种平台主机插件
CN106494457A (zh) Cbtc与区域联锁一体化系统和方法
CN110008022A (zh) 一种安全计算机模块和安全计算机
CN106447863B (zh) 一种开锁密码处理方法、门锁和前台服务器
CN105425900B (zh) 平台中访问实时时钟的方法和装置
CN103630375B (zh) 一种车载单元的故障诊断方法、车载单元和系统
GB2497228A (en) Train path control method, train path control device and train path control program
CN105425785A (zh) 平台故障记录的方法和系统
CN112906253A (zh) 一种铁路信号动态仿真检测方法及系统
CN105095039B (zh) I/o插件的上电自检方法和装置
CN105184171B (zh) 安全计算机平台文件系统的组件、运行方法及信息处理装置
CN105245426B (zh) 一种具有板位识别功能的平台插件
CN107844384A (zh) 一种联锁安全数据的生成方法
CN101313297B (zh) 数字版权管理中用于设备间drm时间同步的方法
KR20140140192A (ko) 철도 차량용 지상 신호 처리 장치
BR102017019594A2 (pt) Método para sincronizar um sistema, controlador, sistema de gerenciamento e instalação ferroviária
Liu Time Petri Nets and Time-Soundness
Wang et al. Predicting accidents in interlocking systems: An SHA model-based approach
Ahmad et al. FPGA based real time implementation scheme for ARINC 659 backplane data bus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road

Applicant after: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd.

Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Applicant before: ZHUZHOU CSR TIMES ELECTRIC Co.,Ltd.

CB02 Change of applicant information
TA01 Transfer of patent application right

Effective date of registration: 20170629

Address after: 410100 Hunan economic and Technological Development Zone, Changsha Province, the people of the East Road, No. 7, building 21, floor

Applicant after: HUNAN CRRC TIMES SIGNAL & COMMUNICATION Co.,Ltd.

Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road

Applicant before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant