CN105406740A - 一种实现ac-dc开关电源低待机功耗的控制芯片 - Google Patents

Abstract

本发明公开了一种实现AC-DC开关电源低待机功耗的控制芯片，包括输出电压侦测单元、恒压频率控制单元、待机判断模块、副边导通时间侦测单元、恒流频率控制单元、恒压/恒流模式选择单元、前沿消隐单元、峰值电流比较单元、RS触发器、驱动单元和内建电源单元。本发明从开关电源控制芯片本身电路结构角度出发，通过在系统待机状态下，对芯片内部电路结构进行调整，通过待机判断模块产生系统的待机信号，进而关闭部分维持系统正常待机时非必需的电路模块，从而降低芯片待机的工作电流；同时在系统待机状态下降低芯片内部供电电压，从而在不影响动态性能的条件下，使控制芯片待机功耗进一步降低。

Description

一种实现AC-DC开关电源低待机功耗的控制芯片

技术领域

本发明属于开关电源控制技术领域，具体涉及一种实现AC-DC开关电源低待机功耗的控制芯片。

背景技术

随着全球能源日渐紧缺，人们对于日常设备的节能性提出越来越高的要求。其中，近年来消费电子设备的大量普及在带给人们方便，愉悦的同时，也成为了一个巨大的能源消耗群。对于与电子设备相对应的充电设备而言，不仅仅要求其具有很高的转换效率，还要求待机功耗低。作为权威认证标准的能源之星已经从一星认证标准提高到了五星认证标准，对于AC-DC开关电源的待机功耗要求十分苛刻。

原边反馈(PSR)AC-DC开关电源，因其具有外围系统元器件少，成本低，结构简单，待机功耗低等优点，受到了广泛的应用。由于其对于输出电压的采样具有周期性，因此必须保证一个最低的开关频率来维持正常工作。另外，目前的应用中对于系统动态性能也有相应的要求，与副边反馈(SSR)AC-DC开关电源相比，原边反馈AC-DC开关电源因其采样周期性决定了待机时最小频率不能太低，因此待机功耗要比副边反馈AC-DC开关电源大。目前，降低待机功耗方面，不论是脉冲频率调制方式(PFM)还是脉冲宽度调制方式(PWM)以及混合型控制方式，均是采用降低待机开关频率和减小控制电路耗电方式来实现低待机功耗。

图1给出了现有原边反馈AC-DC开关电源的控制及应用框图。如图1所示，原边反馈AC-DC开关电源主要包括控制芯片、变压器和功率开关管，变压器包括原边绕组N_p、辅助绕组N_a以及次级绕组N_s，控制芯片包括副边导通时间侦测单元、恒流频率控制单元、恒压控制单元、恒压/横流模式选择单元、RS触发器、驱动单元、前沿消隐单元、峰值电流比较单元以及内建电源模块。

在采用这种控制芯片构成的原边反馈AC-DC开关电源中，FB引脚为辅助绕组Na电压反馈引入脚，并从电阻R₁和电阻R₂构成分压电路中取得分压信号。在控制芯片内部，FB引脚连接到输出电压侦测单元和副边导通时间侦测单元的输入端，导通时间侦测单元的输出连接到恒流频率控制单元，输出电压侦测单元的输出端连接到恒压频率控制单元。CS引脚为原边绕组N_p电流检测信号引入脚，从NMOS管源极电阻R_s上取得信号。在控制芯片内部，CS引脚连接到前沿消隐单元的输入端，前沿消隐单元的输出端连接到峰值电流比较单元的输入端。恒流频率控制单元和恒压频率控制单元的输出信号分别连接恒压/恒流模式选择单元的两个输入端。恒压/恒流模式选择单元的输出端(即开启信号)和峰值电流比较单元的输出端(即关断信号)分别连接到RS触发器的S端和R端，RS触发器的输出端即Q端连接到驱动单元，驱动单元的输出端与控制芯片的GATE引脚连接，GATE引脚输出接至NMOS管的栅极，用于驱动外部的功率NMOS管。VCC引脚为控制芯片的电源引脚，用于为整个控制芯片接入外部电源；FB引脚同时作为恒流频率控制信号和恒压频率控制信号，其恒流频率控制用于侦测辅助绕组N_a的导通时间，以便恒流频率控制单元按比例调节工作周期，使得次级绕组N_s输出电流稳定在设定的值，即实现恒流功能；其恒压频率控制用于侦测副边导通时辅助绕组的电压，间接反映输出绕组的电压，进而间接反映输出电压的大小，并根据所侦测到的电压大小来调节开关频率，使得输出电压稳定在设定值。CS为原边绕组N_p电流侦测引脚，用于侦测原边绕组N_p导通时的峰值电流，以实现各周期过程中原边峰值电流等于所设定的阈值。

当系统正常工作时，由于变压器原边绕组N_p的极性相对辅助绕组N_a和次级绕组N_s同名端相反，因此在原边绕组N_p导通时，FB引脚为负电压；当处于次级绕组N_s导通阶段时，由于辅助绕组N_a与次级绕组N_s同名端极性相同，因此FB电压为正电压，此时变压器副边绕组电压为V_s＝V_o+V_z，辅助绕组电压V_a＝V_s*(N_a/N_s)＝V_fb*R₂/(R₁+R₂)，因此V_o＝V_fb*R₂*N_s/[(R₁+R₂)*N_a]-V_z，也就是输出电压是反馈电压V_fb的函数，芯片通过恒压频率控制单元来调节V_fb到设定值，即可使得输出电压V_o稳定在设定值，此时系统工作在恒压模式；当系统工作在恒流模式时，副边导通时间侦测单元可通过侦测FB引脚为正电压的时间来确定次级绕组N_s的导通时间T_ons，并以此为依据来确定系统的工作周期T＝K*T_ons，其中K为比例系数。由于系统工作与断续模式，每个周期均要使原边绕组N_p储存的能量全部在次级绕组N_s释放，这样次级绕组N_s导通时的峰值电流，I_pp为原边绕组N_p导通时的峰值电流，N_s为次级绕组N_s的圈数，N_p为原边绕组N_p的圈数。这样只要设定好I_pp和K及变压器参数，那么次级绕组N_s的输出电流就是一个恒定值。

当系统工作在轻载或者空载时，由于每个周期原边峰值电流固定不变，因此每个周期传输给副边的能量固定不变，这样在输出完全空载时，由于不停地有能量向副边传输，副边输出电压会不断被抬高，且高于设定值，为了解决该问题，通常需要在副边输出端加入一个假负载R₄，用于消耗掉每个周期传输过来的能量，使得输出电压维持在设定值。

加入假负载R₄带来的是待机功耗的增加，为了降低待机功耗，必须降低控制芯片的最低工作频率F_min，使其在相同时间内导通次数减少，从而减少传输的能量，这样就能增大R₄阻值来降低待机功耗。但是F_min又会对系统的动态特性产生极大影响，当负载突然从空载跳变到满载时受F_min的限制，芯片不能立即使原边导通来补充能量，而是必须等待最大关断时间T_max(T_max＝1/F_min)过了才能使原边导通，这样，在T_max这段时间内由于输出端负载很大，而能量也没有传输，因此输出电压会迅速下降，其下降值完全取决于T_max，T_max越大，即F_min越低则待机功耗越小，但是动态特性越差，因此在满足一定动态特性的情况下F_min不能再降低。

由此可见，受限于目前的控制技术发展水平，以及原边控制转换器的结构限制，除控制芯片以外的功率级电路部分待机功耗已经很难降低。因此我们希望从控制芯片本身出发降低待机功耗。

发明内容

针对现有技术所存在的上述技术问题，本发明提供了一种实现AC-DC开关电源低待机功耗的控制芯片，其通过待机判断模块产生系统的待机信号，进而在系统待机时关闭部分模块的工作，同时利用该待机信号降低内建电源的输出电压，从而同时减小待机电流和电压，进一步实现降低待机功耗的作用。

一种实现AC-DC开关电源低待机功耗的控制芯片，包括：

副边导通时间侦测单元，其采集AC-DC开关电源中变压器的辅助绕组分压信号，并从中检测得到AC-DC开关电源的副边导通时间T_reset；

恒流频率控制单元，其根据所述的副边导通时间T_reset构造得到一路恒流频率控制信号；

前沿消隐单元，其采集流经AC-DC开关电源中功率开关管的原边电流信号，并屏蔽该信号在功率开关管导通瞬间所产生的电流毛刺；

峰值电流比较单元，其将屏蔽毛刺后的原边电流信号与给定的电流基准I_T进行比较，输出比较信号；

输出电压侦测单元，其采集所述的辅助绕组分压信号，并从中检测得到AC-DC开关电源的输出电压反馈量V_f；

恒压频率控制单元，其根据所述的输出电压反馈量V_f构造得到一路恒压频率控制信号；

恒压/恒流模式选择单元，其判断输出电压反馈量V_f是否大于给定的电压基准V_T1：若是，则使恒压频率控制信号作为系统频率控制信号输出；若否，则使恒流频率控制信号作为系统频率控制信号输出；

RS触发器，其以所述的比较信号作为R输入，以所述的系统频率控制信号作为S输入，从而输出驱动信号；

驱动单元，其对所述的驱动信号进行功率放大后以控制AC-DC开关电源中的功率开关管；

待机判断模块，其判断输出电压反馈量V_f是否大于给定的电压基准V_T2：若是，则输出待机信号；若所述的待机信号为有效电平，则副边导通时间侦测单元和恒流频率控制单元不工作，若所述的待机信号为无效电平，则副边导通时间侦测单元和恒流频率控制单元工作。

所述的待机判断模块包括三个电阻RH₁～RH₃、两个传输门W₁～W₂、一个比较器和一个反相器；其中：电阻RH₁的一端接输出电压反馈量V_f，电阻RH₁的另一端与电阻RH₂的一端和传输门W₁的输入端相连，电阻RH₂的另一端与电阻RH₃的一端和传输门W₂的输入端相连，电阻RH₃的另一端接地，传输门W₁的正相控制端与传输门W₂的反相控制端、比较器的输出端以及反相器的输入端相连并生成待机信号，传输门W₁的反相控制端与传输门W₂的正相控制端和反相器的输出端相连，传输门W₁的输出端与传输门W₂的输出端和比较器的同相输入端相连，比较器的反相输入端接给定的电压基准V_T2。

所述的控制芯片还包括内建电源单元，其用于将外部的电源电压VCC转换为适合控制芯片的工作电压VDD，以为控制芯片内部各电路单元供电；当待机判断模块输出的待机信号为无效电平时，VDD＝VDD₁，当待机判断模块输出的待机信号为有效电平时，VDD＝VDD₂，VDD₁和VDD₂均为给定的电压值且VDD₁＞VDD₂。

所述的内建电源单元包括三个电阻RH₄～RH₆、两个传输门W₃～W₄、一个运算放大器和一个开关管；其中：运算放大器的同相输入端接给定的参考电压V_ref，运算放大器的反相输入端与传输门W₃的输入端和传输门W₄的输入端相连，运算放大器的输出端与开关管的控制端相连，开关管的输入端接电源电压VCC，开关管的输出端与电阻RH₄的一端相连并产生工作电压VDD，电阻RH₄的另一端与电阻RH₅的一端和传输门W₃的输出端相连，电阻RH₅的另一端与电阻RH₆的一端和传输门W₄的输出端相连，电阻RH₆的另一端接地，传输门W₃的正相控制端与传输门W₄的反相控制端相连并接收待机信号，传输门W₃的反相控制端与传输门W₄的正相控制端相连并接收待机信号的反相信号。

所述的副边导通时间T_reset对应为辅助绕组分压信号中正电压线性部分的时长。

所述恒流频率控制信号的周期T_period与副边导通时间T_reset的关系如下：

$T_{period}=\frac{1}{2}{I}_T\frac{N_p}{N_s}\frac{T_{reset}}{I_o}$

其中：I_o为AC-DC开关电源的输出电流且为预期设定的，N_p和N_s分别为AC-DC开关电源中变压器原边绕组和副边绕组的匝数。

所述的输出电压反馈量V_f为辅助绕组分压信号中正电压线性部分与谐振部分交界点的电压值。

所述恒压频率控制信号的频率f_s与输出电压反馈量V_f的关系如下：

$\begin{array}{cc}\frac{1}{2}{L}_m{I}_T^2{f}_s=\frac{{V_o}^2}{R_L}& V_f=\frac{R_2}{R_1+R_2}\frac{N_a}{N_s}{V}_o\end{array}$

其中：L_m为AC-DC开关电源中变压器的原边励磁电感，R_L为AC-DC开关电源的负载电阻，V_o为AC-DC开关电源的输出电压，R₁和R₂分别为AC-DC开关电源中变压器辅助绕组的两个分压电阻阻值，N_a和N_s分别为AC-DC开关电源中变压器辅助绕组和副边绕组的匝数。

所述的电压基准V_T1略低于输出电压反馈量V_f，电压基准V_T2略高于输出电压反馈量V_f。

本发明从开关电源控制芯片本身电路结构角度出发，通过在系统待机状态下，对芯片内部电路结构进行调整，通过待机判断模块产生系统的待机信号，进而关闭部分维持系统正常待机时非必需的电路模块，从而降低芯片待机的工作电流；同时在系统待机状态下降低芯片内部供电电压，从而在不影响动态性能的条件下，使控制芯片待机功耗进一步降低。

附图说明

图1为现有原边反馈AC-DC开关电源及其控制系统的结构示意图。

图2为本发明AC-DC开关电源及其控制芯片的结构示意图。

图3为本发明控制芯片中待机判断模块的电路结构示意图。

图4为本发明控制芯片中内建电源单元的电路结构示意图。

具体实施方式

为了更为具体地描述本发明，下面结合附图及具体实施方式对本发明的技术方案进行详细说明。

如图2所示，本发明提供了一种实现AC-DC开关电源低待机功耗的控制芯片，基于现有的AC-DC原边控制转换器拓扑结构，在控制芯片中增加待机判断模块使控制芯片在待机状态下实现低功耗。控制芯片包括输出电压侦测单元、恒压频率控制单元、待机判断模块、副边导通时间侦测单元、恒流频率控制单元、恒压/恒流模式选择单元、前沿消隐单元、峰值电流比较单元、RS触发器、驱动单元和内建电源单元。

本发明控制芯片的工作原理如下：如图2所示，本发明恒流控制环路与图1传统控制方式类似，由副边导通时间侦测单元、恒流频率控制单元、前沿消隐单元、峰值电流比较单元、RS触发器单元组成；同时恒压控制环路与图1传统控制方式也类似，由输出电压侦测单元、恒压频率控制单元、前沿消隐单元、峰值电流比较单元、RS触发器单元组成；其主要区别在于引入了待机判断模块，图3为本实施例中待机判断模块的电路图。

当输出电压反馈量V_f较小时，其电阻分压值V_H和V_L均小于待机阈值V_T2，此时待机信号Sleep为低电平，其反向信号Sleep_N为高电平，传输门W₂导通，传输门W₁关断，V_L与V_T2比较；其中V_L与输出电压反馈量V_f的比例关系为 $\frac{{\mathrm{RH}}_3}{{\mathrm{RH}}_1+{\mathrm{RH}}_2+{\mathrm{RH}}_3}.$

当输出电压反馈量V_f增大到时，V_L大于V_T2，待机信号Sleep变为高电平，其反向信号Sleep_N变为高电平，传输门W₁导通，传输门W₂关断，V_H与V_T2比较；其中V_H与输出电压反馈量的比例关系为

此时Sleep信号为高，系统进入待机状态，当输出电压反馈量下降到时，Sleep信号重新变为低，系统退出待机状态；由于因此待机状态的切换具有迟滞保护的特性。

待机信号Sleep会控制副边导通时间侦测单元与恒流频率控制单元，两个单元在待机状态下不工作，减小了待机时控制芯片消耗的电流；设原芯片待机时电流为I₀，两个单元消耗电流为I₁，则现消耗电流为I₀-I₁。

待机信号Sleep同时会控制内建电源单元的输出电压VDD，图4为本实施例中内建电源单元的电路图。

当待机信号Sleep为低电平，即非待机状态时，传输门W₄导通，传输门W₃关断，由于运放的钳位作用，有：

$VDD=V_{ref}\frac{{\mathrm{RH}}_4+{\mathrm{RH}}_5+{\mathrm{RH}}_6}{{\mathrm{RH}}_6}$

当待机信号Sleep为高电平，即待机状态时，传输门W₃导通，传输门W₄关断，由于运放的钳位作用，有：

$VDD=V_{ref}\frac{{\mathrm{RH}}_4+{\mathrm{RH}}_5+{\mathrm{RH}}_6}{{\mathrm{RH}}_6+{\mathrm{RH}}_5}$

因此，系统进入待机状态时，VDD从减小到 $V_{ref}\frac{{\mathrm{RH}}_4+{\mathrm{RH}}_5+{\mathrm{RH}}_6}{{\mathrm{RH}}_6+{\mathrm{RH}}_5}.$

综上所述，控制芯片待机功耗会从减小到因此本发明比传统的待机功耗进一步降低了。

上述的对实施例的描述是为便于本技术领域的普通技术人员能理解和应用本发明。熟悉本领域技术的人员显然可以容易地对上述实施例做出各种修改，并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此，本发明不限于上述实施例，本领域技术人员根据本发明的揭示，对于本发明做出的改进和修改都应该在本发明的保护范围之内。

Claims (8)

1.一种实现AC-DC开关电源低待机功耗的控制芯片，其特征在于，包括：

副边导通时间侦测单元，其采集AC-DC开关电源中变压器的辅助绕组分压信号，并从中检测得到AC-DC开关电源的副边导通时间T_reset；

恒流频率控制单元，其根据所述的副边导通时间T_reset构造得到一路恒流频率控制信号；

前沿消隐单元，其采集流经AC-DC开关电源中功率开关管的原边电流信号，并屏蔽该信号在功率开关管导通瞬间所产生的电流毛刺；

峰值电流比较单元，其将屏蔽毛刺后的原边电流信号与给定的电流基准I_T进行比较，输出比较信号；

输出电压侦测单元，其采集所述的辅助绕组分压信号，并从中检测得到AC-DC开关电源的输出电压反馈量V_f；

恒压频率控制单元，其根据所述的输出电压反馈量V_f构造得到一路恒压频率控制信号；

恒压/恒流模式选择单元，其判断输出电压反馈量V_f是否大于给定的电压基准V_T1：若是，则使恒压频率控制信号作为系统频率控制信号输出；若否，则使恒流频率控制信号作为系统频率控制信号输出；

RS触发器，其以所述的比较信号作为R输入，以所述的系统频率控制信号作为S输入，从而输出驱动信号；

驱动单元，其对所述的驱动信号进行功率放大后以控制AC-DC开关电源中的功率开关管；

待机判断模块，其判断输出电压反馈量V_f是否大于给定的电压基准V_T2：若是，则输出待机信号；若所述的待机信号为有效电平，则副边导通时间侦测单元和恒流频率控制单元不工作，若所述的待机信号为无效电平，则副边导通时间侦测单元和恒流频率控制单元工作。

2.根据权利要求1所述的控制芯片，其特征在于：所述的待机判断模块包括三个电阻RH₁～RH₃、两个传输门W₁～W₂、一个比较器和一个反相器；其中：电阻RH₁的一端接输出电压反馈量V_f，电阻RH₁的另一端与电阻RH₂的一端和传输门W₁的输入端相连，电阻RH₂的另一端与电阻RH₃的一端和传输门W₂的输入端相连，电阻RH₃的另一端接地，传输门W₁的正相控制端与传输门W₂的反相控制端、比较器的输出端以及反相器的输入端相连并生成待机信号，传输门W₁的反相控制端与传输门W₂的正相控制端和反相器的输出端相连，传输门W₁的输出端与传输门W₂的输出端和比较器的同相输入端相连，比较器的反相输入端接给定的电压基准V_T2。

3.根据权利要求1所述的控制芯片，其特征在于：所述的控制芯片还包括内建电源单元，其用于将外部的电源电压VCC转换为适合控制芯片的工作电压VDD，以为控制芯片内部各电路单元供电；当待机判断模块输出的待机信号为无效电平时，VDD＝VDD₁，当待机判断模块输出的待机信号为有效电平时，VDD＝VDD₂，VDD₁和VDD₂均为给定的电压值且VDD₁＞VDD₂。

4.根据权利要求3所述的控制芯片，其特征在于：所述的内建电源单元包括三个电阻RH₄～RH₆、两个传输门W₃～W₄、一个运算放大器和一个开关管；其中：运算放大器的同相输入端接给定的参考电压V_ref，运算放大器的反相输入端与传输门W₃的输入端和传输门W₄的输入端相连，运算放大器的输出端与开关管的控制端相连，开关管的输入端接电源电压VCC，开关管的输出端与电阻RH₄的一端相连并产生工作电压VDD，电阻RH₄的另一端与电阻RH₅的一端和传输门W₃的输出端相连，电阻RH₅的另一端与电阻RH₆的一端和传输门W₄的输出端相连，电阻RH₆的另一端接地，传输门W₃的正相控制端与传输门W₄的反相控制端相连并接收待机信号，传输门W₃的反相控制端与传输门W₄的正相控制端相连并接收待机信号的反相信号。

5.根据权利要求1所述的控制芯片，其特征在于：所述的副边导通时间T_reset对应为辅助绕组分压信号中正电压线性部分的时长。

6.根据权利要求1所述的控制芯片，其特征在于：所述恒流频率控制信号的周期T_period与副边导通时间T_reset的关系如下：

$T_{period}=\frac{1}{2}{I}_T\frac{N_p}{N_s}\frac{T_{reset}}{I_o}$

其中：I_o为AC-DC开关电源的输出电流且为预期设定的，N_p和N_s分别为AC-DC开关电源中变压器原边绕组和副边绕组的匝数。

7.根据权利要求1所述的控制芯片，其特征在于：所述的输出电压反馈量V_f为辅助绕组分压信号中正电压线性部分与谐振部分交界点的电压值。

8.根据权利要求1所述的控制芯片，其特征在于：所述恒压频率控制信号的频率f_s与输出电压反馈量V_f的关系如下：

$\begin{array}{cc}\frac{1}{2}{L}_m{I}_T^2{f}_s=\frac{{V_o}^2}{R_L}& V_f=\frac{R_2}{R_1+R_2}\frac{N_a}{N_s}{V}_o\end{array}$

其中：L_m为AC-DC开关电源中变压器的原边励磁电感，R_L为AC-DC开关电源的负载电阻，V_o为AC-DC开关电源的输出电压，R₁和R₂分别为AC-DC开关电源中变压器辅助绕组的两个分压电阻阻值，N_a和N_s分别为AC-DC开关电源中变压器辅助绕组和副边绕组的匝数。