CN105403769A - 一种基于fft短时傅里叶分析的电路结构及其控制方法 - Google Patents
一种基于fft短时傅里叶分析的电路结构及其控制方法 Download PDFInfo
- Publication number
- CN105403769A CN105403769A CN201510640330.1A CN201510640330A CN105403769A CN 105403769 A CN105403769 A CN 105403769A CN 201510640330 A CN201510640330 A CN 201510640330A CN 105403769 A CN105403769 A CN 105403769A
- Authority
- CN
- China
- Prior art keywords
- module
- data
- fft
- sub
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Complex Calculations (AREA)
Abstract
本发明提供一种基于FFT短时傅里叶分析的电路实现结构。包括主控制模块(1)、I2S输入模块(2)、数据分段模块(3)、FFT模块(4)、I2S输出模块(5)及寄存器初始化模块(6)。其中主控制模块负责配置整个电路系统中的寄存器初始化参数，启动电路功能，并协调电路主要模块的工作时序；I2S输入模块进行语音数据的接收及缓存；数据分段模块进行语音数据的乘窗、分段、求和操作；FFT模块进行FFT运算，计算频谱成分；用户通过I2S输出模块读取频谱数据，实现语音信号的实时频谱分析功能。本发明的电路及方法采用基于FFT的短时傅里叶分析原理，电路模块工作在并行方式下，根据不同模块的工作频率需求配置不同的时钟频率，在满足实时计算语音频谱数据的前提下，既提高硬件资源的利用率又有效降低了系统功耗。
Description
技术领域：
本发明属于语音分析领域，具体涉及一种基于FFT短时傅里叶分析的电路结构及其控制方法在语音信号实时频谱分析上的应用。
背景技术：
基于FFT的短时傅里叶分析和综合概念在科学和工程的许多领域中都要用到，尤其在语音分析、频带压缩、通信等系统中更是常常作为主要功能实现的基础性关键步骤。在进行语音处理的过程中，频谱分析是一个重要的部分。短时傅里叶分析是分析缓慢时变频谱的一种简便方法，在语音分析中已经得到广泛应用。其方法是，先将语音信号分成短段，再将各短段进行傅里叶变换。各语音段可以认为是从各个不同的平稳信号波形中截取出来的，各语音段的短时频谱就是各个平稳信号波形的频谱的近似。在工程中为了提高计算效率，将短时傅里叶分析用DFT来表示，从而利用快速傅里叶变换方法进行计算。
发明内容：
鉴于以上分析，本发明的目的是提供一种基于FFT短时傅里叶分析的电路实现结构以及相应电路系统的控制方法。
本发明提供一种基于FFT短时傅里叶分析的电路实现结构，能够实时地进行语音信号的频谱成分分析，具有较高的数据吞吐率和较少的存储资源消耗。
本发明提供一种基于FFT短时傅里叶分析电路系统的控制方法，能够提高系统的数据吞吐率，降低系统功耗。
本发明中短时傅里叶分析的电路实现结构所采取的技术方案如下：
根据短时傅里叶分析算法提出一种基于FFT短时傅里叶分析的电路实现结构如图2所示，其包括主控制模块(1)、I2S输入模块(2)、数据分段模块(3)、FFT模块(4)、I2S输出模块(5)、寄存器初始化模块(6)。
进一步地，主控制模块(1)分别与数据分段模块(3)、FFT模块(4)和寄存器初始化模块(6)通过相应接口相互连接，I2S输入模块(2)与数据分段模块(3)相互连接，数据分段模块(3)与FFT模块(4)相互连接，FFT模块(4)与I2S输出模块(5)相互连接。
进一步地，I2S输入输出模块、数据分段模块和FFT模块分别包含一个功能模块和数据存储子模块。
进一步地，短时傅里叶分析电路实现结构包括:主控制模块(101)、I2S输入功能模块(102)、I2S输入存储子模块(103)、数据分段功能模块(104)、数据分段存储子模块(105)、FFT存储子模块(106)、FFT功能模块(107)、FFT旋转因子存储子模块(108)、I2S输出存储子模块(109)、I2S输出功能模块(110)、寄存器初始化模块(111)、I2C接口模块(112)及AHB总线模块(113)。
进一步地，主控制模块根据寄存器初始化模块的内容配置整个电路系统中的寄存器参数，并启动电路功能，语音数据通过I2S接口进入I2S输入功能模块，I2S输入功能模块将接收到的语音数据存入I2S输入存储子模块中，I2S输入存储子模块与数据分段模块相连。
进一步地，I2S输入存储子模块接收数据满并发出访存请求，主控制器根据电路系统状态仲裁后通过AHB总线通知数据分段功能模块取走数据并存入数据分段子存储器中进行处理，数据分段功能模块完成语音数据分段操作后发出数据输出请求，主控制器根据电路系统状态仲裁后，通知数据分段功能模块将分段结果存入FFT存储子模块，FFT功能模块对FFT存储子模块和FFT旋转因子存储子模块中的数据进行FFT变换，计算频谱成分，并将频谱数据输出给I2S输出存储子模块，等待用户通过I2S输出功能模块取走分析结果数据，完成语音信号的频谱分析功能。
进一步地，I2S输入存储子模块为DPRAM，其深度为256bit，宽度为16bit,I2S输入模块每帧传递的语音数据为128个16bit的数据。
进一步地，数据分段存储子模块为单端口RAM，其深度为1024 bit宽度为32bit，数据分段模块输出的每帧分段数据为128个32bit的数据。
进一步地，FFT存储子模块为DPRAM，其深度为128bit，宽度为64bit。
进一步地，FFT旋转因子存储模块为ROM，其深度为64bit，宽度为64bit。
进一步地，I2S输出存储子模块为DPRAM，其深度为256bit，宽度为32bit。
进一步地，寄存器初始化模块为E2PROM。
根据本发明的另一方面，还提供了一种采用上述基于FFT短时傅里叶分析电路结构的控制方法如图2所示，用于语音信号的频谱分析，该控制方法包括如下步骤：
(1)对短时傅里叶分析电路系统供电，主控制模块根据E2PROM中的初始化数据配置寄存器，执行启动；
(2)I2S输入输出模块、数据分段模块、FFT模块并行工作,其中I2S输入输出模块的工作时钟频率为1.536MHz，数据分段模块的工作时钟频率为256KHz，FFT模块的工作时钟频率为512KHz；
(3)语音数据通过I2S接口输入到I2S输入功能模块后被存储到I2S输入子存储模块中，其中语音数据16bit的实数；
(4)待I2S输入子存储模块存储满128个语音数据并发出访存请求后，主控制模块根据数据分段功能模块的工作状态进行仲裁，在其空闲时通知其取走I2S输入子存储模块中的语音数据进行分段处理；
(5)数据分段模块将操作数据存储在数据分段子存储模块中并执行分段操作，分段完成后发出数据输出请求，其中分段数据为128个32bit的实数；
(6)主控制模块根据FFT功能模块的工作状态进行仲裁，在其空闲时允许数据分段模块将分段数据存入FFT子存储模块；
(7)FFT功能模块对FFT子存储模块中的分段数据进行128点的基2时间FFT运算，其中蝶形运算所需的64个旋转因子取自FFT旋转因子存储模块；
(8)FFT功能模块完成分段数据的频谱计算后发出数据输出请求；
(9)主控制模块根据I2S输出模块的状态进行仲裁，在其空闲时允许频谱数据写入I2S输出存储子模块；
(10)I2S输出存储子模块等待外部通过I2S输出功能模块取走语音分析完成的频谱数据。
本发明成功将基于FFT短时傅里叶分析算法用电路进行实现，能够用于语音数据的实时频谱成分分析。
附图说明：
图1为本发明方法及电路实现架构示意图(一种基于FFT短时傅里叶分析的电路实现结构)。
图2为本发明方法及电路工作流程示意图(一种基于FFT短时傅里叶分析电路结构的控制方法流程图)。
具体实施方式：
为了更清楚地描述本发明的技术方案，以下结合附图和具体实施例对本发明进行详细的说明。
如图1所示，整个电路实现架构包括主控制模块(1)、I2S输入模块(2)、数据分段模块(3)、FFT模块(4)、I2S输出模块(5)、寄存器初始化模块(6)。
进一步地，主控制模块(1)分别与数据分段模块(3)、FFT模块(4)、寄存器初始化模块(6)通过相应接口相互连接，I2S输入模块(2)与数据分段模块(3)相互连接，数据分段模块(3)与FFT模块(4)相互连接，FFT模块(4)与I2S输出模块(5)相互连接。I2S输入模块(2)、数据分段模块(3)、FFT模块(4)和I2S输出模块(5)分别包含一个功能模块和相应的数据存储子模块。
进一步地，短时傅里叶分析电路实现结构包括:主控制模块(101)、I2S输入功能模块(102)、I2S输入存储子模块(103)、数据分段功能模块(104)、数据分段存储子模块(105)、FFT存储子模块(106)、FFT功能模块(107)、FFT旋转因子存储子模块(108)、I2S输出存储子模块(109)、I2S输出功能模块(110)、寄存器初始化模块(111)、I2C总线模块(112)及AHB总线模块(113)。
主控制模块根据寄存器初始化模块的内容配置整个电路系统中的寄存器参数，并启动电路功能，语音数据通过I2S接口进入I2S输入功能模块，I2S输入功能模块将接收到的语音数据存入I2S输入存储子模块中，I2S输入存储子模块与数据分段模块相连。
I2S输入存储子模块接收数据满并发出访存请求，主控制器根据电路系统状态仲裁后通过AHB总线通知数据分段功能模块取走数据并存入数据分段子存储器中进行处理。
数据分段功能模块完成语音数据分段操作后发出数据输出请求，主控制器根据电路系统状态仲裁后，通知数据分段功能模块将分段结果存入FFT存储子模块。
FFT功能模块对FFT存储子模块和FFT旋转因子存储子模块中的数据进行FFT变换，计算频谱成分，并将频谱数据输出给I2S输出存储子模块。
用户通过I2S输出功能模块取走I2S输出存储子模块中的频谱数据，实现语音信号的实时频谱分析功能。
如图2所示是基于FFT短时傅里叶分析电路系统的工作流程，系统控制方法包括如下步骤：
(1)对短时傅里叶分析电路系统供电，主控制模块根据E2PROM中的初始化数据配置寄存器，执行启动；
(2)I2S输入输出模块、数据分段模块、FFT模块并行工作,其中I2S输入输出模块的工作时钟频率为1.536MHz，数据分段模块的工作时钟频率为256KHz，FFT模块的工作时钟频率为512KHz；
(3)语音数据通过I2S接口输入到I2S输入功能模块后被存储到I2S输入子存储模块中；
(4)待I2S输入子存储模块存储满并发出访存请求后，主控制模块根据数据分段功能模块的工作状态进行仲裁，在其空闲时通知其取走I2S输入子存储模块中的语音数据进行分段处理；
(5)数据分段模块将操作数据存储在数据分段子存储模块中并执行分段操作，分段完成后发出数据输出请求；
(6)主控制模块根据FFT功能模块的工作状态进行仲裁，在其空闲时允许数据分段模块将分段数据存入FFT子存储模块；
(7)FFT功能模块对FFT子存储模块中的分段数据进行128点的基2FFT运算，其中蝶形运算所需的64个旋转因子取自FFT旋转因子存储模块；
(8)FFT功能模块完成分段数据的频谱计算后发出数据输出请求；
(9)主控制模块根据I2S输出模块的状态进行仲裁，在其空闲时允许频谱数据写入I2S输出存储子模块；
(10)I2S输出存储子模块等待外部通过I2S输出功能模块取走语音分析完成的频谱数据。如上所述，在本发明设计的一种基于FFT短时傅里叶分析的电路结构及其系统控制方法中，I2S输入输出模块、数据分段模块、FFT模块分别采用不同的工作时钟，能够相互配合实现流水线并行工作，从而提高数据吞吐率。在满足实时地进行语音数据的频谱成分分析的同时，还能够降低电路功耗。
Claims (8)
1.一种基于FFT短时傅里叶分析的电路结构，其特征在于包括：主控制模块(1)、I2S输入模块(2)、数据分段模块(3)、FFT模块(4)、I2S输出模块(5)以及寄存器初始化模块(6)。其中主控制模块(1)分别与数据分段模块(3)、FFT模块(4)通过AHB总线相互连接,与寄存器初始化模块(6)通过AHB总线和I2C总线相互连接；主控制模块(1)根据寄存器初始化模块(6)配置整个电路系统中的寄存器参数，并启动电路功能；根据数据分段模块(3)和FFT模块(4)的状态信号，分别控制这两个模块的启动，以保证与系统整体速率相匹配。
2.根据权利要求1所述的一种基于FFT短时傅里叶分析的电路结构，其特征在于所述的I2S输入模块(2)由I2S输入功能模块(102)和I2S输入存储子模块(103)构成；I2S输入功能模块为标准I2S总线协议的实现，语音数据通过左声道输入；I2S输入存储子模块由DPRAM组成，其深度为256bit，宽度为16bit,I2S模块(2)每帧传递的语音数据为128个16bit的实数数据，语音数据为8kHz采样频率得到的单声道数据。
3.根据权利要求1所述的一种基于FFT短时傅里叶分析的电路结构，其特征在于所述的数据分段模块(3)由数据分段功能模块(104)和数据分段存储子模块(105)构成；数据分段功能模块对输入的每帧128个16bit的实数语音数据进行乘窗、分段、求和操作，其中窗为Sinc函数窗，在8kHz采样频率下窗长为1280，分段的段数为10段，每段128个32bit数据；数据存储子模块由单端口RAM组成，其深度为1280，宽度为32bit；数据分段模块(3)的输出为每帧128个32bit的实数数据。
4.根据权利要求1所述的一种基于FFT短时傅里叶分析的电路结构，其特征在于所述的FFT模块(4)由FFT存储子模块(106)、FFT功能模块(107)和FFT旋转因子存储子模块(108)构成；FFT功能模块采用128点的基2时间FFT运算来实现；FFT存储子模块用于存储FFT运算的操作数据、中间暂存数据和FFT运算结果输出的频谱数据，该子模块由DPRAM组成，其深度为256bit，宽度为64bit，其中高32bit存储复数的虚部，低32bit存储复数的实部；FFT旋转因子存储子模块用于存储蝶形运算所需的旋转因子，该子模块由ROM组成，深度为64bit，宽度为64bit。
5.根据权利要求1所述的一种基于FFT短时傅里叶分析的电路结构，其特征在于所述的I2S输出模块(5)由I2S输出存储子模块(109)和I2S输出功能模块(110)组成；I2S输出功能模块实现频谱数据的输出，左声道的32bit数据为频谱的实部，右声道的32bit数据为频谱的虚部；I2S输出存储子模块由DPRAM组成，深度为256bit，宽度为32bit。
6.根据权利要求1所述的一种基于FFT短时傅里叶分析的电路结构，其特征在于所述的I2S输出功能模块(110)中每个声道数据位数可达32bit，能满足频谱输出的数据位数需求。
7.根据权利要求1所述的一种基于FFT短时傅里叶分析的电路结构，其特征在于所述的寄存器初始化模块(6)由E2PROM组成，用于存储整个电路系统初始化所需的数据。
8.采用如权利要求1所述的一种基于FFT短时傅里叶分析电路结构的控制方法，其特征在于所述的控制方法用于语音信号的实时频谱分析，包括如下步骤：
(1)对短时傅里叶分析电路系统供电，主控制模块根据E2PROM中的初始化数据配置寄存器，执行启动；
(2)I2S输入模块、I2S输出模块、数据分段模块、FFT模块并行工作,其中I2S输入模块的工作时钟频率为1.536MHz，数据分段模块的工作时钟频率为256kHz，FFT模块的工作时钟频率为512kHz；
(3)语音数据通过I2S接口输入到I2S输入功能模块后被存储到I2S输入子存储模块中，其中语音数据为16bit的实数；
(4)待I2S输入子存储模块存储满128个语音数据并发出访存请求后，主控制模块根据数据分段功能模块的工作状态进行仲裁，在其空闲时通知其取走I2S输入子存储模块中的语音数据进行分段处理；
(5)数据分段模块将操作数据存储在数据分段子存储模块中并执行乘窗、分段及求和操作，操作完成后发出数据输出请求，其中分段数据为128个32bit的实数；
(6)主控制模块根据FFT功能模块的工作状态进行仲裁，在其空闲时允许数据分段模块将分段数据存入FFT子存储模块；
(7)FFT功能模块对FFT子存储模块中的分段数据进行128点的基2时间FFT运算，其中蝶形运算所需的64个旋转因子取自FFT旋转因子存储模块；
(8)FFT功能模块完成分段数据的频谱计算后发出数据输出请求；
(9)主控制模块根据I2S输出模块的状态进行仲裁，在其空闲时允许频谱数据写入I2S输出存储子模块；
(10)I2S输出存储子模块等待外部通过I2S输出功能模块读取语音分析完成的频谱数据。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510640330.1A CN105403769B (zh) | 2015-09-30 | 2015-09-30 | 一种基于fft短时傅里叶分析的电路结构及其控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510640330.1A CN105403769B (zh) | 2015-09-30 | 2015-09-30 | 一种基于fft短时傅里叶分析的电路结构及其控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105403769A true CN105403769A (zh) | 2016-03-16 |
| CN105403769B CN105403769B (zh) | 2018-05-11 |
Family
ID=55469375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510640330.1A Expired - Fee Related CN105403769B (zh) | 2015-09-30 | 2015-09-30 | 一种基于fft短时傅里叶分析的电路结构及其控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105403769B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105699769A (zh) * | 2016-03-31 | 2016-06-22 | 南京工程学院 | 一种应用于语音取证中的电网频率采集装置及方法 |
| CN106095402A (zh) * | 2016-05-27 | 2016-11-09 | 北京小鸟看看科技有限公司 | 一种电子设备的初始化配置方法及电子设备 |
| CN106652998A (zh) * | 2017-01-03 | 2017-05-10 | 中国农业大学 | 一种基于fft短时傅里叶算法的语音综合电路结构及其控制方法 |
| CN106875954A (zh) * | 2017-03-27 | 2017-06-20 | 中国农业大学 | 一种抗声码器处理的语音信息隐藏电路结构及其控制方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0772189A (ja) * | 1993-09-01 | 1995-03-17 | Yokogawa Electric Corp | 高速フーリエ変換アナライザ |
| CN101021821A (zh) * | 2007-03-20 | 2007-08-22 | 中兴通讯股份有限公司 | 先进高性能系统总线连接装置及先进高性能系统总线装置 |
| CN101794275A (zh) * | 2010-03-22 | 2010-08-04 | 华为技术有限公司 | 快速傅立叶变换运算的设备 |
| CN201583943U (zh) * | 2009-10-26 | 2010-09-15 | 福州瑞芯微电子有限公司 | 音频soc芯片的高效低功耗dma的ip结构 |
| CN201910239U (zh) * | 2010-12-21 | 2011-07-27 | 西北师范大学 | 一种基于fpga的语谱分析系统 |
| CN102567282A (zh) * | 2010-12-27 | 2012-07-11 | 北京国睿中数科技股份有限公司 | 通用dsp处理器中fft计算实现装置和方法 |
| CN202615783U (zh) * | 2012-05-23 | 2012-12-19 | 西北师范大学 | 一种基于FPGA的Mel倒谱分析合成仪 |
| CN103970709A (zh) * | 2014-04-29 | 2014-08-06 | 国家电网公司 | 一种fft协处理器与主处理器通信方法 |
-
2015
- 2015-09-30 CN CN201510640330.1A patent/CN105403769B/zh not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0772189A (ja) * | 1993-09-01 | 1995-03-17 | Yokogawa Electric Corp | 高速フーリエ変換アナライザ |
| CN101021821A (zh) * | 2007-03-20 | 2007-08-22 | 中兴通讯股份有限公司 | 先进高性能系统总线连接装置及先进高性能系统总线装置 |
| CN201583943U (zh) * | 2009-10-26 | 2010-09-15 | 福州瑞芯微电子有限公司 | 音频soc芯片的高效低功耗dma的ip结构 |
| CN101794275A (zh) * | 2010-03-22 | 2010-08-04 | 华为技术有限公司 | 快速傅立叶变换运算的设备 |
| CN201910239U (zh) * | 2010-12-21 | 2011-07-27 | 西北师范大学 | 一种基于fpga的语谱分析系统 |
| CN102567282A (zh) * | 2010-12-27 | 2012-07-11 | 北京国睿中数科技股份有限公司 | 通用dsp处理器中fft计算实现装置和方法 |
| CN202615783U (zh) * | 2012-05-23 | 2012-12-19 | 西北师范大学 | 一种基于FPGA的Mel倒谱分析合成仪 |
| CN103970709A (zh) * | 2014-04-29 | 2014-08-06 | 国家电网公司 | 一种fft协处理器与主处理器通信方法 |
Non-Patent Citations (1)
| Title |
|---|
| 刘瑞芳等: "《程序设计实践》", 31 March 2015 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105699769A (zh) * | 2016-03-31 | 2016-06-22 | 南京工程学院 | 一种应用于语音取证中的电网频率采集装置及方法 |
| CN106095402A (zh) * | 2016-05-27 | 2016-11-09 | 北京小鸟看看科技有限公司 | 一种电子设备的初始化配置方法及电子设备 |
| CN106652998A (zh) * | 2017-01-03 | 2017-05-10 | 中国农业大学 | 一种基于fft短时傅里叶算法的语音综合电路结构及其控制方法 |
| CN106875954A (zh) * | 2017-03-27 | 2017-06-20 | 中国农业大学 | 一种抗声码器处理的语音信息隐藏电路结构及其控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105403769B (zh) | 2018-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105403769A (zh) | 一种基于fft短时傅里叶分析的电路结构及其控制方法 | |
| Jalier et al. | Heterogeneous vs homogeneous MPSoC approaches for a mobile LTE modem | |
| CN101567701B (zh) | 一种高效多路数字下变频器系统 | |
| CN1404586A (zh) | 用于具有二元数字信号处理指令的指令集结构的方法和装置 | |
| US20230178088A1 (en) | Application-specific integrated circuit for accelerating encoding and decoding, and method therefor | |
| CN106919537A (zh) | 一种基于FPGA的Jacobi变换的高效实现方法 | |
| US8699623B2 (en) | Modem architecture | |
| Civerchia et al. | Is opencl driven reconfigurable hardware suitable for virtualising 5g infrastructure? | |
| CN104168036B (zh) | 一种多级数字信道化接收机 | |
| CN102158451A (zh) | 高速多载波多相内插滤波方法和装置 | |
| CN102752250B (zh) | 上下行链路的中频处理方法、装置及rru | |
| CN103838704A (zh) | 一种高吞吐率的fft加速器 | |
| Makni et al. | Heterogeneous multi-core architecture for a 4G communication in high-speed railway | |
| CN101551791B (zh) | 一种数字接口采样速率的转换方法及装置 | |
| Wang et al. | Efficient architecture mapping of FFT/IFFT for cognitive radio networks | |
| CN108628805A (zh) | 一种低功耗的蝶形运算单元及处理方法、fft处理器 | |
| CN103488611A (zh) | 基于IEEE802.11.ad协议的FFT处理器 | |
| Hwang et al. | A high throughput unified SVD/QRD precoder design for MIMO OFDM systems | |
| CN102236542B (zh) | 一种基于任务进程表的硬件控制实现方法和装置 | |
| Ramesha et al. | A Novel Architecture of FBMC Transmitter using Polyphase Filtering and its FPGA Implementation | |
| CN106652998B (zh) | 一种基于fft短时傅里叶算法的语音综合电路结构及其控制方法 | |
| CN102577531B (zh) | 一种功率分配方法、装置和一种基站 | |
| CN101546560B (zh) | 音频编解码装置及编解码方法 | |
| CN116208453A (zh) | 一种频谱的fpga实现方法 | |
| KR20210079796A (ko) | 저 복잡도의 단시간 푸리에 변환 처리 장치 및 그 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180511 Termination date: 20210930 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |