CN106652998B - 一种基于fft短时傅里叶算法的语音综合电路结构及其控制方法 - Google Patents
一种基于fft短时傅里叶算法的语音综合电路结构及其控制方法 Download PDFInfo
- Publication number
- CN106652998B CN106652998B CN201710000708.0A CN201710000708A CN106652998B CN 106652998 B CN106652998 B CN 106652998B CN 201710000708 A CN201710000708 A CN 201710000708A CN 106652998 B CN106652998 B CN 106652998B
- Authority
- CN
- China
- Prior art keywords
- module
- data
- output
- ifft
- continuation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 29
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 29
- 238000001228 spectrum Methods 0.000 claims abstract description 24
- 230000006870 function Effects 0.000 claims description 25
- 238000012905 input function Methods 0.000 claims description 11
- 238000009825 accumulation Methods 0.000 claims description 8
- 230000000737 periodic effect Effects 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 125000004122 cyclic group Chemical group 0.000 claims description 5
- 230000009466 transformation Effects 0.000 claims description 3
- 230000004048 modification Effects 0.000 claims 1
- 238000012986 modification Methods 0.000 claims 1
- 238000005070 sampling Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 238000004458 analytical method Methods 0.000 description 4
- 238000013500 data storage Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
- G10L13/00—Speech synthesis; Text to speech systems
- G10L13/02—Methods for producing synthetic speech; Speech synthesisers
- G10L13/04—Details of speech synthesis systems, e.g. synthesiser structure or memory management
- G10L13/047—Architecture of speech synthesisers
Landscapes
- Engineering & Computer Science (AREA)
- Computational Linguistics (AREA)
- Health & Medical Sciences (AREA)
- Audiology, Speech & Language Pathology (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Complex Calculations (AREA)
Abstract
本发明提供一种基于FFT短时傅里叶算法的语音综合电路实现结构。实现语音信号的实时综合。本发明的电路及方法采用一种基于FFT的短时傅里叶算法原理，电路模块工作在并行方式下，能够相互配合实现流水线并行工作，从而提高数据吞吐率,降低处理时延，快速实现语音信号的时域重建。在满足实时地将频谱数据转换成时域数据，并完成语音信号实时综合的前提下，根据不同模块的工作频率需求不相同，可以配置不同的时钟频率，达到最佳的工作频率配置，这样既提高了硬件资源的利用率又有效降低了系统功耗。
Description
技术领域：
本发明属于语音综合领域，具体涉及一种基于FFT短时傅里叶算法的语音综合电路结构及其控制方法在语音时域信号重建上的应用。
背景技术：
在典型的助听器应用中，语音的处理经过语音分析、语音频域子带处理和语音综合三个关键步骤。其中，语音综合技术实现语音从频谱数据到时域信号的重建过程，是语音处理中的重要技术。语音综合作为语音输出前的最后一个环节，直接影响着输出语音的质量。基于FFT的语音综合具有高效灵活的实现结构，具体方法是先对频谱数据作反傅里叶变换，将变换结果循环移位后进行周期延拓，周期延拓序列最终与综合窗序列相乘，乘积和输出缓冲区中的暂存结果叠加即得到重建的时域语音信号。
发明内容：
鉴于以上分析，本发明的目的是提供一种基于FFT短时傅里叶算法的语音综合电路实现结构以及相应电路系统的控制方法。
本发明提供一种基于FFT短时傅里叶算法的语音综合电路实现结构，其并行化设计能够降低处理时延，快速实现语音信号的时域重建。
本发明提供一种基于FFT短时傅里叶算法的语音综合电路结构的控制方法，能够提高系统的数据吞吐率，降低系统功耗。
本发明中基于FFT短时傅里叶算法的语音综合电路结构实现所采取的技术方案如下：
根据短时傅里叶分析算法提出一种基于FFT短时傅里叶算法的语音综合电路实现结构如图1所示，其包括主控制模块(1)、I2S输入模块(2)、IFFT模块(3)、数据移位延拓模块(4)、输出缓存器模块(5)、I2S输出模块(6)、寄存器初始化模块(7)、AHB总线模块(8)、I2C总线模块(9)。
进一步地，主控制模块(1)分别与IFFT模块(3)、数据移位延拓模块(4)、输出缓存器模块(5)通过AHB总线模块(8)相互连接,与寄存器初始化模块(7)通过AHB总线模块(8)和I2C总线模块(9)相互连接，I2S输入模块(2)与IFFT模块(3)相互连接，IFFT模块(3)与数据移位延拓模块(4)相互连接，数据移位延拓模块(4)与输出缓存器模块(5)相互连接，输出缓存器模块(5)与I2S输出模块(6)相互连接。
进一步地，I2S输入模块(2)、IFFT模块(3)、数据移位延拓模块(4)、输出缓存器模块(5)和I2S输出模块(6)分别包含一个功能模块和数据存储模块。
进一步地，基于FFT的语音综合电路结构包括:主控制子模块(101)、I2S输入功能模块(103)、I2S输入存储模块(102)、IFFT存储模块(104)、IFFT功能模块(105)、IFFT旋转因子存储子模块(106)、数据移位延拓功能模块(107)、数据移位延拓存储模块(108)、输出缓存器功能模块(109)、输出缓存器存储模块(110)、I2S输出存储模块(111)、I2S输出功能模块(112)、寄存器初始化子模块(113)、AHB总线模块(114)及I2C总线子模块(115)。
进一步地，主控制子模块(101)根据寄存器初始化子模块(113)的内容配置整个电路系统中的寄存器参数，并启动电路功能，语音频谱数据通过I2S接口进入I2S输入功能模块(103)，I2S输入功能模块(103)将接收到的语音频谱数据存入I2S输入存储模块(102)中，I2S输入存储模块(102)与IFFT存储模块(104)相连。
进一步地，I2S输入存储模块(102)接收数据满并发出访存请求，主控制子模块(101)根据电路系统状态仲裁后通过AHB总线子模块(114)通知IFFT存储模块(104)取走数据并存储，IFFT功能模块(105)对FFT存储模块(104)和IFFT旋转因子存储模块(106)中的数据进行IFFT变换，完成频域到时域的转换，并发出数据输出请求，主控制模块(101)根据电路系统状态仲裁后通过AHB总线子模块(114)通知数据移位延拓功能模块(107)取走数据并存入数据移位延拓存储模块(108)中进行处理，数据移位延拓功能模块(107)完成数据的移位、周期延拓以及与综合窗序列相乘加权后发出数据输出请求，主控制子模块(101)根据电路系统状态仲裁后通过AHB总线子模块(114)通知输出缓存器功能模块(109)取走数据并存入输出缓存器存储模块(110)中，缓存器功能模块(109)对数据进行移位累加，并将累加结果输出给I2S输出存储模块(111)，等待用户通过I2S输出功能模块(112)取走语音综合数据，完成语音信号的实时综合。
进一步地，I2S输入存储模块(102)为DPRAM，其深度为256bit，宽度为64bit,I2S输入模块每帧传递的语音数据为128个64bit的数据。
进一步地，IFFT存储模块(104)为DPRAM，其深度为128bit，宽度为64bit，IFFT功能模块输出的每帧分段数据为128个32bit的数据。
进一步地，IFFT旋转因子存储模块(106)为ROM，其深度为64bit，宽度为64bit。
进一步地，数据移位延拓存储模块(108)为单端口ROM，其深度为512bit，宽度为32bit，数据移位延拓功能模块(107)输出的每帧分段数据为512个16bit的数据。
进一步地，输出缓存器存储模块(110)为单端口RAM，其深度为512bit，宽度为16bit。
进一步地，I2S输出存储模块(111)为DPRAM，其深度为256bit，宽度为16bit。
进一步地，寄存器初始化子模块(113)为E2PROM。
根据本发明的另一方面，还提供了一种采用上述发明设计的一种基于FFT短时傅里叶分析的语音综合电路结构的控制方法流程如图2所示，用于语音信号的综合，该控制方法包括如下步骤：
(1)对语音综合电路系统供电，主控制模块(1)根据E2PROM中的初始化数据配置寄存器，执行启动功能；
(2)I2S输入模块(2)、IFFT模块(3)、数据移位延拓模块(4)、输出缓存器模块(5)、I2S输出模块(6)并行工作,其中I2S输入模块(2)、I2S输出模块(6)的工作时钟频率为1.536MHz，IFFT模块(3)的工作时钟频率为512KHz，数据移位延拓模块(4)的工作时钟频率为256KHz，输出缓存器模块(5)的工作时钟频率为256KHz；
(3)I2S输入功能模块(103)处理通过I2S接口输入的64bit复数频谱数据，将数据存入I2S输入存储模块(102)；
(4)I2S输入存储模块(102)存储满128个频谱数据时发出访存请求，主控制模块((101))根据IFFT功能模块(105)的工作状态进行仲裁，在IFFT功能模块(105)空闲时允许I2S输入模块(2)将频谱数据存入IFFT存储模块(104)；
(5)IFFT功能模块(105)对IFFT存储模块(104)中的频谱数据进行128点的基2频率IFFT运算，蝶形运算所需的64个旋转因子取自IFFT旋转因子存储模块(106)，IFFT模块(3)输出128个32bit的实数数据；
(6)IFFT功能模块(105)完成数据频域到时域的转换后发出数据输出请求；
(7)主控制子模块(101)根据数据移位延拓功能模块(107)的工作状态进行仲裁，在数据移位延拓功能模块(107)空闲时，允许数据移位延拓功能模块(107)将数据存入数据移位延拓存储模块(108)，执行操作；
(8)数据移位延拓功能模块(107)完成数据的循环移位、周期延拓以及与综合窗序列相乘加权的功能后，发出数据输出的请求；
(9)主控制子模块(101)根据输出缓存器功能模块(109)的工作状态进行仲裁，在输出缓存器功能模块(109)空闲时，通知输出缓存器功能模块(109)取走数据，并存入输出缓存器存储模块(110)中；
(10)输出缓存器功能模块(109)完成数据的移位累加后，发出数据输出的请求；
(11)主控制子模块(101)根据I2S输出模块(6)的状态进行仲裁，在I2S输出模块(6)空闲时，允许语音数据写入I2S输出存储模块(111)；
(12)I2S输出存储模块(111)等待外部通过I2S输出功能模块(112)取走语音综合完成的时域语音信号。
本发明成功将基于FFT短时傅里叶算法的语音综合电路实现，能够用于将语音频谱数据转换成时域数据，并完成语音信号的实时综合。
附图说明：
图1为本发明方法设计的一种基于FFT短时傅里叶算法的语音综合电路实现结构图。
图2为本发明方法设计的一种基于FFT短时傅里叶算法语音综合电路结构的控制方法流程图。
具体实施方式：
为了更清楚地描述本发明的技术方案，以下结合附图和具体实施例对本发明进行详细的说明。
如图1所示，整个电路实现架构包括主控制模块(1)、I2S输入模块(2)、IFFT模块(3)、数据移位延拓模块(4)、输出缓存器模块(5)、I2S输出模块(6)、寄存器初始化模块(7)、AHB总线模块(8)、I2C总线模块(9)。
进一步地，主控制模块(1)分别与IFFT模块(3)、数据移位延拓模块(4)、输出缓存器模块(5)通过AHB总线模块(8)相互连接,与寄存器初始化模块(7)通过AHB总线模块(8)和I2C总线模块(9)相互连接，I2S输入模块(2)与IFFT模块(3)相互连接，IFFT模块(3)与数据移位延拓模块(4)相互连接，数据移位延拓模块(4)与输出缓存器模块(5)相互连接，输出缓存器模块(5)与I2S输出模块(6)相互连接。I2S输入模块(2)、IFFT模块(3)、数据移位延拓模块(4)、输出缓存器模块(5)和I2S输出模块(6)分别包含一个功能模块和相应的数据存储模块。
进一步地，基于FFT短时傅里叶算法的语音综合电路结构实现包括:主控制子模块(101)、I2S输入存储模块(102)、I2S输入功能模块(103)、IFFT存储模块(104)、IFFT功能模块(105)、IFFT旋转因子存储模块(106)、数据移位延拓功能模块(107)、数据移位延拓存储模块(108)、输出缓存器功能模块(109)、输出缓存器存储模块(110)、I2S输出存储模块(111)、I2S输出功能模块(112)、寄存器初始化模块(113)、AHB总线子模块(114)及I2C总线子模块(115)。
主控制子模块(101)根据寄存器初始化子模块(113)的内容配置整个电路系统中的寄存器参数，并启动电路功能，语音频谱数据通过I2S接口进入I2S输入功能模块(103)，I2S输入功能模块(103)将接收到的语音频谱数据存入I2S输入存储模块(102)中，I2S输入存储模块(102)与IFFT存储模块(104)相连。
I2S输入存储模块(102)接收数据满并发出访存请求，主控制子模块(101)根据电路系统状态仲裁后通过AHB总线子模块(114)通知IFFT存储模块(104)取走数据并存储。
IFFT功能模块(105)对FFT存储模块(104)和IFFT旋转因子存储模块(106)中的数据进行IFFT变换，完成频域到时域的转换，并发出数据输出请求，主控制子模块(101)根据电路系统状态仲裁后通过AHB总线子模块(114)通知数据移位延拓功能模块(107)取走数据并存入数据移位延拓存储模块(108)中进行处理。
数据移位延拓功能模块(107)完成数据的移位、周期延拓以及与综合窗序列相乘加权后发出数据输出请求。
主控制子模块(101)根据电路系统状态仲裁后通过AHB总线子模块(114)通知输出缓存器功能模块(109)取走数据并存入输出缓存器存储模块(110)中，输出缓存器功能模块(109)对数据进行移位累加，并将累加结果输出给I2S输出存储模块(111)。
用户通过I2S输出功能模块(112)取走语音综合数据，完成语音信号的实时综合。
如图2所示是一种基于FFT短时傅里叶算法语音综合电路系统的控制方法流程图，系统控制方法包括如下步骤：
(1)对语音综合电路系统供电，主控制模块(1)根据E2PROM中的初始化数据配置寄存器，执行启动功能；
(2)I2S输入模块(2)、IFFT模块(3)、数据移位延拓模块(4)、输出缓存器模块(5)、I2S输出模块(6)并行工作,其中I2S输入模块(2)、I2S输出模块(6)的工作时钟频率为1.536MHz，IFFT模块(3)的工作时钟频率为512KHz，数据移位延拓模块(4)的工作时钟频率为256KHz，输出缓存器模块(5)的工作时钟频率为256KHz；
(3)I2S输入功能模块(103)处理通过I2S接口输入的64bit复数频谱数据，将数据存入I2S输入存储模块(102)；
(4)I2S输入存储模块(102)存储满128个频谱数据时发出访存请求，主控制模块((101))根据IFFT功能模块(105)的工作状态进行仲裁，在IFFT功能模块(105)空闲时允许I2S输入模块(2)将频谱数据存入IFFT存储模块(104)；
(5)IFFT功能模块(105)对IFFT存储模块(104)中的频谱数据进行128点的基2频率IFFT运算，蝶形运算所需的64个旋转因子取自IFFT旋转因子存储模块(106)，IFFT模块(3)输出128个32bit的实数数据；
(6)IFFT功能模块(105)完成数据频域到时域的转换后发出数据输出请求；
(7)主控制子模块(101)根据数据移位延拓功能模块(107)的工作状态进行仲裁，在数据移位延拓功能模块(107)空闲时，允许数据移位延拓功能模块(107)将数据存入数据移位延拓存储模块(108)，执行操作；
(8)数据移位延拓功能模块(107)完成数据的循环移位、周期延拓以及与综合窗序列相乘加权的功能后，发出数据输出的请求；
(9)主控制子模块(101)根据输出缓存器功能模块(109)的工作状态进行仲裁，在输出缓存器功能模块(109)空闲时，通知输出缓存器功能模块(109)取走数据，并存入输出缓存器存储模块(110)中；
(10)输出缓存器功能模块(109)完成数据的移位累加后，发出数据输出的请求；
(11)主控制子模块(101)根据I2S输出模块(6)的状态进行仲裁，在I2S输出模块(6)空闲时，允许语音数据写入I2S输出存储模块(111)；
(12)I2S输出存储模块(111)等待外部通过I2S输出功能模块(112)取走语音综合完成的时域语音信号。
如上所述，在本发明设计的一种基于FFT短时傅里叶算法的语音综合电路结构及其控制方法中，I2S输入模块(2)、IFFT模块(3)、数据移位延拓模块(4)、输出缓存器模块(5)、I2S输出模块(6)分别采用不同的工作时钟，能够相互配合实现流水线并行工作，从而提高数据吞吐率。在满足实时地将频谱数据转换成时域数据，并完成语音信号的实时综合，同时还能够降低电路功耗。
Claims (1)
1.一种基于FFT短时傅里叶算法的语音综合电路结构，其特征在于其中所述电路结构包括：主控制模块(1)、I2S输入模块(2)、IFFT模块(3)、数据移位延拓模块(4)、输出缓存器模块(5)、I2S输出模块(6)、寄存器初始化模块(7)、AHB总线模块(8)、I2C总线模块(9)；其中主控制模块(1)分别与IFFT模块(3)、数据移位延拓模块(4)、输出缓存器模块(5)通过AHB总线模块(8)相互连接,与寄存器初始化模块(7)通过AHB总线模块(8)和I2C总线模块(9)相互连接；其中所述的主控制模块(1)由主控制子模块(101)构成，主控制模块(1)根据寄存器初始化模块(7)配置整个电路系统中的寄存器参数，并启动电路功能；主控制模块(1)根据IFFT模块(3)、数据移位延拓模块(4)和输出缓存器模块(5)的状态信号，分别控制这三个模块的启动，以保证与系统整体速率相匹配；所述的I2S输入模块(2)由I2S输入功能模块(103)和I2S输入存储模块(102)构成，其每帧传递的语音频谱复数数据为128个64bit；I2S输入功能模块(103)实现对标准I2S总线协议的修改，使每个声道数据位数可达32bit，能满足频谱输入的数据位数需求；I2S输入存储子模块(102)由DPRAM组成，深度为256bit，宽度为64bit；所述的IFFT模块(3)由IFFT存储模块(104)、IFFT功能模块(105)和IFFT旋转因子存储模块(106)构成；IFFT功能模块(105)对输入的每帧128个64bit的复数语音频谱数据进行IFFT变换操作，输出的每帧128个32bit的实数分段数据；所述的数据移位延拓模块(4)由数据移位延拓功能模块(107)和数据移位延拓存储模块(108)构成；数据移位延拓功能模块(107)对输入的每帧128个32bit的实数进行循环移位、周期延拓和乘窗加权的操作，输出每帧512个16bit的数据；乘窗为Sinc函数窗，在8kHz采样频率下窗长为512，周期延拓的段数为4段，每段128个32bit数据；数据移位延拓存储模块(108)由单端口ROM，其深度为512bit，宽度为32bit；所述的输出缓存器模块(5)由输出缓存器功能模块(109)和输出缓存器存储模块(110)构成；输出缓存器功能模块(109)完成数据的移位累加后，发出数据输出请求，输出的每帧数据为128个16bit的语音数据；输出缓存器存储模块(110)为单端口RAM，其深度为512bit，宽度为16bit；所述的I2S输出模块(6)由I2S输出存储模块(111)和I2S输出功能模块(112)构成；I2S输出存储模块(111)由DPRAM组成，深度为256bit，宽度为16bit；I2S输出功能模块(112)实现语音数据的输出，通过左声道输出每帧128个16bit的语音数据，实现标准I2S总线协议；所述的寄存器初始化模块(7)由寄存器初始化子模块(113)构成，寄存器初始化子模块由E2PROM组成，存储整个电路系统初始化所需的数据；所述的AHB总线模块(8)由AHB总线子模块(114)构成，所述的I2C总线模块(9)由I2C总线子模块(115)构成，其控制方法将频谱数据转换成时域数据，实时综合语音信号，包括如下步骤：
(1)对语音综合电路系统供电，主控制模块(1)根据E2PROM中的初始化数据配置寄存器，执行启动功能；
(2)I2S输入模块(2)、IFFT模块(3)、数据移位延拓模块(4)、输出缓存器模块(5)、I2S输出模块(6)并行工作,其中I2S输入模块(2)、I2S输出模块(6)的工作时钟频率为1.536MHz，IFFT模块(3)的工作时钟频率为512KHz，数据移位延拓模块(4)的工作时钟频率为256KHz，输出缓存器模块(5)的工作时钟频率为256KHz；
(3)I2S输入功能模块(103)处理通过I2S接口输入的64bit复数频谱数据，将数据存入I2S输入存储模块(102)；
(4)I2S输入存储模块(102)存储满128个频谱数据时发出访存请求，主控制子模块(101)根据IFFT功能模块(105)的工作状态进行仲裁，在IFFT功能模块(105)空闲时允许I2S输入模块(2)将频谱数据存入IFFT存储模块(104)；
(5)IFFT功能模块(105)对IFFT存储模块(104)中的频谱数据进行128点的基2频率IFFT运算，蝶形运算所需的64个旋转因子取自IFFT旋转因子存储模块(106)，IFFT模块(3)输出128个32bit的实数数据；
(6)IFFT功能模块(105)完成数据频域到时域的转换后发出数据输出请求；
(7)主控制子模块(101)根据数据移位延拓功能模块(107)的工作状态进行仲裁，在数据移位延拓功能模块(107)空闲时，允许数据移位延拓功能模块(107)将数据存入数据移位延拓存储模块(108)，执行操作；
(8)数据移位延拓功能模块(107)完成数据的循环移位、周期延拓以及与综合窗序列相乘加权的功能后，发出数据输出的请求；
(9)主控制子模块(101)根据输出缓存器功能模块(109)的工作状态进行仲裁，在输出缓存器功能模块(109)空闲时，通知输出缓存器功能模块(109)取走数据，并存入输出缓存器存储模块(110)中；
(10)输出缓存器功能模块(109)完成数据的移位累加后，发出数据输出的请求；
(11)主控制子模块(101)根据I2S输出模块(6)的状态进行仲裁，在I2S输出模块(6)空闲时，允许语音数据写入I2S输出存储模块(111)；
(12)I2S输出存储模块(111)等待外部通过I2S输出功能模块(112)取走语音综合完成的时域语音信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710000708.0A CN106652998B (zh) | 2017-01-03 | 2017-01-03 | 一种基于fft短时傅里叶算法的语音综合电路结构及其控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710000708.0A CN106652998B (zh) | 2017-01-03 | 2017-01-03 | 一种基于fft短时傅里叶算法的语音综合电路结构及其控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106652998A CN106652998A (zh) | 2017-05-10 |
| CN106652998B true CN106652998B (zh) | 2021-02-02 |
Family
ID=58838304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710000708.0A Expired - Fee Related CN106652998B (zh) | 2017-01-03 | 2017-01-03 | 一种基于fft短时傅里叶算法的语音综合电路结构及其控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106652998B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0889416A2 (en) * | 1997-06-30 | 1999-01-07 | Lucent Technologies Inc. | Digital signal processor architecture optimized for performing fast fourier transforms |
| US20030028371A1 (en) * | 2001-06-28 | 2003-02-06 | Microsoft Corporation | Techniques for quantization of spectral data in transcoding |
| CN101743587A (zh) * | 2007-07-19 | 2010-06-16 | 高通股份有限公司 | 用于执行信号转换的统一滤波器组 |
| CN105139863A (zh) * | 2015-06-26 | 2015-12-09 | 司法部司法鉴定科学技术研究所 | 一种音频频域连续性图谱计算方法 |
| US20160132461A1 (en) * | 2014-11-11 | 2016-05-12 | Texas Instruments Incorporated | High performance implementation of the fft butterfly computation |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102957993B (zh) * | 2011-08-30 | 2015-05-20 | 中国科学院微电子研究所 | 低功耗wola滤波器组及其分析阶段电路 |
| CN103970718B (zh) * | 2014-05-26 | 2017-03-01 | 中国传媒大学 | 一种快速傅里叶变换实现装置及方法 |
| CN104125190B (zh) * | 2014-08-18 | 2017-12-26 | 西安电子科技大学 | 适于低信噪比信道环境的ofdm系统符号定时同步实现方法 |
| CN105403769B (zh) * | 2015-09-30 | 2018-05-11 | 中国农业大学 | 一种基于fft短时傅里叶分析的电路结构及其控制方法 |
-
2017
- 2017-01-03 CN CN201710000708.0A patent/CN106652998B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0889416A2 (en) * | 1997-06-30 | 1999-01-07 | Lucent Technologies Inc. | Digital signal processor architecture optimized for performing fast fourier transforms |
| US20030028371A1 (en) * | 2001-06-28 | 2003-02-06 | Microsoft Corporation | Techniques for quantization of spectral data in transcoding |
| CN101743587A (zh) * | 2007-07-19 | 2010-06-16 | 高通股份有限公司 | 用于执行信号转换的统一滤波器组 |
| US20160132461A1 (en) * | 2014-11-11 | 2016-05-12 | Texas Instruments Incorporated | High performance implementation of the fft butterfly computation |
| CN105139863A (zh) * | 2015-06-26 | 2015-12-09 | 司法部司法鉴定科学技术研究所 | 一种音频频域连续性图谱计算方法 |
Non-Patent Citations (2)
| Title |
|---|
| "Cost-Effective Triple-Mode Reconfigurable Pipeline FFT/IFFT/2-D DCT Processor";Chin-Teng Lin等;《IEEE Transactions on Very Large Scale Integration (VLSI) Systems》;20080831;第6卷(第8期);全文 * |
| "基于FPGA的FFT处理器的实现";于效宇;《中国优秀博硕士学位论文全文数据库 (硕士)信息科技辑》;20060115(第 01 期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106652998A (zh) | 2017-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105869655B (zh) | 音频装置以及语音检测方法 | |
| CN101482856B (zh) | 基于现场可编程门阵列的串并行协议转换装置 | |
| CN205176826U (zh) | 一种基于usb高速接口的音频采集装置 | |
| CN106209121B (zh) | 一种多模多核的通信基带SoC芯片 | |
| CN1404586A (zh) | 用于具有二元数字信号处理指令的指令集结构的方法和装置 | |
| US20230178088A1 (en) | Application-specific integrated circuit for accelerating encoding and decoding, and method therefor | |
| CA2585295A1 (en) | System and method for synchronous processing of media data on an asynchronous processor | |
| CN111261177A (zh) | 语音转换方法、电子装置及计算机可读存储介质 | |
| CN105403769B (zh) | 一种基于fft短时傅里叶分析的电路结构及其控制方法 | |
| EP4172987A1 (en) | Speech enhancement | |
| CN106652998B (zh) | 一种基于fft短时傅里叶算法的语音综合电路结构及其控制方法 | |
| CN101667984A (zh) | 3780点快速傅立叶变换处理器及运算控制方法 | |
| WO2018058989A1 (zh) | 一种音频信号的重建方法和装置 | |
| CN112035398B (zh) | 一种系统级芯片SoC及适用于SoC的数据处理方法 | |
| CN209731554U (zh) | 智能语音识别回采电路 | |
| CN203311843U (zh) | 高噪声环境下正确识别语音的装置 | |
| CN102750126B (zh) | 语音输入方法及终端 | |
| CN102236542B (zh) | 一种基于任务进程表的硬件控制实现方法和装置 | |
| Zhang et al. | Design of audio signal processing and display system based on SoC | |
| CN106128455A (zh) | 基于骨传导高噪声环境下的语音识别系统 | |
| CN101546560B (zh) | 音频编解码装置及编解码方法 | |
| Hazarika et al. | An Efficient Implementation Approach to FFT Processor for Spectral Analysis | |
| CN110012388A (zh) | 智能语音识别回采电路及回采方法 | |
| Adiono et al. | A hardware-software co-design for a real-time spectral subtraction based noise cancellation system | |
| Jalier et al. | Flexible and distributed real-time control on a 4G telecom MPSoC |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information |
Inventor after: Xue Yiming Inventor after: Wang Yuzhu Inventor after: He Ningning Inventor after: Chen Yao Inventor after: Li Mengdi Inventor after: Li Yan Inventor before: Xue Yiming Inventor before: He Ningning Inventor before: Chen Yao Inventor before: Li Mengdi Inventor before: Li Yan |
|
| CB03 | Change of inventor or designer information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20210202 Termination date: 20220103 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |