CN105393307A - 存储器单元的低功率瞬态电压崩溃装置和方法 - Google Patents

存储器单元的低功率瞬态电压崩溃装置和方法 Download PDF

Info

Publication number
CN105393307A
CN105393307A CN201380075687.9A CN201380075687A CN105393307A CN 105393307 A CN105393307 A CN 105393307A CN 201380075687 A CN201380075687 A CN 201380075687A CN 105393307 A CN105393307 A CN 105393307A
Authority
CN
China
Prior art keywords
node
devices
voltage
supply node
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380075687.9A
Other languages
English (en)
Other versions
CN105393307B (zh
Inventor
E·A·卡尔
Y-G·吴
C·德雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105393307A publication Critical patent/CN105393307A/zh
Application granted granted Critical
Publication of CN105393307B publication Critical patent/CN105393307B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type

Abstract

描述了用于存储器写帮助的装置，其在写帮助操作期间消耗低功率。该装置包括：供电节点；可操作来调整在供电节点上的电压的器件；以及耦合到供电节点的反馈单元，反馈单元响应于在供电节点上的电压的电压电平而控制器件。

Description

存储器单元的低功率瞬态电压崩溃装置和方法
背景技术
在按比例缩放技术中，在存储器单元中的最小尺寸的器件上的集成水平和工艺变化的增加使同时维持存储器单元稳定性和写裕度有挑战性。可通过在写操作期间使到存储器单元的供电崩溃来增强写裕度。在这样的方法中，耦合到存储器单元的供电电压减小以减弱被写的存储器单元的p型晶体管的强度来增强写裕度。
然而，在沿着被写到的存储器单元的列的部分地选择的单元中，存储器单元的状态在供电崩溃操作期间被维持。这些部分地选择的存储器单元的保持特性对供电崩溃的持续时间和深度设置约束，且是难以在技术发展期间在设计时间处预测的技术敏感度量。
当前，供电崩溃的已知方法显著增加了Vcc-Vss跨接电流（从电源到地的电流），这是低功率设计的阻碍。在崩溃电压可能需要停留在被抑制的电平处延长的时间的低频率情况下，这个跨接电流可在SRAM（静态随机存取存储器）中将总写功率消耗增加一直到2X。
附图说明
从下面给出的详细描述和从本公开的各种实施例的附图将更充分理解本公开的实施例，然而，实施例不应被理解为将本公开限制到特定的实施例，而是仅用于解释和理解。
图1是根据本公开的一个实施例的在写操作期间调整对（多个）存储器单元的供电的高级体系结构。
图2是根据本公开的一个实施例的用于在写操作期间调整对（多个）存储器单元的供电的基于磁滞的体系结构的电路实现。
图3是根据本公开的一个实施例的用于实现图2的电路的磁滞的可编程施密特触发器。
图4A是根据本公开的一个实施例的从图1的电路接收可调整供电的6T（六晶体管）SRAM单元。
图4B是根据本公开的一个实施例的具有存储器单元的列的存储器阵列，其中所述列中的一个被选择用于写操作并从图1的电路接收经调整的供电。
图5A-B是根据一个实施例的示出在供电崩溃操作期间有可忽略的（或零）跨接电流功率消耗的图1-2的电路的操作的曲线图。
图6是根据本公开的一个实施例的用于在写操作期间调整对（多个）存储器单元的供电的基于电容器的体系结构的电路实现。
图7是根据本公开的一个实施例的包括图1的低功率写操作供电调整电路的智能器件或计算机系统或SoC（芯片上系统）。
具体实施方式
实施例公开了供电崩溃电路以帮助在（多个）存储器单元中的写操作，使得由供电崩溃电路引起的跨接电流消耗减少，同时提供可调谐供电崩溃电压电平。实施例的一个技术效应是，跨接电流消耗在传统电压崩溃电路上减小了（例如40%）。在一个实施例中，当崩溃供电到达它的期望电压电平时，反馈机制用于控制下拉器件。在这样的实施例中，当崩溃供电到达它的期望电压电平时，供电节点被允许浮动。实施例提供自终止崩溃或自定时机制来终止供电线路的放电。在一个实施例中，自定时机制保证电压崩溃供电节点着陆到预先确定的地板。
在下面的描述中，讨论了很多细节以提供对本公开的实施例的更彻底的解释。然而对本领域中的技术人员将明显的是，本公开的实施例可在没有这些特定细节的情况下被实践。在其它实例中，在方框图形式中而不是详细地示出公知的结构和器件，以便避免使本公开的实施例难理解。
注意，在实施例的相应附图中，使用线表示信号。一些线可以更粗以指示更多的组成信号路径，和/或有在一个或多个端部处的箭头以指示主信息流方向。这样的指示并不意在为限制性的。更确切地，结合一个或多个示例性实施例来使用线以便于对电路或逻辑单元的更容易理解。如由设计需要或偏好所指示的任何所表示的信号可实际上包括可在任一方向上行进并可使用任何适当类型的信号方案来实现的一个或多个信号。
遍及说明书且在权利要求中，术语“连接”意指在被连接的事物之间的直接电连接而没有任何中间器件。术语“耦合”意指在被连接的事物之间的直接电连接或通过一个或多个无源或有源中间器件进行的间接连接。术语“电路”意指布置成彼此协作以提供期望功能的一个或多个无源和/或有源部件。术语“信号”意指至少一个电流信号、电压信号或数据/时钟信号。“一个”、“一”和“该”的含义包括复数参考。“在…中”的含义包括“在…中”和“在…上”。
术语“按比例缩放”通常指的是将设计（示意图和布局）从一种工艺技术转换到另一工艺技术。术语“按比例缩放”通常也指的是缩小在同一技术节点内的布局和器件的尺寸。术语“基本上”、“接近”、“近似”、“几乎”、“大约”等通常指的是在目标值的+/-20%内。
除非另有规定，用于描述普通物体的序数形容词“第一”、“第二”和“第三”等的使用仅指示相似物体的不同实例被提及，且并不意在暗示这样描述的物体必须在时间上、空间上、在等级上或以任何其它方式在给定顺序中。
为了实施例的目的，晶体管是包括漏极、源极、栅极和体端子的金属氧化物半导体（MOS）晶体管。晶体管还包括三栅极和鳍式场效应晶体管（FinFet）晶体管。源极和漏极端子可以是相同的端子并在本文可互换地被使用。本领域中的技术人员将认识到，可使用其它晶体管例如双极结晶体管——BJTPNP/NPN、BiCMOS、CMOS、eFET等而不偏离本公开的范围。术语“MN”指示n型晶体管（例如NMOS、NPNBJT等），以及术语“MP”指示p型晶体管（例如PMOS、NPNBJT等）。
图1是根据本公开的一个实施例的在写操作期间调整对（多个）存储器单元的供电的高级体系结构100。在一个实施例中，体系结构100包括：器件101、反馈单元102、逻辑103和（多个）存储器单元104。
在一个实施例中，器件101可操作来调整在供电节点上的电压。在一个实施例中，器件101包括耦合到供电节点和供电局部节点的晶体管。在一个实施例中，器件101的晶体管是p型晶体管或n型晶体管中的至少一个。例如，当器件101的晶体管是n型晶体管时，它用于在写操作期间下拉在供电节点上的电压电平。
在一个实施例中，反馈单元102耦合到供电节点和器件101。在一个实施例中，反馈单元102包括具有磁滞的电路。参考图2-5描述了电路的一个这样的实施例。在一个实施例中，具有磁滞的电路是施密特触发器，其包括可操作来调整施密特触发器的跳闸点的器件。
回来参考图1，在一个实施例中，反馈单元102包括电容器或导线。参考图6-7描述了一个这样的实施例。在一个实施例中，电容器是金属电容器、器件电容器或包括金属电容器和器件电容器的混合电容器中的至少一个。
在一个实施例中，逻辑103用于根据写帮助信号使用器件控制信号来使能或禁用器件101。在一个实施例中，逻辑103产生用于控制反馈单元102的行为的Fb（反馈）控制信号。例如，逻辑103可使用Fb控制信号调整磁滞电路的跳闸点。在一个实施例中，（多个）存储器单元104包括SRAM单元。在一个实施例中，SRAM单元是6T单元。在一个实施例中，SRAM单元被实现为4T、5T或8T等。在一个实施例中，在写操作期间，在供电节点上的供电（也被称为SRAMVcc）通过电路100从Vcc电平崩溃到在地和Vcc之间的电平以帮助写操作，同时消耗基本上零跨接电流。在这样的实施例中，在写操作结束之后，SRAMVcc上升回到其正常电平（例如Vcc）。
图2是根据本公开的一个实施例的用于在写操作期间调整对（多个）存储器单元的供电的基于磁滞的体系结构200的电路实现。指出的是，具有与任何其它图的元件相同的参考数字（或名称）的图2的那些元件可以用与所描述的方式类似的任何方式操作或运行，但不限于这样的方式。
在一个实施例中，体系结构200提供自定时操作，即SRAMVcc使用确保它的稳定电平同时减少体系结构200（也被称为写帮助电路）的总功率消耗的反馈操作而崩溃。在一个实施例中，体系结构200包括控制上拉器件MP1的逻辑201；控制下拉器件MN1的逻辑202；磁滞电路203；以及睡眠晶体管MP2。在一个实施例中，逻辑201是在（多个）存储器单元104的正常操作期间使SRAMVcc（由图1的供电节点提供）被上拉到Vcc供电电平的NAND门。在一个实施例中，逻辑201接收SRAMVccWake信号和SRAMVccPulse_b信号（即SRAMVccPulse信号的逻辑倒数）以产生Wake_b信号来接通或断开p型器件MP1。SRAMVccWake信号指示SRAMVcc何时应基本上接近于Vcc电平，即（多个）存储器单元104何时不在睡眠状态中。SRAMVccPulse信号是具有指示（多个）存储器单元何时在睡眠模式中的持续时间的脉冲信号。
在一个实施例中，逻辑202和MN1形成图1的器件101。虽然在这个实施例中，MN1耦合到供电节点和地，可以用另一节点代替地端子。例如，另一节点可以是电容节点或具有低于Vcc但高于地的电压电位的节点。在一个实施例中，MN1由p型器件代替。在这样的实施例中，逻辑202被调节以将适当的逻辑信号驱动到p型器件的栅极端子以在写帮助操作期间接通它并在写帮助操作结束时断开它。
在一个实施例中，逻辑202是接收磁滞电路203的输出（在供电局部节点上）和SRAMVccPulse_b信号以产生脉冲信号来接通/断开MN1的NOR门。在一个实施例中，磁滞电路203（与图2的反馈单元102相同）接收SRAMVcc作为输入并根据来自逻辑202的脉冲信号和/或Fb控制信号在供电局部节点上产生输出。在一个实施例中，磁滞电路203可操作来在SRAMVcc到达目标崩溃电平时禁用MN1器件。在这样的实施例中，MP1和p型MP2断开，使供电节点浮动。例如，当供电节点浮动时，小电容（例如50-100fF）可足以维持在供电节点上的SRAMVcc的状态。
在一个实施例中，SRAMVcc的崩溃由使能MN1（通过使能逻辑202）和禁用MP1（经由逻辑201）和MP2的自定时或同步SRAMVccPulse信号发起。在一个实施例中，磁滞电路203是可操作来在被触发之后禁用MN1的施密特触发器。磁滞电路203具有输出状态相关跳闸点以在磁滞电路203的输入到达电压电平（其为磁滞电路203的跳闸点）时防止振荡。在一个实施例中，磁滞电路203接收Fb控制信号（例如偏压信号）以调整磁滞电路203的跳闸点。在一个实施例中，在磁滞电路203禁用MN1之后，磁滞电路203提供对振铃或振荡的抗扰度，因为重新使能MN1的阈值基本上高于如果标准逻辑门（例如CMOS反相器）代替磁滞电路203而被使用时。
图3是根据本公开的一个实施例的用于实现图2的磁滞电路203的可编程施密特触发器300。指出的是，具有与任何其它图的元件相同的参考数字（或名称）的图3的那些元件可以以与所描述的方式类似的任何方式操作或运行，但不限于这样的方式。
在一个实施例中，施密特触发器300包括与p型器件MPst1串联耦合以形成反相器的n型器件MNst1，其中Mnst1和MPst1的栅极端子接收相同的输入Din（例如在供电节点上的SRAMVcc）。在一个实施例中，MPst1的源极端子耦合到Vcc（电源），而MNst1的源极端子耦合到地。在一个实施例中，施密特触发器300包括也由Din驱动的p型MPst2。在这个实施例中，MPst2与MPst3和MNst3串联耦合。在一个实施例中，MPst3由可调整施密特触发器300的跳闸点的Fbcontrol_b信号可控制。在一个实施例中，MPst3的源极端子耦合到Vcc，而MPst3的漏极端子耦合到MPst2的源极端子。在一个实施例中，MPst1和MPst2的漏极端子一起被短路。在一个实施例中，MNst2和MPst3的栅极端子不一定具有相对的极（“FbConrol_b”相对于“FbControl”）。在一个实施例中，MNst2和MPst3用于调整施密特触发器跳闸点。
在一个实施例中，MPst2的源极端子耦合到MNst3的漏极端子，其中MNst3由逻辑202所产生的脉冲信号控制。在一个实施例中，MNst3、MPst2、MPst1和MNst1的漏极端子形成输出节点Dout（例如供电局部节点）。在一个实施例中，MNst2与MNst3串联耦合，其中MNst2接收FbControl信号以调整施密特触发器300的跳闸点。在一个实施例中，MPst3和/或MNst2是并联耦合在一起的多个器件。在一个实施例中，FbControl和FbControl_b是数字总线以接通和/或断开被标记为MPst3和/或MNst2的晶体管以调整施密特触发器300的电流强度来调整施密特触发器300的跳闸点。在这样的实施例中，施密特触发器300是数字地可调谐的磁滞电路。
图4A是根据本公开的一个实施例的从图1的电路接收可调整供电（SRAMVcc）的6T（六晶体管）SRAM单元400。指出的是，具有与任何其它图的元件相同的参考数字（或名称）的图4A的那些元件可以以与所描述的方式类似的任何方式来操作或运行，但不限于这样的方式。
在一个实施例中，SRAMVcc耦合到p型上拉器件MPPU1和MPPU2的源极端子。MPPU1和n型MNPD1形成第一反相器，而MPPU2和n型MNPD2形成交叉耦合到第一反相器的第二反相器，其中MNPD1和MNPD2形成SRAM400的下拉器件。在一个实施例中，第一反相器的输出N2耦合到第一存取晶体管MNPG1和第二反相器的输入节点（即MPPU2和MNPD2的栅极端子）。在一个实施例中，第一存取晶体管MNPG1由MNPG1的栅极端子所接收的字线信号VML可控制。MNPG1耦合到节点N2和VBL，其中VBL提供位线信号。在一个实施例中，第二反相器的输出N1耦合到第二存取晶体管MNPG2和第一反相器的输入节点（即MPPU1和MNPD1的栅极端子）。在一个实施例中，第二存取晶体管MNPG2由MNPG2的栅极端子所接收的字线信号VML可控制。MNPG2耦合到节点N1和VBL，其中VBL提供位线信号。
在一个实施例中，在写操作期间，存储器单元400的SRAMVcc由图1、2和/或6的电路崩溃以减少在存取晶体管（MNPG1和MNPG2）和上拉器件（MPPU1和MPPU2）之间的争用。在一个实施例中，在读操作期间，存储器单元400的SRAMVcc被允许基本上与Vcc相同。SRAMVcc的这样的崩溃的一个技术效果是它改进写操作而不影响读操作。
图4B是根据本公开的一个实施例的具有存储器单元的列的存储器阵列420，其中所述列中的一个被选择用于写操作并从图1的电路接收经调整的供电（SRAMVcc）。指出的是，具有与任何其它图的元件相同的参考数字（或名称）的图4B的那些元件可以以与所描述的方式类似的任何方式操作或运行，但不限于这样的方式。
在这个示例中，存储器阵列420具有存储器单元的四列，其中每列具有多个存储器单元。来自左边的第三列被选择用于写操作，且待写的单元是第三列的顶行中的阴影单元，其由两条粗线的交叉段示出。水平线是每行的字线。待写的行具有粗水平线，其字线设置到VWL电压，而其它未选择的字线被设置到Vss。未选择的在第三列中的存储器单元由图案阴影示出。这些是在第三列的顶行中的存储器单元被写入的同时保持它们的存储的存储器单元。在这个示例性实施例中，在所选择的单元的SRAMVcc由图1、2和/或6的电路崩溃以减小在存取晶体管（MNPG1和MNPG2）和上拉器件（MPPU1和MPPU2）之间的争用的同时，所有未选择的列（从左边起第一、第二和第四列）的SRAMVcc保持在Vcc处。
图5A-B是根据一个实施例的示出在供电崩溃操作期间有可忽略的（或零）静态功率消耗的图1-2的电路的操作的曲线图。指出的是，具有与任何其它图的元件相同的参考数字（或名称）的图5A-B的那些元件可以以与所描述的方式类似的任何方式操作或运行，但不限于这样的方式。
图5A示出曲线图500，其中x轴是时间而y轴是电压。曲线图500示出当为存储器单元的列选择字线，即字线从Vss（地）转变到VWL（高电压）时，然后写操作被执行。在写操作期间，SRAMVcc崩溃到低于Vcc的电平，以便不失去存储器单元的内容，且仍然以低功率消耗帮助写操作。在这里，通过调整Fb控制信号的电平或位来实现SRAMVcc的多个电平。
例如，由施密特触发器300接收的Fb控制信号调整施密特触发器300的跳闸点和因而的SRAMVcc电平。在这个示例中，当字线从VWL转变到Vss时，写操作结束且SRAMVcc被允许在基本上接近于Vcc的其正常电平（经由p型器件MP1）处操作。
图5B示出曲线图520，其中x轴是时间而y轴是电流。曲线图520示出图2的电路的跨接电流消耗，其在写帮助操作期间，即当SRAMVcc被崩溃时基本上为零。这与在写操作期间的SRAMVcc崩溃期间持续消耗相当大的跨接电流的传统写帮助电路相反。
图6是根据本公开的一个实施例的用于在写操作期间调整对（多个）存储器单元的供电的基于电容器的体系结构600的电路实现。指出的是，具有与任何其它图的元件相同的参考数字（或名称）的图6的那些元件可以以与所描述的方式类似的任何方式操作或运行，但不限于这样的方式。
在一个实施例中，体系结构600延伸可调谐SRAMVcc崩溃电压电平的范围而没有显著的跨接电流或大功率消耗。不再次参考体系结构600描述参考图1-2讨论的电路部件，以便不使实施例难理解。
在一个实施例中，体系结构600包括电容器601（例如反馈单元102）、具有逻辑门602和晶体管MN1的器件101、选择单元603、参考发生器604和逻辑门605。在一个实施例中，电容器601是晶体管电容器。例如，电容器601是p型或n型器件，其中它的栅极端子耦合到供电局部节点，而源极和漏极端子耦合在一起并耦合到供电节点。在一个实施例中，电容器601是金属电容器。在另一实施例中，电容器601是混合电容器，即由p型或n型器件和金属电容器形成的电容器。在一个实施例中，电容器601像电压电平移位器一样运转。在一个实施例中，供电局部节点电压等于在供电节点上的电压减去在电容器601两端的电压，所以它是向下移动的电压。
在一个实施例中，选择单元603是允许供电局部节点根据逻辑605的输出来浮动或由VccVref驱动的传递门（pass-gate）。在一个实施例中，供电局部节点在写操作之前被预先充电到VccRef。在一个实施例中，逻辑605是执行在SRAMVccPulse_b（即SRAMVccPulse的反相版本）和WaInit（即写帮助初始化信号）之间的NAND操作的NAND门。在一个实施例中，WaInit信号用于激活选择单元603并将耦合的节点（即供电局部节点）驱动到中间Vcc电压。
在其它实施例中，可以用任何其它逻辑门代替NAND门605以执行在实施例中描述的期望功能。在一个实施例中，选择单元603包括响应于控制信号（例如NAND门605的输出）而允许供电局部节点浮动或接收VccRef的任何其它选择电路。
在一个实施例中，VccRef由参考发生器（RefGen）604产生。在一个实施例中，RefGen604是具有可选择的电压、即由RefControl信号可选择的电压除法器电路。在一个实施例中，SRAMVcc的崩溃电压电平取决于VccRef的电压电平。在一个实施例中，RefControl是具有用于控制电阻器除法器网络以提供例如在0.75V的Vcc下在0到80%的Vcc范围之间可调谐的可调谐崩溃SRAMVcc电平的若干位（例如7位）的总线。
在一个实施例中，逻辑602执行在供电局部节点上的信号和SRAMVccPulse信号之间的AND操作以产生控制下拉器件MN1的脉冲信号。在一个实施例中，体系结构600在崩溃开始之前使输入偏置到低于Vcc的AND门602（使用VccRef），并接着使偏置的节点（即供电局部节点）浮动，从而允许耦合到供电节点（提供SRAMVcc）的电容器601耦合节点低和触发逻辑602以禁用下拉器件MN1。
在一个实施例中，通过使供电局部节点偏置到低于Vcc，禁用路径（即具有AND门602和下拉器件MN1的逻辑路径）对SRAMVcc箝位以在等于AND门602的开关电压阈值的电压下浮动。在一个实施例中，可以用执行实施例的预期目标的任何其它逻辑单元代替AND门602。在一个实施例中，经由脉冲信号触发下拉器件MN1的SRAMVccPulse的到达边缘也禁用选择单元603以使供电局部节点浮动。
在一个实施例中，反馈回路（即从供电节点通过电容器601、逻辑602、下拉器件MN1并回到供电节点的回路）的时间常数相对于SRAMVcc的放电速率限制了电压箝位范围的上端。例如，较弱的MN1器件或在供电节点上的较大负载可允许电压电平大于在供电节点上的Vcc的高百分比（例如Vcc的80%）。在这样的实施例中，体系结构600允许增强的能力来以功率消耗的折衷调谐SRAMVcc电压电平。
图7是根据本公开的一个实施例的包括图1-6的低功率写操作供电调整电路的智能器件或计算机系统或SoC（芯片上系统）。指出的是，具有与任何其它图的元件相同的参考数字（或名称）的图7的那些元件可以以与所描述的方式类似的任何方式操作或运行，但不限于这样的方式。
图7示出移动设备的实施例的方框图，其中可使用平表面接口连接器。在一个实施例中，计算设备1600代表移动计算设备，例如计算平板电脑、移动电话或智能电话、无线使能的电子阅读器或其它无线移动设备。将理解，通常示出某些部件，且不是这样的设备的所有部件都在计算设备1600中示出。
在一个实施例中，计算设备1600包括根据所讨论的实施例的具有电路100的第一处理器1610。计算设备1600的其它块也可包括电路100。本公开的各种实施例也可包括其内的网络接口1670例如无线接口，使得系统实施例可合并到无线设备例如蜂窝电话或个人数字助理内。
在一个实施例中，处理器1610（和处理器1690）可包括一个或多个物理器件，例如微处理器、应用处理器、微控制器、可编程逻辑器件或其它处理装置。由处理器1610执行的处理操作包括操作平台或操作系统的执行，应用和/或器件功能在操作平台或操作系统上被执行。处理操作包括关于与人类用户或与其它器件的I/O（输入/输出）的操作、关于功率管理的操作和/或关于将计算设备1600连接到另一设备的操作。处理操作也可包括关于音频I/O和/或显示I/O的操作。
在一个实施例中，计算器件1600包括音频子系统1620，其代表与向计算装置1600提供音频功能相关联的硬件（例如音频硬件和音频电路）和软件（例如驱动器、编码译码器）部件。音频功能可包括扬声器和/或头戴式耳机输出以及麦克风输入。用于这样的功能的设备可合并到计算机设备1600内或连接到计算设备1600。在一个实施例中，用户通过提供由处理器1610接收并处理的音频命令来与计算设备1600交互作用。
显示子系统1630代表为用户提供视觉和/或触觉显示以与计算设备1600交互的硬件（例如显示设备）和软件（例如驱动器）部件。显示子系统1630包括显示接口1632，其包括用于向用户提供显示的特定的屏幕或硬件设备。在一个实施例中，显示接口1632包括与处理器1610分离的逻辑以执行与显示有关的至少一些处理。在一个实施例中，显示子系统1630包括向用户提供输出和输入两者的触摸屏（或触控板）。
I/O控制器1640代表与和用户的交互有关的硬件设备和软件部件。I/O控制器1640可操作来管理硬件，其是音频子系统1620和/或显示子系统1630的部分。此外，I/O控制器1640示出连接到计算设备1600的附加设备的连接点，用户可通过其与系统交互作用。例如，可附接到计算设备1600的设备可包括麦克风设备、扬声器或立体声系统、视频系统或其它显示设备、键盘或袖珍键盘设备、或与特定的应用例如读卡器或其它设备一起使用的其它I/O设备。
如上面提到的，I/O控制器1640可与音频子系统1620和/或显示子系统1630交互作用。例如，通过麦克风或其它音频设备的输入可提供计算设备1600的一个或多个应用或功能的输入或命令。此外，代替或除了显示输出以外，可提供音频输出。在另一示例中，如果显示子系统1630包括触摸屏，则显示设备也充当输入设备，其可至少部分地由I/O控制器1640管理。也可以有在计算设备1600上的附加按钮或开关以提供由I/O控制器1640管理的I/O功能。
在一个实施例中，I/O控制器1640管理设备例如加速度计、摄像机、光传感器或其它环境传感器或可包括在计算设备1600中的其它硬件。输入可以是直接用户交互的部分以及将环境输入提供到系统以影响它的操作（例如对噪声的过滤、调整显示器用于亮度检测、应用摄像机的闪光灯或其它特征）。
在一个实施例中，计算设备1600包括管理电池功率使用、电池的充电和与功率节省操作有关的特征的功率管理1650。存储器子系统1660包括用于将信息存储在计算设备1600中的存储器设备。存储器可包括非易失性（如果到存储器设备的电力被中断，则状态不改变）和/或易失性（如果到存储器设备的电力被中断，则状态是不确定的）存储器设备。存储器子系统1660可存储应用数据、用户数据、音乐、照片、文档或其它数据以及与计算设备1600的应用和功能的执行有关的系统数据（不管是长期的还是临时的）。
实施例的元素还被提供为用于存储计算机可执行指令（例如实现本文讨论的任何其它过程的指令）的机器可读介质（例如存储器1660）。机器可读介质（例如存储器1660）可包括但不限于闪存、光盘、CD-ROM、DVDROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器（PCM）或适合于存储电子或计算机可执行指令的其它类型的机器可读介质。例如，本公开的实施例可被下载为计算机程序（例如BIOS），其可作为数据信号经由通信链路（例如调制解调器或网络连接）从远程计算机（例如服务器）传递到请求计算机（例如客户端）。
连接1670包括硬件设备（例如无线和/或有线连接器和通信硬件）和软件部件（例如驱动器、协议堆栈）以使得计算设备1600能够与外部设备通信。计算设备1600可以是分离的设备，例如其它计算设备、无线接入点或基站以及外围设备例如头戴送受话器、打印机或其它设备。
连接1670可包括多种不同类型的连接。为了概括，示出具有蜂窝连接1672和无线连接1674的计算设备1600。蜂窝连接1672通常指的是由无线载波提供例如经由GSM（全球移动通信系统）或变体或衍生物、CDMA（码分多址）或变体或衍生物、TDM（时分复用）或变体或衍生物或其它蜂窝服务标准提供的蜂窝网络连接。无线连接（或无线接口）1674指的是不是蜂窝的无线连接，并可包括个人区域网络（例如蓝牙、近场等）、局域网（例如Wi-Fi）和/或广域网（例如WiMax）或其它无线通信。
外围连接1680包括硬件接口和连接器以及软件部件（例如驱动器、协议堆栈）以产生外围连接。将理解，计算设备1600可以是到其它计算设备（“到”1682）的外围设备，以及具有（“从”1684）连接到它的外围设备。计算设备1600通常具有“对接”连接器以连接到其它计算设备用于诸如在计算设备1600上管理（例如下载和/或上传、改变、同步）内容的目的。此外，对接连接器可允许计算设备1600连接到允许计算设备1600控制到例如视听或其它系统的内容输出的某些外围设备。
除了私人对接连接器或其它私人连接硬件以外，计算设备1600还可经由公共或基于标准的连接器产生外围连接1680。公共类型可包括通用串行总线（USB）连接器（其可包括多个不同的硬件接口中的任一个）、包括迷你显示端口（MDP）的显示端口、高清多媒体接口（HDMI）、火线（Firewire）或其它类型。
在说明书中对“实施例”、“一个实施例”、“一些实施例”或“其它实施例”的引用意指关于实施例描述的特定特征、结构或特性被包括在至少一些实施例中，但不一定是所有实施例。“实施例”、“一个实施例”或“一些实施例”的各种出现并不一定都指的是相同的实施例。如果说明书规定部件、特征、结构或特性“可以”、“可能”或“会”被包括，则该特定的部件、热衷、结构或特性不需要被包括。如果说明书或权利要求提及“一”或“一个”元件，则那并不意指只有元件中的一个。如果说明书或权利要求提及“附加的”元件，则那并不排除有多于一个的附加的元件。
此外，在一个或多个实施例中可以以任何适当的方式组合特定的特征、结构、功能或特性。例如，第一实施例可与第二实施例在与这两个实施例相关联的特定的特征、结构、功能或特性不相互排斥的任何地方组合，。
虽然本公开已经结合其特定的实施例被描述，按照前述描述，这样的实施例的很多替换、修改和变体对本领域中的普通技术人员将是显而易见的。例如，其它存储器体系结构例如动态RAM（DRAM）可使用所讨论的实施例。本公开的实施例意在包括落在所附权利要求的宽范围内的所有这样的替换、修改和变体。
此外，为了说明和讨论的简单且以便不使本公开难理解，到集成电路（IC）芯片和其它部件的公知的电源/地连接可以或可以不显示在所呈现的附图中。此外，可以在方框图形式中示出布置以便避免使本公开难理解，且也鉴于下面的事实：关于这样的方框图布置的实现的细节高度取决于将在其内实现本公开的平台（即这样的细节应完全在本领域中的技术人员的眼界内）。在特定的细节（例如电路）被阐述以便描述本公开的示例实施例的情况下，对本领域中的技术人员应明显的是，本公开可在没有这些特定细节或者有这些特定细节的变体的情况下被实践。描述因此应被视为例证性的而不是限制性的。
下面的示例与另外的实施例有关。可在一个或多个实施例中的任何地方使用在示例中的细节。本文所述的装置的所有可选的特征也可关于方法或工艺来实现。
例如，装置包括：供电节点；可操作来调整在供电节点上的电压的器件；以及耦合到供电节点的反馈单元，反馈单元响应于在供电节点上的电压的电压电平而控制器件。在一个实施例中，器件耦合到供电节点和另一节点。在一个实施例中，另一节点是下列项中的至少一个：地节点；电容负载；或具有低于供电电压的电压电位的节点。
在一个实施例中，器件是下列项中的至少一个：p型器件；或n型器件。在一个实施例中，反馈单元包括具有磁滞的电路。在一个实施例中，具有磁滞的电路包括施密特触发器，其包括可操作来调整施密特触发器的跳闸点的器件。在一个实施例中，反馈单元包括下列项中的至少一个：电容器或导线。在一个实施例中，电容器是下列项中的至少一个：金属电容器；器件电容器；或包括金属电容器和器件电容器的混合电容器。在一个实施例中，电容器的一个端子耦合到供电节点，且其中电容器的另一端子可操作来耦合到参考电压或浮动节点。
在一个实施例中，装置还包括参考发生器以提供参考电压。在一个实施例中，参考发生器可操作来调整参考电压的电压电平。在一个实施例中，装置还包括耦合到供电节点的存储器单元。在一个实施例中，存储器单元是SRAM单元。
在另一示例中，装置包括：供电节点；可操作来下拉供电节点上的电压的下拉器件；以及耦合到供电节点的施密特触发器，施密特触发器响应于在供电节点上的电压的电压电平来控制下拉器件。在一个实施例中，装置还包括：耦合到施密特触发器的输出的逻辑门，逻辑门具有用于控制下拉器件的输出，其中逻辑门接收另一输入以使能或禁用逻辑门。
在一个实施例中，施密特触发器可操作来调整它的跳闸点。在一个实施例中，装置还包括耦合到供电节点的存储器单元。在一个实施例中，存储器单元是SRAM单元。在一个实施例中，下拉器件耦合到供电节点和另一节点。在一个实施例中，另一节点是下列项中的至少一个：地节点；电容负载；或具有低于供电电压的电压电位的节点。在一个实施例中，下拉器件是下列项中的至少一个：p型器件或n型器件。
在一个实施例中，装置包括：供电节点；可操作来浮动或由参考信号驱动的内部节点；可操作来下拉在供电节点上的电压的下拉器件；以及耦合到供电节点和内部节点的电容器，电容器响应于在供电节点上的电压的电压电平来间接控制下拉器件。
在一个实施例中，装置还包括耦合到内部节点和下拉器件的逻辑门。在一个实施例中，装置还包括产生参考信号的参考发生器。在一个实施例中，装置还包括选择单元以响应于控制信号将参考信号耦合到内部节点。在一个实施例中，选择单元是传递门。在一个实施例中，装置还包括耦合到供电节点的存储器单元。
在一个实施例中，存储器单元是SRAM单元。在一个实施例中，下拉器件耦合到供电节点和另一节点。在一个实施例中，另一节点是下列项中的至少一个：地节点；电容负载；或具有低于供电电压的电压电位的节点。在一个实施例中，下拉器件是下列项中的至少一个：p型器件或n型器件。
在另一示例中，系统包括：无线接口；可操作来使用无线接口与另一器件通信的处理器，处理器包括如上讨论的装置；以及显示由处理器处理的内容的显示单元。
提供了允许读者确定技术公开的性质和要点的摘要。摘要被提交，其中理解的是，它将不用于限制权利要求的范围或意义。下面的权利要求由此被合并到详细描述中，其中每个权利要求独立地作为分离的实施例。

Claims (34)

1.一种装置包括：
供电节点；
可操作来调整在所述供电节点上的电压的器件；以及
耦合到所述供电节点的反馈单元，所述反馈单元响应于在所述供电节点上的所述电压的电压电平而控制所述器件。
2.如权利要求1所述的装置，其中所述器件耦合到所述供电节点和另一节点。
3.如权利要求2所述的装置，其中所述另一节点是下列项中的至少一个：
地节点；
电容负载；或
具有低于供电电压的电压电位的节点。
4.如权利要求2所述的装置，其中所述器件是下列项中的至少一个：
p型器件；或
n型器件。
5.如权利要求1所述的装置，其中所述反馈单元包括具有磁滞的电路。
6.如权利要求5所述的装置，其中具有磁滞的所述电路包括施密特触发器，所述施密特触发器包括可操作来调整所述施密特触发器的跳闸点的器件。
7.如权利要求1所述的装置，其中所述反馈单元包括下列项中的至少一个：
电容器；或
导线。
8.如权利要求7所述的装置，其中所述电容器是下列项中的至少一个：
金属电容器；
器件电容器；或
包括金属电容器和器件电容器的混合电容器。
9.如权利要求7所述的装置，其中所述电容器的一个端子耦合到所述供电节点，且其中所述电容器的另一端子可操作来耦合到参考电压或浮动节点。
10.如权利要求9所述的装置，还包括参考发生器以提供所述参考电压。
11.如权利要求10所述的装置，其中所述参考发生器可操作来调整所述参考电压的电压电平。
12.如权利要求1所述的装置，还包括耦合到所述供电节点的存储器单元。
13.如权利要求12所述的装置，其中所述存储器单元是SRAM单元。
14.一种装置，包括：
供电节点；
可操作来下拉所述供电节点上的电压的下拉器件；以及
耦合到所述供电节点的施密特触发器，所述施密特触发器响应于在所述供电节点上的电压的电压电平来控制所述下拉器件。
15.如权利要求14所述的装置，还包括：
耦合到所述施密特触发器的输出的逻辑门，所述逻辑门具有用于控制所述下拉器件的输出，其中所述逻辑门接收另一输入以使能或禁用所述逻辑门。
16.如权利要求14所述的装置，其中所述施密特触发器可操作来调整它的跳闸点。
17.如权利要求14所述的装置，还包括耦合到所述供电节点的存储器单元。
18.如权利要求17所述的装置，其中所述存储器单元是SRAM单元。
19.如权利要求14所述的装置，其中所述下拉器件耦合到所述供电节点和另一节点。
20.如权利要求19所述的装置，其中所述另一节点是下列项中的至少一个：
地节点；
电容负载；或
具有低于供电电压的电压电位的节点。
21.如权利要求19所述的装置，其中所述下拉器件是下列项中的至少一个：
p型器件；或
n型器件。
22.一种装置，包括：
供电节点；
可操作来浮动或由参考信号驱动的内部节点；
可操作来下拉在所述供电节点上的电压的下拉器件；以及
耦合到所述供电节点和所述内部节点的电容器，所述电容器响应于在所述供电节点上的所述电压的电压电平来间接控制所述下拉器件。
23.如权利要求22所述的装置，还包括耦合到所述内部节点和所述下拉器件的逻辑门。
24.如权利要求22所述的装置，还包括产生所述参考信号的参考发生器。
25.如权利要求22所述的装置，还包括选择单元以响应于控制信号将所述参考信号耦合到所述内部节点。
26.如权利要求25所述的装置，其中所述选择单元是传递门。
27.如权利要求22所述的装置，还包括耦合到所述供电节点的存储器单元。
28.如权利要求27所述的装置，其中所述存储器单元是SRAM单元。
29.如权利要求22所述的装置，其中所述下拉器件耦合到所述供电节点和另一节点。
30.如权利要求29所述的装置，其中所述另一节点是下列项中的至少一个：
地节点；
电容负载；或
具有低于供电电压的电压电位的节点。
31.如权利要求22所述的装置，其中所述下拉器件是下列项中的至少一个：
p型器件；或
n型器件。
32.一种系统，包括：
无线接口；
可操作来使用所述无线接口与另一设备通信的处理器，所述处理器包括根据装置权利要求1到13中的任何一个的装置；以及
显示由所述处理器处理的内容的显示单元。
33.一种系统，包括：
无线接口；
可操作来使用所述无线接口与另一设备通信的处理器，所述处理器包括根据装置权利要求14到21中的任何一个的装置；以及
显示由所述处理器处理的内容的显示单元。
34.一种系统，包括：
无线接口；
可操作来使用所述无线接口与另一设备通信的处理器，所述处理器包括根据装置权利要求22到31中的任何一个的装置；以及
显示由所述处理器处理的内容的显示单元。
CN201380075687.9A 2013-05-16 2013-05-16 存储器单元的低功率瞬态电压崩溃装置和方法 Active CN105393307B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/041412 WO2014185923A1 (en) 2013-05-16 2013-05-16 Low power transient voltage collapse apparatus and method for a memory cell

Publications (2)

Publication Number Publication Date
CN105393307A true CN105393307A (zh) 2016-03-09
CN105393307B CN105393307B (zh) 2019-05-10

Family

ID=51895674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380075687.9A Active CN105393307B (zh) 2013-05-16 2013-05-16 存储器单元的低功率瞬态电压崩溃装置和方法

Country Status (3)

Country Link
US (1) US9263121B2 (zh)
CN (1) CN105393307B (zh)
WO (1) WO2014185923A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828285B (zh) * 2022-01-21 2024-01-01 台灣積體電路製造股份有限公司 用於薄氧化物技術的互補式金氧半導體施密特觸發式接收器及其操作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9767892B1 (en) * 2016-04-27 2017-09-19 Altera Corporation Memory elements with dynamic pull-up weakening write assist circuitry
US10163524B2 (en) 2016-06-22 2018-12-25 Darryl G. Walker Testing a semiconductor device including a voltage detection circuit and temperature detection circuit that can be used to generate read assist and/or write assist in an SRAM circuit portion and method therefor
US20170372775A1 (en) 2016-06-22 2017-12-28 Darryl G. Walker Semiconductor devices, circuits and methods for read and/or write assist of an sram circuit portion based on voltage detection and/or temperature detection circuits
US10446223B1 (en) 2018-08-29 2019-10-15 Bitfury Group Limited Data storage apparatus, and related systems and methods
US11955171B2 (en) 2021-09-15 2024-04-09 Mavagail Technology, LLC Integrated circuit device including an SRAM portion having end power select circuits

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030189869A1 (en) * 1994-06-02 2003-10-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device having hierarchical power source arrangement
US7167032B1 (en) * 2004-03-31 2007-01-23 Lattice Semiconductor Corporation Self-adjusting Schmitt trigger
CN101814321A (zh) * 2009-02-23 2010-08-25 台湾积体电路制造股份有限公司 存储器功率选通电路及方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133918A (ja) * 2001-10-22 2003-05-09 Mitsubishi Electric Corp シュミットトリガ回路
US6870413B1 (en) * 2001-12-14 2005-03-22 Altera Corporation Schmitt trigger circuit with adjustable trip point voltages
KR100695419B1 (ko) * 2004-11-04 2007-03-15 주식회사 하이닉스반도체 내부전원 발생장치
KR100693783B1 (ko) * 2004-11-04 2007-03-12 주식회사 하이닉스반도체 내부전원 발생장치
US7542332B1 (en) * 2007-10-16 2009-06-02 Juhan Kim Stacked SRAM including segment read circuit
US8305829B2 (en) * 2009-02-23 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Memory power gating circuit for controlling internal voltage of a memory array, system and method for controlling the same
US8446102B2 (en) 2010-05-24 2013-05-21 Leviton Manufacturing Co., Inc. Lighting control failsafe circuit
US8829964B1 (en) * 2013-03-15 2014-09-09 Freescale Semiconductor, Inc. Compensated hysteresis circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030189869A1 (en) * 1994-06-02 2003-10-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device having hierarchical power source arrangement
US7167032B1 (en) * 2004-03-31 2007-01-23 Lattice Semiconductor Corporation Self-adjusting Schmitt trigger
CN101814321A (zh) * 2009-02-23 2010-08-25 台湾积体电路制造股份有限公司 存储器功率选通电路及方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828285B (zh) * 2022-01-21 2024-01-01 台灣積體電路製造股份有限公司 用於薄氧化物技術的互補式金氧半導體施密特觸發式接收器及其操作方法

Also Published As

Publication number Publication date
US20140340977A1 (en) 2014-11-20
CN105393307B (zh) 2019-05-10
US9263121B2 (en) 2016-02-16
WO2014185923A1 (en) 2014-11-20

Similar Documents

Publication Publication Date Title
US9978447B2 (en) Memory cell with improved write margin
CN105393307A (zh) 存储器单元的低功率瞬态电压崩溃装置和方法
US9153304B2 (en) Apparatus for reducing write minimum supply voltage for memory
KR101802882B1 (ko) 저항성 메모리를 사용하는 기억을 갖는 메모리 셀
CN204791989U (zh) 耐高电压的字线驱动器和包含该字线驱动器的存储器及其系统
US9805790B2 (en) Memory cell with retention using resistive memory
US8605535B2 (en) Integrated circuits, systems, and methods for reducing leakage currents in a retention mode
US8111579B2 (en) Circuits and methods for reducing minimum supply for register file cells
CN113793628A (zh) 电平移位器
US20150179653A1 (en) Method and apparatus for improving read margin for an sram bit-cell
US9922702B1 (en) Apparatus for improving read stability
CN105981104B (zh) 用于存储器的自适应写入辅助的设备
CN104937665A (zh) 具有读优选单元结构、写驱动器的静态随机存取存储器(sram)、相关系统和方法
CN108885890A (zh) 字线调节方案
US10418975B2 (en) Low clock supply voltage interruptible sequential
WO2017160414A1 (en) Reduced swing bit-line apparatus and method
US11159154B2 (en) Power gate ramp-up control apparatus and method
US8847633B1 (en) Low voltage swing repeater
JP6144324B2 (ja) 書込マージンを改善されたメモリセル
WO2015099748A1 (en) Apparatus and method for reducing operating supply voltage using adaptive register file keeper

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant