CN105389279A - 串行通信中的高速开关的宽带寄生电容消除 - Google Patents

串行通信中的高速开关的宽带寄生电容消除 Download PDF

Info

Publication number
CN105389279A
CN105389279A CN201510336824.0A CN201510336824A CN105389279A CN 105389279 A CN105389279 A CN 105389279A CN 201510336824 A CN201510336824 A CN 201510336824A CN 105389279 A CN105389279 A CN 105389279A
Authority
CN
China
Prior art keywords
bjt
communication signal
coupled
signal path
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510336824.0A
Other languages
English (en)
Inventor
大卫·赫伯特·埃尔瓦特二世
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN105389279A publication Critical patent/CN105389279A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)

Abstract

本申请案涉及串行通信中的高速开关的宽带寄生电容消除。一种用于切换通信信号的设备包含用于载运差分串行通信信号的一对通信信号路径(22/23)。第一及第二对开关(11/12、13/14)各自分别连接到所述对通信信号路径以准许对所述对通信信号路径的共享接入。耦合到所述通信信号路径的负阻抗转换器NIC(21)产生负电容以消除与所述开关相关联的寄生电容。所述NIC可AC耦合到所述通信信号路径，且可使用双极结式晶体管对或其它有源装置。

Description

串行通信中的高速开关的宽带寄生电容消除
相关申请案交叉参考
本申请案依据35U.S.C.§119(e)(1)主张2014年6月18日提出申请的且以引用的方式并入本文中的序列号为62/013,638的同在申请中的临时申请案的优先权。
技术领域
本发明大体来说涉及串行通信中的切换，且更特定来说涉及对与宽带串行通信中所使用的无源信号开关相关联的寄生电容的补偿。
背景技术
当在宽带串行通信应用中采用无源信号开关时，通常应减小与所述开关相关联的寄生电容以维持信号完整性。在相对较低速度开关(低于约10GHz)的情况下，明智布局及DC插入损耗与高频率带宽之间的折衷可充分补偿(消除)不可接受的寄生电容水平以确保信号完整性。此类技术针对较高速度(超过10GHz)开关不太有效。其它常规解决方案使用某一类型的“调谐”电路来使寄生电容以所要频率谐振而进行补偿。各种调谐电路解决方案使用无源匹配网络，例如串联电感器与并联电容器或串联电容器与并联电感器。调谐电路方法的另一实例是发射线匹配。调谐技术对于其中仅关注相对窄带宽的应用是充分的，但对于其中来自DC的高达数据速率许多倍的所有信息均与重新建构信号相关的宽带串行通信是不充分的。
鉴于前述内容，提供对与宽带串行通信应用中所使用的高速无源开关相关联的不可接受的寄生电容水平的补偿是合意的。
发明内容
本申请案的一个实施例提供一种用于切换通信信号的设备。所述设备包括：一对通信信号路径，其用于载运差分串行通信信号；第一对开关，其分别连接到所述对通信信号路径以准许对所述对通信信号路径的共享接入；第二对开关，其分别连接到所述对通信信号路径以准许对所述对通信信号路径的共享接入；及负阻抗转换器(NIC)，其AC耦合到所述两个通信信号路径。
本申请案的另一实施例提供一种用于切换通信信号的设备。所述设备包括：一对通信信号路径，其用于载运差分串行通信信号；第一对开关，其分别连接到所述对通信信号路径以准许对所述对通信信号路径的共享接入；第二对开关，其分别连接到所述对通信信号路径以准许对所述对通信信号路径的共享接入；及负阻抗转换器(NIC)，其包含一对双极结晶体管(BJT)，其中每一所述BJT耦合到所述两个通信信号路径。
本申请案的又一实施例提供一种用于切换通信信号的设备。所述设备包括：一对通信信号路径，其用于载运差分串行通信信号；第一对场效应晶体管开关，其分别连接到所述对通信信号路径以准许对所述对通信信号路径的共享接入；第二对场效应晶体管开关，其分别连接到所述对通信信号路径以准许对所述对通信信号路径的共享接入；一对NPN双极结晶体管(BJT)；第一及第二高通滤波器；电力供应节点；电流源电路；及第一、第二、第三及第四电阻器；其中所述BJT中的第一者具有经由所述第一高通滤波器耦合到所述第一通信信号路径的基极，且所述BJT中的第二者具有经由所述第二高通滤波器耦合到所述第二通信信号路径的基极；所述第一BJT具有经由所述第二高通滤波器耦合到所述第二通信信号路径的集电极，且所述第二BJT具有经由所述第一高通滤波器耦合到所述第一通信信号路径的集电极；所述第一电阻器耦合于所述电力供应节点与所述第一BJT的所述集电极之间，且所述第二电阻器耦合于所述电力供应节点与所述第二BJT的所述集电极之间；所述第一BJT具有经由所述第三电阻器耦合到所述电流源电路的射极，且所述第二BJT具有经由所述第四电阻器耦合到所述电流源电路的射极；且所述第一及第二高通滤波器中的每一者为电容器。
附图说明
图1图解性地图解说明根据本发明的实例性实施例的通信信号切换设备。
图2详细图解性地图解说明根据本发明的实例性实施例的图1的NIC。
具体实施方式
本发明的实例性实施例使用具有AC耦合到目标应用程序(例如，宽带串行通信)的双极结式晶体管(BJT)的负阻抗转换器(NIC)。NIC可在与BJT的跨导(gm)成比例的宽广频率范围内补偿(消除)寄生电容。
在用于串行化器/解串行化器(SerDes)应用的常规高速I/O中，有源驱动器(及/或有源接收器)可将高速信号驱动到高电容负载中。除例如上文所提及的调谐技术外，还使用NIC来消除此类环境中的寄生电容。此NIC的实例由谢里夫贾拉勒(SherifGalal)在以引用的方式并入本文中的“0.18-umCMOS技术的10-Gb/s限制放大器及激光器/调制器驱动器(10-Gb/sLimitingAmplifierandLaser/ModulatorDriverin0.18-umCMOSTechnology)”(IEEE固态电路期刊，第38卷，第12期，2003年12月)中描述。贾拉勒论文的图10展示包含交叉耦合CMOS晶体管对且产生负电容以消除目标电路中的寄生电容的NIC。NIC是DC耦合到目标电路，且目标电路内的负载用于设置NIC的共模及差模两者。负电容仅在与CMOS晶体管对的跨导成正比的频率下为有效的。常规NIC的另一实例由马科维奇(Mrkovic)等人在以引用的方式并入本文中的“具有经改进频率响应的简单CMOS负电容(ThesimpleCMOSnegativecapacitancewithimprovedfrequencyresponse)”(MIPRO2012，2012年5月21-25日)中描述。
根据本发明的实例性实施例的NIC充当呈现到信号路径的负电容器，在所述信号路径中(举例来说)无源高速信号开关在宽带串行通信环境中操作。负电容对消除与信号开关相关联的不可接受的寄生电容水平为有效的。在一些实施例中，NIC使用两者均具有相对高过渡频率ft的交叉耦合BJT对。NIC是AC耦合到开关，且提供了无源负载以设置NIC的共模及差模。AC耦合确保尽管存在NIC，但信号路径的相对端处的发射器及接收器的DC操作点仍得以保留。此发射器及接收器的操作点的保留有助于维持信号开关相对于总体系统的透明度。
图1图解性地图解说明根据本发明的实例性实施例的通信信号切换设备。无源开关11到14通常以极高速度(例如，高于10GHz)操作以将装置1或装置2选择性地连接到共享资源10及将装置1或装置2与所述共享资源选择性地断开连接。装置1及装置2使用在分别相关联的成对通信信号路径上的差分发信号进行宽带串行通信。装置1使用一对信号路径15与16，且装置2使用一对信号路径17与18。开关11及12介接于对15、16与共享的一对通信信号路径19、20之间，且开关13及14介接于对17、18与共享对19、20之间。在一些实施例中，开关11到14为无源FET开关，如所展示。在各种实施例中，共享资源10为连接器、电缆等，例如USB连接器或电缆。
虽然图1仅展示共享共享资源10的两个装置，但任何数目个装置可通过对应对无源信号开关介接到共享对19、20。装置1及装置2可为通过在一对信号路径上差分发信号进行宽带串行通信的任何装置。实例包含应用程序处理器、无线通信装置(例如，移动电话)中的基带处理器及HDMI到MHL桥接器。在各种实施例中，图1的设备提供于无线通信装置(例如，移动电话)、服务器应用程序及企业应用程序中。
图1的设备还包含在节点22、23处耦合到共享对19、20以给开关11到14提供寄生电容消除的NIC21。图2详细图解性地图解说明根据本发明的实例性实施例的NIC21。一对交叉耦合BJTQ1及Q2(在图2实例中，NPNBJT)使其相应集电极AC耦合到相应节点23及22(还参见图1)。AC耦合由在图2实例中实现为电容器C1及C2的高通滤波器提供。Q1的集电极连接到Q2的基极，且Q2的集电极连接到Q1的基极。Q1及Q2的射极通过相应负反馈电阻器Re耦合到电流源电路25。电阻器Re以少量的跨导/带宽换取较小的工艺、电压及温度(PVT)变化。一些实施例省略电阻器Re。电流源电路25包含一对电流源，电容器C3连接于其间，此布置是本技术领域中常见的。Q1及Q2的射极分别耦合到C3的相对端。Q1及Q2的集电极也经由在图2实例中实现为电阻器RL1及RL2的相应无源负载耦合到电力供应节点24。所述无源负载用于设置NIC21的共模及差模。一些实施例使用CMOS晶体管对而非BJT对。
NIC21的各种实施例使用取决于各种因素(举例来说，工艺技术、系统数据速率及增益对线性度的折衷)的各种设计参数。所属技术领域的技术人员将容易地明了此类设计考虑。
虽然上文已详细描述了本发明的实例性实施例，但此不限制本发明的范围，本发明可在各种实施例中实践。

Claims (20)

1.一种用于切换通信信号的设备，其包括：
一对通信信号路径，其用于载运差分串行通信信号；
第一对开关，其分别连接到所述对通信信号路径以准许对所述对通信信号路径的共享接入；
第二对开关，其分别连接到所述对通信信号路径以准许对所述对通信信号路径的共享接入；以及
负阻抗转换器NIC，其AC耦合到所述两个通信信号路径。
2.根据权利要求1所述的设备，其中所述NIC包含一对双极结式晶体管BJT，且其中每一所述BJT是AC耦合到所述两个通信信号路径。
3.根据权利要求2所述的设备，其中所述BJT具有NPN配置，且其中所述BJT中的第一者具有AC耦合到所述通信信号路径中的第一者的基极，且所述BJT中的第二者具有AC耦合到所述通信信号路径中的第二者的基极。
4.根据权利要求3所述的设备，其中所述第一BJT具有AC耦合到所述第二通信信号路径的集电极，且所述第二BJT具有AC耦合到所述第一通信信号路径的集电极。
5.根据权利要求2所述的设备，其中所述BJT具有NPN配置，且所述设备包含耦合于电力供应节点与所述BJT中的第一者的集电极之间的第一无源负载，及耦合于所述电力供应节点与所述BJT中的第二者的集电极之间的第二无源负载。
6.根据权利要求5所述的设备，其中所述第一及第二无源负载为相应电阻器。
7.根据权利要求2所述的设备，其中所述BJT具有NPN配置，且所述设备包含耦合于电流源电路与所述BJT中的第一者的射极之间的第一电阻器，及耦合于所述电流源电路与所述BJT中的第二者的射极之间的第二电阻器。
8.根据权利要求1所述的设备，其包含耦合于所述NIC与所述相应通信信号路径之间以提供AC耦合的第一及第二高通滤波器。
9.根据权利要求8所述的设备，其中所述第一及第二高通滤波器中的每一者为电容器。
10.根据权利要求1所述的设备，其提供于移动通信装置中。
11.一种用于切换通信信号的设备，其包括：
一对通信信号路径，其用于载运差分串行通信信号；
第一对开关，其分别连接到所述对通信信号路径以准许对所述对通信信号路径的共享接入；
第二对开关，其分别连接到所述对通信信号路径以准许对所述对通信信号路径的共享接入；以及
负阻抗转换器NIC，其包含一对双极结式晶体管BJT，其中每一所述BJT耦合到所述两个通信信号路径。
12.根据权利要求11所述的设备，其包含第一及第二高通滤波器，其中所述第一高通滤波器耦合于所述通信信号路径中的第一者与所述BJT之间，且其中所述第二高通滤波器耦合于所述通信信号路径中的第二者与所述BJT之间。
13.根据权利要求12所述的设备，其中所述第一及第二高通滤波器中的每一者为电容器。
14.根据权利要求11所述的设备，其中所述BJT具有NPN配置，且其中所述BJT中的第一者具有耦合到所述通信信号路径中的第一者的基极，且所述BJT中的第二者具有耦合到所述通信信号路径中的第二者的基极。
15.根据权利要求14所述的设备，其中所述第一BJT具有耦合到所述第二通信信号路径的集电极，且所述第二BJT具有耦合到所述第一通信信号路径的集电极。
16.根据权利要求11所述的设备，其中所述BJT具有NPN配置，且所述设备包含耦合于电力供应节点与所述BJT中的第一者的集电极之间的第一无源负载，及耦合于所述电力供应节点与所述BJT中的第二者的集电极之间的第二无源负载。
17.根据权利要求16所述的设备，其中所述第一及第二无源负载为相应电阻器。
18.根据权利要求11所述的设备，其中所述BJT具有NPN配置，且所述设备包含耦合于电流源电路与所述BJT中的第一者的射极之间的第一电阻器，及耦合于所述电流源电路与所述BJT中的第二者的射极之间的第二电阻器。
19.根据权利要求11所述的设备，其提供于移动通信装置中。
20.一种用于切换通信信号的设备，其包括：
一对通信信号路径，其用于载运差分串行通信信号；
第一对场效应晶体管开关，其分别连接到所述对通信信号路径以准许对所述对通信信号路径的共享接入；
第二对场效应晶体管开关，其分别连接到所述对通信信号路径以准许对所述对通信信号路径的共享接入；
一对NPN双极结式晶体管BJT；
第一及第二高通滤波器；
电力供应节点；
电流源电路；以及
第一、第二、第三及第四电阻器；
其中
所述BJT中的第一者具有经由所述第一高通滤波器耦合到所述第一通信信号路径的基极，且所述BJT中的第二者具有经由所述第二高通滤波器耦合到所述第二通信信号路径的基极；
所述第一BJT具有经由所述第二高通滤波器耦合到所述第二通信信号路径的集电极，且所述第二BJT具有经由所述第一高通滤波器耦合到所述第一通信信号路径的集电极；
所述第一电阻器耦合于所述电力供应节点与所述第一BJT的所述集电极之间，且所述第二电阻器耦合于所述电力供应节点与所述第二BJT的所述集电极之间；
所述第一BJT具有经由所述第三电阻器耦合到所述电流源电路的射极，且所述第二BJT具有经由所述第四电阻器耦合到所述电流源电路的射极；且
所述第一及第二高通滤波器中的每一者为电容器。
CN201510336824.0A 2014-06-18 2015-06-17 串行通信中的高速开关的宽带寄生电容消除 Pending CN105389279A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462013638P 2014-06-18 2014-06-18
US62/013,638 2014-06-18
US14/569,796 2014-12-15
US14/569,796 US20150372844A1 (en) 2014-06-18 2014-12-15 Wideband Parasitic Capacitance Cancellation for High Speed Switches in Serial Communication

Publications (1)

Publication Number Publication Date
CN105389279A true CN105389279A (zh) 2016-03-09

Family

ID=54870645

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510336824.0A Pending CN105389279A (zh) 2014-06-18 2015-06-17 串行通信中的高速开关的宽带寄生电容消除

Country Status (2)

Country Link
US (1) US20150372844A1 (zh)
CN (1) CN105389279A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12050886B2 (en) * 2020-03-25 2024-07-30 Samsung Electronics Co., Ltd. Neuromorphic device and driving method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019186877A (ja) 2018-04-17 2019-10-24 日本電信電話株式会社 ミキサ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2766264B2 (ja) * 1987-10-12 1998-06-18 株式会社東芝 差動増幅回路
FR2905041A1 (fr) * 2006-08-17 2008-02-22 St Microelectronics Sa Circuit de capacite negative pour applications hautes frequences
US7446617B2 (en) * 2006-11-30 2008-11-04 National Taiwan University Of Science & Technology Low power consumption frequency divider circuit
US9124279B2 (en) * 2012-09-03 2015-09-01 Tensorcom, Inc. Method and apparatus for an active negative-capacitor circuit to cancel the input capacitance of comparators
US8941439B2 (en) * 2013-02-15 2015-01-27 Analog Devices, Inc. Differential charge reduction

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12050886B2 (en) * 2020-03-25 2024-07-30 Samsung Electronics Co., Ltd. Neuromorphic device and driving method thereof

Also Published As

Publication number Publication date
US20150372844A1 (en) 2015-12-24

Similar Documents

Publication Publication Date Title
CN103378845B (zh) 用于流电隔离的通信接口
US8487695B2 (en) Differential source follower having 6dB gain with applications to WiGig baseband filters
EP3044871B1 (en) Wideband bias circuits and methods
CN110311629A (zh) 包括米勒补偿电路的放大电路
EP2246977A2 (en) Wideband voltage translators
EP3417352B1 (en) Band-pass clock distribution networks
EP1063769B1 (en) Transconductance amplifier with wideband noise filtering
US6100717A (en) Line driver circuit with reduced power consumption
CN103580636A (zh) 具有c-倍增电路的共模终端
US8963641B1 (en) Source-series terminated differential line driver circuit
KR20140026365A (ko) 셀프-바이어싱 무선 주파수 회로
KR101694075B1 (ko) 차동 전달 임피던스 증폭기
CN105389279A (zh) 串行通信中的高速开关的宽带寄生电容消除
KR20090124891A (ko) 이득을 증가시키기 위한 음의 임피던스를 갖는 수동 등화기
CN104244138A (zh) 电流放大器及使用该电流放大器的发射器
EP1434348A1 (en) Wideband common-mode regulation circuit
CN107172537B (zh) 一种信号放大电路及功放设备
CN112909734A (zh) 一种高速激光器驱动电路及高速激光器系统
JP2005026784A (ja) データ通信システム
CN112438018B (zh) 一种运算放大器、射频电路及电子设备
US8803490B2 (en) Current-mode active termination
JP2017135595A (ja) 差動増幅回路およびそれを搭載したケーブルアセンブリモジュール
CN113261204A (zh) 电放大器和包括电放大器的电光装置
Yuen et al. 50 GHz high output voltage distributed amplifiers for 40 Gb/s EO modulator driver application
US9774302B1 (en) Amplifier circuit with single-ended input and differential outputs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160309

WD01 Invention patent application deemed withdrawn after publication