CN105376582B - 适用于hevc标准的基于sram的dct输入输出数据缓存方法 - Google Patents

适用于hevc标准的基于sram的dct输入输出数据缓存方法 Download PDF

Info

Publication number
CN105376582B
CN105376582B CN201510787841.6A CN201510787841A CN105376582B CN 105376582 B CN105376582 B CN 105376582B CN 201510787841 A CN201510787841 A CN 201510787841A CN 105376582 B CN105376582 B CN 105376582B
Authority
CN
China
Prior art keywords
sizes
image processing
block
nblock
nrow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510787841.6A
Other languages
English (en)
Other versions
CN105376582A (zh
Inventor
范益波
黄磊磊
刘淑君
曾晓洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201510787841.6A priority Critical patent/CN105376582B/zh
Publication of CN105376582A publication Critical patent/CN105376582A/zh
Application granted granted Critical
Publication of CN105376582B publication Critical patent/CN105376582B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

本发明属于高清数字视频压缩编解码技术领域，具体为一种适用于HEVC标准的基于SRAM的DCT输入输出数据缓存方法。本发明使用4个深度为128，宽度为8像素宽度的静态随机存储器（SRAM），并将64×64大小的图像处理块等分成4个32×32大小的1/4图像处理块；将32×32大小的1/4图像处理块等分成16个8×8大小的1/64处理块；将8×8大小的1/64处理块等分成8个1×8大小的图像处理行；然后对各图像块处理的数据与各静态随机访问存储器中各存储单元地址之间建立对应的存储关系。使用本发明方法，无论访问的块大小为4×4，8×8，16×16还是32×32，无论访问的格式是按行输出还是按块输出，总是能够提供每周期32像素的吞吐率，从而以极低的硬件代价来达到极高的吞吐率。

Description

适用于HEVC标准的基于SRAM的DCT输入输出数据缓存方法
技术领域
本发明属于高清数字视频压缩编解码技术领域，具体为一种适用于HEVC标准中对DCT的输入输出数据进行缓存的方法。
背景技术
HEVC（High Efficiency Video Coding）是由国际电信组织（ITU）和运动图像专家组（MPEG）联合成立的组织JCTVC提出的下一代视频编解码标准。目标是在相同的视觉效果的前提下，相比于上一代标准，即H.264/AVC标准，压缩率提高一倍。
基于HEVC的视频编码器，主要由以下模块组成：帧内预测、帧间预测、变换、量化、反量化、反变换、重建、去方块滤波器、自适应样点补偿等。其中，离散余弦变换（DCT）作为编码器必不可少的一部分，与包括预测模块、熵编码模块、去方块化模块在内的诸多模块存在数据交互。然而，由于离散余弦变换模块（DCT）所常用的输入输出格式，即按行输出，与其他模块的常用输入输出模式，即按块输出，不一致，从而需要在各条数据的通路上设置缓存，如图1所示。而在HEVC标准下，图像处理块（LCU）的大小最大已经到达了64×64，这导致传统的基于寄存器的缓存方式变得不再适用。
发明内容
本发明的目的在于提出一种可以克服现有技术不足的、能有效适用于HEVC标准中对DCT的输入输出进行数据缓存方法。
本发明提出的适用于HEVC标准的对DCT的输入输出数据进行缓存方法，是基于静态随机存储器（SRAM）的。本发明方法仅使用了4个深度为128，宽度为8像素宽度的静态随机存储器（SRAM），但无论访问的块大小为4×4，8×8，16×16还是32×32，无论访问的格式是按行输出还是按块输出，该方法总是能够提供每周期32像素的吞吐率。
本发明提出的适用于HEVC标准的对DCT的输入输出数据进行缓存方法，将64×64大小的图像处理块等分成4个32×32大小的1/4图像处理块，每个图像处理块的标号用符号nQLCU表示，序号以光栅顺序记录，从0计数；将32×32大小的1/4图像处理块等分成16个8×8大小的1/64处理块，每个图像处理块的标号用符号nBlock表示，序号以光栅顺序记录，从0计数；将8×8大小的1/64处理块等分成8个1×8大小的图像处理行，每个图像处理行的标号用符号nRow表示，序号依次向下，从0计数。
由此，每个图像处理行的完整表示方式是nQLCU-nBlock-nRow，如图2所示。
本方法中每个静态随机访问存储器的标号用符号bank表示，从0计数；每个静态随机访问存储器的地址用符号addr表示，从零计数。
由此，每个存储单元的完整表示方式是bank-addr。
根据上述标号定义，本发明对各图像块处理的数据与各静态随机访问存储器中各存储单元地址之间对应的存储关系，即具体映射公式如下：
当nRow%4等于0时，bank = (nBlock+0)%4
当nRow%4等于1时，bank = (nBlock+2)%4
当nRow%4等于2时，bank = (nBlock+1)%4 （1）
当nRow%4等于3时，bank = (nBlock+3)%4
addr = 32×nQLCU+8×[nRow/4]+nBlock
此处，符号“%”表示取余，符号“[]”表示取整，且采用向下取整的方式，映射后的数据排布如图3所示。
按照这样的映射，在按块访问时，总是可以访问水平相邻的2个4×4块，吞吐率是32像素每周期；在按行访问时，总是可以访问8×8块下的4相邻4行，16×16块下的相邻2行和32×32块下的1行，吞吐率也是32像素每周期。
附图说明
图1：离散余弦变换周围所需要的缓存。
图2：数据标记方式。
图3：数据映射方式。
图4：各类访问。
具体实施方式
按照公式（1），有如下映射方式：
像素行0-0-0映射于存储单元0-0；
像素行0-0-1映射于存储单元1-1；
像素行0-0-2映射于存储单元2-2；
像素行0-0-3映射于存储单元3-3；
像素行0-0-4映射于存储单元0-4；
像素行0-0-5映射于存储单元1-5；
像素行0-0-6映射于存储单元2-6；
像素行0-0-7映射于存储单元3-7；
像素行0-1-0映射于存储单元2-0；
像素行0-1-1映射于存储单元3-1；
像素行0-1-2映射于存储单元0-2；
像素行0-1-3映射于存储单元1-3；
像素行0-1-4映射于存储单元2-4；
像素行0-1-5映射于存储单元3-5；
像素行0-1-6映射于存储单元0-6；
像素行0-1-7映射于存储单元1-7；
像素行0-2-0映射于存储单元1-0；
像素行0-2-1映射于存储单元2-1；
像素行0-2-2映射于存储单元3-2；
像素行0-2-3映射于存储单元0-3；
像素行0-2-4映射于存储单元1-4；
像素行0-2-5映射于存储单元2-5；
像素行0-2-6映射于存储单元3-6；
像素行0-2-7映射于存储单元0-7；
像素行0-3-0映射于存储单元3-0；
像素行0-3-1映射于存储单元0-1；
像素行0-3-2映射于存储单元1-2；
像素行0-3-3映射于存储单元2-3；
像素行0-3-4映射于存储单元3-4；
像素行0-3-5映射于存储单元0-5；
像素行0-3-6映射于存储单元1-6；
像素行0-3-7映射于存储单元2-7；
像素行0-4-0映射于存储单元0-8；
像素行0-4-1映射于存储单元1-9；
像素行0-4-2映射于存储单元2-10；
像素行0-4-3映射于存储单元3-11；
像素行0-4-4映射于存储单元0-12；
像素行0-4-5映射于存储单元1-13；
像素行0-4-6映射于存储单元2-14；
像素行0-4-7映射于存储单元3-15；
……。
而在访问数据时，无论是1个1×32行，2个相邻的1×16行，4个相邻的1×8行，还是2个相邻4×4块总是分布在不同的bank，亦即不同的静态随机存储器（SRAM）当中。
如由图像处理行0-0，1-0，2-0和3-0构成的1个1×32行，被映射在了存储单元0-0，2-0，1-0和3-0中；
如由图像处理行0-0，0-1，1-0和1-1构成的2个1×16行，被映射在了存储单元0-0，1-1，2-0和3-1中；
如由图像处理行0-0，0-1，0-2和0-3构成的4个1×8行，被映射在了存储单元0-0，1-1，2-2和3-3中；
如由图像处理行0-0，0-1，0-2和0-3构成的2个4×4块，被映射在了存储单元0-0，1-1，2-2和3-3中；
如图4所示。

Claims (1)

1.一种适用于HEVC标准的基于SRAM的DCT输入输出数据缓存方法，其中使用4个深度为128、宽度为8像素宽度的静态随机存储器；
首先，将64×64大小的图像处理块等分成4个32×32大小的1/4图像处理块，每个图像处理块的标号用符号nQLCU表示，序号以光栅顺序记录，从0计数；将32×32大小的1/4图像处理块等分成16个8×8大小的1/64图像处理块，每个图像处理块的标号用符号nBlock表示，序号以光栅顺序记录，从0计数；将8×8大小的1/64图像处理块等分成8个1×8大小的图像处理行，每个图像处理行的标号用符号nRow表示，序号依次向下，从0计数；
于是，每个图像处理行的完整表示方式是nQLCU-nBlock-nRow；
每个静态随机访问存储器的标号用符号bank表示，从0计数；每个静态随机访问存储器的地址用符号addr表示，从零计数；
于是，每个存储单元的完整表示方式是bank-addr；
根据上述标号定义，各图像处理块的数据与各静态随机访问存储器中各存储单元地址之间对应的存储关系，即具体映射公式如下：
当nRow%4等于0时，bank = (nBlock+0)%4
当nRow%4等于1时，bank = (nBlock+2)%4
当nRow%4等于2时，bank = (nBlock+1)%4 （1）
当nRow%4等于3时，bank = (nBlock+3)%4
addr = 32×nQLCU+8×[nRow/4]+nBlock
此处，符号“%”表示取余，符号“[]”表示取整，且向采用下取整的方式。
CN201510787841.6A 2015-11-17 2015-11-17 适用于hevc标准的基于sram的dct输入输出数据缓存方法 Active CN105376582B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510787841.6A CN105376582B (zh) 2015-11-17 2015-11-17 适用于hevc标准的基于sram的dct输入输出数据缓存方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510787841.6A CN105376582B (zh) 2015-11-17 2015-11-17 适用于hevc标准的基于sram的dct输入输出数据缓存方法

Publications (2)

Publication Number Publication Date
CN105376582A CN105376582A (zh) 2016-03-02
CN105376582B true CN105376582B (zh) 2018-10-16

Family

ID=55378319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510787841.6A Active CN105376582B (zh) 2015-11-17 2015-11-17 适用于hevc标准的基于sram的dct输入输出数据缓存方法

Country Status (1)

Country Link
CN (1) CN105376582B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108961147B (zh) * 2018-06-11 2022-12-13 北京集创北方科技股份有限公司 一种数据处理方法和装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200834343A (en) * 2007-02-07 2008-08-16 Univ Chung Hua High-efficiency and low-power architectures and circuits for 2-D DCT and IDCT based on cordic rotation
CN104270643A (zh) * 2014-09-25 2015-01-07 复旦大学 基于single-port SRAM的转置矩阵的地址映射算法
CN104602026A (zh) * 2015-01-22 2015-05-06 复旦大学 一种适用于hevc标准下编码器中全复用的重建环路结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088922A (ja) * 2005-09-22 2007-04-05 Sanyo Electric Co Ltd 符号化装置と符号化方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200834343A (en) * 2007-02-07 2008-08-16 Univ Chung Hua High-efficiency and low-power architectures and circuits for 2-D DCT and IDCT based on cordic rotation
CN104270643A (zh) * 2014-09-25 2015-01-07 复旦大学 基于single-port SRAM的转置矩阵的地址映射算法
CN104602026A (zh) * 2015-01-22 2015-05-06 复旦大学 一种适用于hevc标准下编码器中全复用的重建环路结构

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
DATA MAPPING SCHEME AND IMPLEMENTATION FOR HIGH-THROUGHPUT DCT/IDCT TRANSPOSE MEMORY;Zheng Xie 等;《Solid-State and Integrated Circuit Technology (ICSICT), 2014 12th IEEE International Conference on》;20141031;2422-2426 *
Efficient Integer DCT Architectures for HEVC;Pramod Kumar Meher 等;《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS FOR VIDEO TECHNOLOGY》;20140131;第24卷(第1期);168-177 *
Single-Port SRAM-Based Transpose Memory With Diagonal DataMapping for Large Size 2-D DCT/IDCT;Qing Shang 等;《IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS》;20141130;第22卷(第11期);1-3 *

Also Published As

Publication number Publication date
CN105376582A (zh) 2016-03-02

Similar Documents

Publication Publication Date Title
US10412393B2 (en) Intra-frame encoding method, intra-frame decoding method, encoder, and decoder
CN110710217B (zh) 用于对最后有效系数标志进行代码化的方法和设备
CN105027566B (zh) 视频处理方法及视频处理装置
JP5815853B2 (ja) ビデオコーディングにおける量子化マトリクスに従うトランスフォームブロック処理の方法及びシステム
US7768520B2 (en) Hierarchical tiling of data for efficient data access in high performance video applications
CN110536141B (zh) 有效度图编码的复杂度降低
CN108028931A (zh) 用于视频编解码的自适应帧间预测的方法及装置
JP2020520163A (ja) 方向性イントラ予測コーディング
CN103220510A (zh) 在hevc中的采样自适应偏移中的灵活带偏移模式
TW200913718A (en) Operating method and device of coded block flag parameter
CN106385584A (zh) 基于空域相关性的分布式视频压缩感知自适应采样编码方法
CN105376582B (zh) 适用于hevc标准的基于sram的dct输入输出数据缓存方法
EP4087253A1 (en) Transformation method, encoder, decoder, and storage medium
CN112188195B (zh) 图像编码/解码方法和设备以及相应的计算机可读介质
CN103841419B (zh) 基于人眼视觉特性的hevc量化矩阵设计
US9451257B2 (en) Method and apparatus for image encoding and/or decoding and related computer program products
CN103096052A (zh) 一种图像编码、解码的方法和装置
CN105392014A (zh) 一种优化的小波变换图像压缩方法
CN100592799C (zh) 基于h.264标准运动补偿的数据快速读取方法
CN101854549A (zh) 基于空域预测的视频和图像编解码方法和装置
WO2023044868A1 (zh) 视频编解码方法、设备、系统、及存储介质
CN105376581B (zh) 一种适用于hevc标准的基于指针的两级dct系数存储方法
CN104602026B (zh) 一种适用于hevc标准下编码器中全复用的重建环路结构
CN111669579B (zh) 进行编码和解码的方法、编码端、解码端和系统
EP4109898A1 (en) Transform method, encoder, decoder, and storage medium

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant