CN105376061A - 一种基于fpga的解密硬件平台 - Google Patents

一种基于fpga的解密硬件平台 Download PDF

Info

Publication number
CN105376061A
CN105376061A CN201510652274.3A CN201510652274A CN105376061A CN 105376061 A CN105376061 A CN 105376061A CN 201510652274 A CN201510652274 A CN 201510652274A CN 105376061 A CN105376061 A CN 105376061A
Authority
CN
China
Prior art keywords
fpga
submodule
module
arm
decryption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510652274.3A
Other languages
English (en)
Other versions
CN105376061B (zh
Inventor
周伟
林伟松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Huiruisitong Technology Co Ltd
Original Assignee
Guangzhou Huiruisitong Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Huiruisitong Information Technology Co Ltd filed Critical Guangzhou Huiruisitong Information Technology Co Ltd
Priority to CN201510652274.3A priority Critical patent/CN105376061B/zh
Publication of CN105376061A publication Critical patent/CN105376061A/zh
Application granted granted Critical
Publication of CN105376061B publication Critical patent/CN105376061B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Storage Device Security (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开的一种基于FPGA的解密硬件平台，其特征在于：包括转发逻辑FPGA模块，分别与转发逻辑FPGA模块的相连的N个相互独立的FPGA解密子模块、ARM管理子模块，以及为转发逻辑FPGA模块、N个相互独立的FPGA解密子模块、ARM管理子模块供电的电源管理模块，所述的N个相互独立的FPGA解密子模块分别与ARM管理子模块相连，N≥2。本发明的解密硬件平台，满足不同的文档破解，解决现有解密设备功能单一，通用性能差的问题。FPGA满足高速数据传输、接口和高频率的数据运算，可解决高速数据传输和高速数据运输的问题，外挂高速大容量的DDR3，解决了彩虹表的存储难题。

Description

一种基于FPGA的解密硬件平台
技术领域
本发明涉及信息安全技术领域，特别涉及一种基于FPGA的解密硬件平台。
背景技术
在信息安全领域，破解大量加密的文档文件是信息服务的一项重要内容，尤其对于国防、公安、企业等有着极其重要的意义。现在文件破解一般使用PC机进行，破解时效性差，破解耗费大量时间。而且目前市面上还没有出现通用的硬件破解平台，破解不同的文档文件产品。
经对现有技术的专利检索发现，专利号201110099441的基于fpga实现的超高吞吐量md5暴力破解装置”提供了一种基于FPGA硬件暴力破解MD5算法的设计方法，该专利缺陷在于：暴力破解耗时，破解性能不如彩虹表技术破解。而且该专利的MD5核心运算模块的时钟只有50MHz，时钟频率太低。
专利号200510025068的“文件口令的破解方法”提出基于PC机的穷举法破解方案，没有涉及彩虹表破解，设计缺陷破解太耗时间。
专利号201310326225的“哈希值密码的恢复方法和装置”提出基于PC机的彩虹表的破解方案设计，该专利设计缺陷在于：PC机要生成彩虹表，完成彩虹表的生成后进行破解，破解时长又增加了生成彩虹表的时间，明显耗时太长。
Hardware-implementedMD5function提出了基于FPGA的设计方法，该方法的缺点在于不涉及彩虹表的破解，而且破解功能单一，硬件平台的通用性能差，对于其他文档的破解束手无策。
EfficientImplementationofHashAlgorithmonaProcessor提出基于ARM处理器实现MD5算法的方案，其缺陷在于：ARM处理器速度和效率不如FPGA，而且该方案也不涉及彩虹表的破解，破解功能单一，硬件平台的通用性能差。
综上所述，现有技术中并未涉及基于FPGA技术的彩虹表破解，而且解密设备的功能单一，因此如何提高破解效率，如何设计通用的硬件平台，破解不同的文件文档，如何提高接口带宽、核心模块的吞吐能力以及提高彩虹表的存储容量，则是现有技术中有待解决的问题。
发明内容
本发明的目的在于克服现有技术的缺点与不足，提供一种基于FPGA的解密硬件平台。
本发明的目的通过以下的技术方案实现：
一种基于FPGA的解密硬件平台，包括转发逻辑FPGA模块，分别与转发逻辑FPGA模块的相连的N个相互独立的FPGA解密子模块、ARM管理子模块，以及为转发逻辑FPGA模块、N个相互独立的FPGA解密子模块、ARM管理子模块供电的电源管理模块，所述的N个相互独立的FPGA解密子模块分别与ARM管理子模块相连，N≥2；其中
转发逻辑FPGA模块，负责数据的下发和上传，与N个相互独立的FPGA解密子模块、ARM子模块通信；与ARM管理子模块通过UPP接口实现通信，完成PC的命令下发和数据上传，通过ARM管理子模块的UART接口进行串口调试；
N个相互独立的FPGA解密子模块，通过彩虹表算法破解，实现不同文档特定算法的破解；
ARM管理子模块，负责人机接口的中继通信，通过网口实现PC机对底层硬件的管理及底层数据的上传；通过UART串口便于解密设备的调试，ARM管理子模块管理配置转发逻辑FPGA模块和N个相互独立的FPGA解密子模块的程序，对于FPGA解密子模块，ARM根据不同文档的破解需要，管理NandFlash存储器的配置程序，同时监管异常情况处理和上报。
所述的转发逻辑FPGA模块，其工作流程具体包含以下步骤：
(1)配置明文/密文，进行表项配置；
(2)配表完成后，配置启动解密；
(3)满足以下条件，配置停止解密：FPGA上报密钥且PC校验正确、FPGA上报查表完成；
(4)检测所有明文/密文是否下发完：若是，则进行下一步；若否，则配置明文/密文，配置启动解密；
(5)检测全部表项配置是否完成：若是，结束工作；若否，则再次进行表项配置。
所述的FPGA解密子模块，其工作流程具体包含以下步骤：
A、配置待明文/密文；
B、启动解密，并进行破解运算；
C、FPGA查表完成后，停止解密。
所述的转发逻辑FPGA模块与N个相互独立的FPGA解密子模块通过serdes接口传输数据。数据传输速率高达6.5536Gbps，实现减少彩虹表数据配置时间的目的。
所述的转发逻辑FPGA模块还连接有储存器，用于存储数据运算结果、参数，缓存批量待破解的明文/明文。
所述的N个相互独立的FPGA解密子模块均外挂一个存储装置，用于存储相关数据信息。相关信息如配置表项等，存储装置可以减少彩虹表的生成时间，破解时直接使用，进一步减少破解时间。
所述的ARM管理子模块为ARM9控制器。
本发明与现有技术相比，具有如下优点和有益效果：
本发明充分利用FPGA的高速serdes接口，提高了数据传输带宽，减少了数据传输时间；基于彩虹表时空折中使用相对于传统暴力破解和字典攻击破解效率大大提高；高速大容量的DDR3存储器仅减少了访问彩虹表的时间，而且对于批量文档的破解，极大提高了配置表项的利用率，进而提高破解的效率；FPGA可编程和ARM配置的灵活性，可以根据不同文档特定算法的破解需求，加载不同的破解算法，实现对于各类不同文档文件的破解。
每个独立的FPGA解密子模块的数据吞吐量和核心算法运算时钟速率对整个解密设备的关键指标(破解时间和数据传输速率)的影响至关重要。FPGA解密子模块实现彩虹表算法破解，提高破解效率，当然FPGA解密子模块也可以实现其他不同文档的破解，只要重新加载破解程序即可，这样破解功能多样化，提高设备的通用性，硬件成本大大降低。
附图说明
图1为本发明所述的一种基于FPGA的解密硬件平台的结构框图。
图2为图1所述解密硬件平台的转发逻辑FPGA模块的工作流程图。
图3为图1所述解密硬件平台的FPGA解密子模块的工作流程图。
具体实施方式
下面结合实施例及附图对本发明作进一步详细的描述，但本发明的实施方式不限于此。
如图1，一种基于FPGA的解密硬件平台，包括转发逻辑FPGA模块，分别与转发逻辑FPGA模块的相连的N个相互独立的FPGA解密子模块、ARM管理子模块，以及为转发逻辑FPGA模块、N个相互独立的FPGA解密子模块、ARM管理子模块供电的电源管理模块，所述的N个相互独立的FPGA解密子模块分别与ARM管理子模块相连，N≥2；其中
转发逻辑FPGA模块，负责数据的下发和上传，与N个相互独立的FPGA解密子模块、ARM子模块通信；与ARM管理子模块通过UPP接口实现通信，完成PC的命令下发和数据上传，通过ARM管理子模块的UART接口进行串口调试；如图2，所述的转发逻辑FPGA模块，其工作流程具体包含以下步骤：(1)配置明文/密文，进行表项配置；(2)配表完成后，配置启动解密；(3)满足以下条件，配置停止解密：FPGA上报密钥且PC校验正确、FPGA上报查表完成；(4)检测所有明文/密文是否下发完：若是，则进行下一步；若否，则配置明文/密文，配置启动解密；(5)检测全部表项配置是否完成：若是，结束工作；若否，则再次进行表项配置；
N个相互独立的FPGA解密子模块，通过彩虹表算法破解，实现不同文档特定算法的破解；如图3，所述的FPGA解密子模块，其工作流程具体包含以下步骤：A、配置待明文/密文；B、启动解密，并进行破解运算；C、FPGA查表完成后，停止解密；
ARM管理子模块，负责人机接口的中继通信，通过网口实现PC机对底层硬件的管理及底层数据的上传；通过UART串口便于解密设备的调试，ARM管理子模块管理配置转发逻辑FPGA模块和N个相互独立的FPGA解密子模块的程序，对于FPGA解密子模块，ARM根据不同文档的破解需要，管理NandFlash存储器的配置程序，同时监管异常情况处理和上报。
所述的转发逻辑FPGA模块与N个相互独立的FPGA解密子模块通过serdes接口传输数据；
所述的转发逻辑FPGA模块还连接有储存器，用于存储数据运算结果、参数，缓存批量待破解的明文/明文；
所述的N个相互独立的FPGA解密子模块均外挂一个存储装置，用于存储相关数据信息；4个FPGA解密子模块分别为第一FPGA解密子模块、第二FPGA解密子模块、第三FPGA解密子模块、第四FPGA解密子模块，对应的存储装置分别为第一存储装置、第二存储装置、第三存储装置、第四存储装置；
所述的ARM管理子模块为ARM9控制器。
如图1，本实施例利用FPGA带有的高速serdes接口，实现4个FPGA解密子模块(分别为第一FPGA解密子模块、第二FPGA解密子模块、第三FPGA解密子模块、第四FPGA解密子模块)和转发逻辑FPGA模块通过serdes接口进行通信，每个FPGA解密子模块有2个serdes接口连接到转发逻辑FPGA模块，数据传输率峰值13.1072Gbps，高速率的数据传输，减少了表项配置时间。
对于FPGA解密子模块设计充分利用了FPGA的资源和特点：1.每片FPGA有丰富的DSP资源模块，数量达1045个，每个DSP最高支持27x27的乘法器，并且一个DSP可以实现2个带有累加功能的18x18乘法器，工作时钟最高可达370MHz，运算处理能力极强；2.充分利用FPGA的FIFO资源，对特定算法做多级流水处理，减少时钟延时和时钟处理拍数；3.根据FPGA现有资源情况，利用FPGA并行处理的特点，内部破解模块可并行4，在资源允许的情况下可以并行更多个(6或者8，甚至16个)个核心算法同时破解，这样设计可以提高对于特定算法的破解运算效率，减少破解时间；4.外部晶振设计50MHz，进行FPGA内部根据设计需求进行时钟倍频或分频，充分利用FPGA全局时钟走线资源，设计FPGA解密子模块系统时钟和核心算法部分时钟200MHz。
在实施表项配置存储的设计时，综合考虑了成本、设计难度和主流彩虹表容量：设计每片FPGA解密子模块外挂4片总容量32Gb的DDR3，每个DDR3存储容量8Gb，DDR3工作时钟1066MHz，数据位宽16bit，读写速率16.65625Gbps；4个FPGA解密子模块组成的解密设备存储总容量128Gb，对于小于128Gb的表项，一次即可完成表项配置。
提高每个FPGA解密子模块的数据吞吐量和核心算法运算时钟速率，能够减少破解时间，提高破解效率。本发明FPGA解密子模块的核心算法破解模块运行时钟200MHz，数据吞吐量102.4Gb，比专利号为201110099441的“基于fpga实现的超高吞吐量md5暴力破解装置”运算吞吐量25.6Gbps高出4倍。对于不同文档的特定算法的破解，FPGA解密子模块只需要重新加载破解程序，进而可破解不同的文档。
设计ARM管理子模块控制人机界面的通信，ARM管理子模块和转发逻辑FPGA模块对接UPP接口，全双工，主频75Mhz，数据位宽为16bits，最大支持1.2Gbps的带宽。
ARM管理子模块管理转发逻辑FPGA模块和4个FPGA解密子模块配置程序，配置程序存储在NandFlash内。对于不同文档特定算法的破解，ARM管理子模块根据PC机指令，加载配置FPGA解密子模块的破解子程序(不同的算法启动加载不同的子程序)。便于PC机管理。
ARM管理子模块监控整个解密设备的异常情况，并实时上报PC机，根据异常处理机制，PC机及时下发指令进行处理。异常情况包括解密板温度异常、电流电压等其他异常情况。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims (7)

1.一种基于FPGA的解密硬件平台，其特征在于：包括转发逻辑FPGA模块，分别与转发逻辑FPGA模块的相连的N个相互独立的FPGA解密子模块、ARM管理子模块，以及为转发逻辑FPGA模块、N个相互独立的FPGA解密子模块、ARM管理子模块供电的电源管理模块，所述的N个相互独立的FPGA解密子模块分别与ARM管理子模块相连，N≥2；其中
转发逻辑FPGA模块，负责数据的下发和上传，与N个相互独立的FPGA解密子模块、ARM子模块通信；与ARM管理子模块通过UPP接口实现通信，完成PC的命令下发和数据上传，通过ARM管理子模块的UART接口进行串口调试；
N个相互独立的FPGA解密子模块，通过彩虹表算法破解，实现不同文档特定算法的破解；
ARM管理子模块，负责人机接口的中继通信，通过网口实现PC机对底层硬件的管理及底层数据的上传；通过UART串口便于解密设备的调试，ARM管理子模块管理配置转发逻辑FPGA模块和N个相互独立的FPGA解密子模块的程序，对于FPGA解密子模块，ARM根据不同文档的破解需要，管理NandFlash存储器的配置程序，同时监管异常情况处理和上报。
2.根据权利要求1所述的基于FPGA的解密硬件平台，其特征在于：所述的转发逻辑FPGA模块，其工作流程具体包含以下步骤：
(1)配置明文/密文，进行表项配置；
(2)配表完成后，配置启动解密；
(3)满足以下条件，配置停止解密：FPGA上报密钥且PC校验正确、FPGA上报查表完成；
(4)检测所有明文/密文是否下发完：若是，则进行下一步；若否，则配置明文/密文，配置启动解密；
(5)检测全部表项配置是否完成：若是，结束工作；若否，则再次进行表项配置。
3.根据权利要求1所述的基于FPGA的解密硬件平台，其特征在于：所述的FPGA解密子模块，其工作流程具体包含以下步骤：
A、配置待明文/密文；
B、启动解密，并进行破解运算；
C、FPGA查表完成后，停止解密。
4.根据权利要求1所述的基于FPGA的解密硬件平台，其特征在于：所述的转发逻辑FPGA模块与N个相互独立的FPGA解密子模块通过serdes接口传输数据。
5.根据权利要求1所述的基于FPGA的解密硬件平台，其特征在于：所述的转发逻辑FPGA模块还连接有储存器，用于存储数据运算结果、参数，缓存批量待破解的明文/明文。
6.根据权利要求1所述的基于FPGA的解密硬件平台，其特征在于：所述的N个相互独立的FPGA解密子模块均外挂一个存储装置，用于存储相关数据信息。
7.根据权利要求1所述的基于FPGA的解密硬件平台，其特征在于：所述的ARM管理子模块为ARM9控制器。
CN201510652274.3A 2015-10-10 2015-10-10 一种基于fpga的解密硬件平台 Active CN105376061B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510652274.3A CN105376061B (zh) 2015-10-10 2015-10-10 一种基于fpga的解密硬件平台

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510652274.3A CN105376061B (zh) 2015-10-10 2015-10-10 一种基于fpga的解密硬件平台

Publications (2)

Publication Number Publication Date
CN105376061A true CN105376061A (zh) 2016-03-02
CN105376061B CN105376061B (zh) 2019-02-01

Family

ID=55377892

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510652274.3A Active CN105376061B (zh) 2015-10-10 2015-10-10 一种基于fpga的解密硬件平台

Country Status (1)

Country Link
CN (1) CN105376061B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106357384A (zh) * 2016-08-26 2017-01-25 广州慧睿思通信息科技有限公司 基于FPGA硬件的word2003文档破解的系统及方法
CN106453258A (zh) * 2016-09-12 2017-02-22 中国电子科技集团公司第三十二研究所 高速数据加解密系统及方法
CN106502580A (zh) * 2016-09-26 2017-03-15 广州致远电子股份有限公司 一种深存储器以及测量仪器
CN107332654A (zh) * 2017-08-11 2017-11-07 广州慧睿思通信息科技有限公司 一种基于fpga的多板卡阵列并行解密装置及其方法
CN107425957A (zh) * 2017-08-31 2017-12-01 郑州云海信息技术有限公司 一种密码攻击方法、装置及异构加速平台
CN107465500A (zh) * 2017-07-20 2017-12-12 广州慧睿思通信息科技有限公司 基于fpga的md5暴力破解系统及方法
CN107566348A (zh) * 2017-08-11 2018-01-09 广州慧睿思通信息科技有限公司 一种基于fpga分布式多策略的解密系统及其方法
CN107590380A (zh) * 2017-08-17 2018-01-16 杰创智能科技股份有限公司 一种高速时空计算平台
CN108011716A (zh) * 2016-10-31 2018-05-08 航天信息股份有限公司 一种密码装置及实现方法
CN109344633A (zh) * 2018-09-28 2019-02-15 山东超越数控电子股份有限公司 一种基于混合逻辑处理器平台的软件解密方法
CN109583155A (zh) * 2018-12-10 2019-04-05 慧翰微电子股份有限公司 一种内嵌安全芯片的iot模组及其控制方法
CN112532391A (zh) * 2020-11-05 2021-03-19 成都芯通软件有限公司 一种基于fpga-id的数字产品软硬协同加密方法
CN113157635A (zh) * 2019-09-25 2021-07-23 支付宝(杭州)信息技术有限公司 在fpga上实现高效合约调用的方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101771663A (zh) * 2008-12-29 2010-07-07 上海华虹集成电路有限责任公司 基于ucps协议的验证系统
CN202050293U (zh) * 2011-05-18 2011-11-23 长沙威瀚电气设备有限公司 一种负荷控制采集终端
US20130290731A1 (en) * 2012-04-26 2013-10-31 Appsense Limited Systems and methods for storing and verifying security information
CN103970711A (zh) * 2014-05-14 2014-08-06 南京化工职业技术学院 基于arm及fpga双处理器的移动终端硬件扩展装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101771663A (zh) * 2008-12-29 2010-07-07 上海华虹集成电路有限责任公司 基于ucps协议的验证系统
CN202050293U (zh) * 2011-05-18 2011-11-23 长沙威瀚电气设备有限公司 一种负荷控制采集终端
US20130290731A1 (en) * 2012-04-26 2013-10-31 Appsense Limited Systems and methods for storing and verifying security information
CN103970711A (zh) * 2014-05-14 2014-08-06 南京化工职业技术学院 基于arm及fpga双处理器的移动终端硬件扩展装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PANAGIOTIS PAPANTONAKIS等: "FAST, FPGA-BASED RAINBOW TABLE CREATION FOR ATTACKING ENCRYPTED MOBILE COMMUNICATIONS", 《IEEE》 *

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106357384A (zh) * 2016-08-26 2017-01-25 广州慧睿思通信息科技有限公司 基于FPGA硬件的word2003文档破解的系统及方法
CN106357384B (zh) * 2016-08-26 2019-10-18 广州慧睿思通信息科技有限公司 基于FPGA硬件的word2003文档破解的系统及方法
CN106453258A (zh) * 2016-09-12 2017-02-22 中国电子科技集团公司第三十二研究所 高速数据加解密系统及方法
CN106453258B (zh) * 2016-09-12 2020-04-03 中国电子科技集团公司第三十二研究所 高速数据加解密系统
CN106502580A (zh) * 2016-09-26 2017-03-15 广州致远电子股份有限公司 一种深存储器以及测量仪器
CN106502580B (zh) * 2016-09-26 2019-02-26 广州致远电子股份有限公司 一种深存储器以及测量仪器
WO2018054104A1 (zh) * 2016-09-26 2018-03-29 广州致远电子有限公司 一种深存储器以及测量仪器
CN108011716A (zh) * 2016-10-31 2018-05-08 航天信息股份有限公司 一种密码装置及实现方法
CN108011716B (zh) * 2016-10-31 2021-04-16 航天信息股份有限公司 一种密码装置及实现方法
CN107465500B (zh) * 2017-07-20 2020-04-03 广州慧睿思通信息科技有限公司 基于fpga的md5暴力破解系统及方法
CN107465500A (zh) * 2017-07-20 2017-12-12 广州慧睿思通信息科技有限公司 基于fpga的md5暴力破解系统及方法
CN107332654A (zh) * 2017-08-11 2017-11-07 广州慧睿思通信息科技有限公司 一种基于fpga的多板卡阵列并行解密装置及其方法
CN107566348A (zh) * 2017-08-11 2018-01-09 广州慧睿思通信息科技有限公司 一种基于fpga分布式多策略的解密系统及其方法
CN107590380A (zh) * 2017-08-17 2018-01-16 杰创智能科技股份有限公司 一种高速时空计算平台
CN107425957B (zh) * 2017-08-31 2021-02-19 苏州浪潮智能科技有限公司 一种密码攻击方法、装置及异构加速平台
CN107425957A (zh) * 2017-08-31 2017-12-01 郑州云海信息技术有限公司 一种密码攻击方法、装置及异构加速平台
CN109344633A (zh) * 2018-09-28 2019-02-15 山东超越数控电子股份有限公司 一种基于混合逻辑处理器平台的软件解密方法
CN109583155A (zh) * 2018-12-10 2019-04-05 慧翰微电子股份有限公司 一种内嵌安全芯片的iot模组及其控制方法
CN109583155B (zh) * 2018-12-10 2022-06-21 慧翰微电子股份有限公司 一种内嵌安全芯片的iot模组及其控制方法
CN113157635A (zh) * 2019-09-25 2021-07-23 支付宝(杭州)信息技术有限公司 在fpga上实现高效合约调用的方法及装置
CN113157635B (zh) * 2019-09-25 2024-01-05 支付宝(杭州)信息技术有限公司 在fpga上实现合约调用的方法及装置
CN112532391A (zh) * 2020-11-05 2021-03-19 成都芯通软件有限公司 一种基于fpga-id的数字产品软硬协同加密方法
CN112532391B (zh) * 2020-11-05 2022-08-05 成都芯通软件有限公司 一种基于fpga-id的数字产品软硬协同加密方法

Also Published As

Publication number Publication date
CN105376061B (zh) 2019-02-01

Similar Documents

Publication Publication Date Title
CN105376061A (zh) 一种基于fpga的解密硬件平台
TWI654563B (zh) Computing resource expansion and release method and device thereof for real-time stream computing
CN103905311B (zh) 流表匹配方法和装置以及交换机
CN104168222A (zh) 一种报文传输方法和设备
CN104834558A (zh) 一种数据处理的方法及系统
JP2013243670A (ja) パケット処理方法、装置及びシステム
CN104077420A (zh) 一种数据导入HBase数据库的方法和装置
CN103942101A (zh) 一种基于多核网络处理器的实时任务调度方法及系统
CN109344664A (zh) 一种基于fpga对数据进行算法处理的密码卡及其加密方法
CN104283854A (zh) 一种基于IPSec的VPN中大数据量传输方法
CN102750368A (zh) 一种数据库集群数据高速导入方法
CN105550238A (zh) 一种数据库一体机的架构系统
WO2019062019A1 (zh) 一种数据列表的导出方法及其终端
CN102855157A (zh) 一种综合性调度服务器负载的方法
CN102707698A (zh) 一种家用电器控制方法
CN102508541A (zh) 一种可以实现smartrack节能的方法
Xu et al. A virtual machine scheduling method for trade-offs between energy and performance in cloud environment
CN105549564A (zh) 一种基于集成云的远程控制系统
CN103259845B (zh) 基于网络中断的数据备份任务的改进方法
CN101594353A (zh) 调度指挥系统通用通信平台的通讯方法
CN104679147B (zh) 一种基于vpx的存储板
CN102999146A (zh) 一种低成本数据安全系统及控制方法
CN107590380A (zh) 一种高速时空计算平台
CN104134337A (zh) 光伏信息采集装置
CN107562120A (zh) 一种基于混合资源的拟态科学计算卡

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 510000 no.2-8, North Street, Nancun Town, Panyu District, Guangzhou City, Guangdong Province

Patentee after: Guangzhou huiruisitong Technology Co.,Ltd.

Address before: No.2, Nancun North Street, Nancun Town, Panyu District, Guangzhou, Guangdong 511442

Patentee before: GUANGZHOU HUIRUI SITONG INFORMATION TECHNOLOGY Co.,Ltd.

CP03 Change of name, title or address
PP01 Preservation of patent right

Effective date of registration: 20230207

Granted publication date: 20190201

PP01 Preservation of patent right
PD01 Discharge of preservation of patent

Date of cancellation: 20240402

Granted publication date: 20190201

PD01 Discharge of preservation of patent