CN105373501A - 一种总线模块与环路滤波模块的时钟轮转控制方法和装置 - Google Patents

Abstract

本发明公开了一种总线模块与环路滤波模块的时钟轮转控制方法和装置，所述装置包括第一存储模块和第二存储模块，在工作时某一个存储模块用于环路滤波模块写入数据，另一个存储模块用于总线模块读取数据，两者时钟分离轮转切换，使得读写数据可以流水作业，大大提高了数据读写效率。同时，采用两个存储模块来存储读写数据，任意一个存储模块只需满足在同一时刻可以进行读操作或写操作中的一项即可，相较于需要满足在同一时刻既可读又可写的存储模块而言，减小了硬件面积，进而节约了硬件成本。

Description

一种总线模块与环路滤波模块的时钟轮转控制方法和装置

技术领域

本发明涉及集成电路领域，尤其涉及一种总线模块与环路滤波模块的时钟轮转控制方法和装置。

背景技术

目前市面上存在的总线模块与环路滤波模块交互方法中，通常采用FIFO的形式进行数据传输，在硬件层面上需要用到双口RAM，用以满足环路滤波写入数据以及总线模块读取数据的需要，但双口RAM其硬件面积较大(在单口RAM与双口RAM缓存空间一致的情况下，双口RAM的硬件面积通常为单口RAM的1.5倍)，硬件成本高，且当总线模块读取数据的速度长时间低于环路滤波模块写入数据的速度时，往往会出现数据堵塞现象，导致环路滤波模块无法再写入数据。而如果采用单口RAM来实现总线模块与环路滤波模块的交互，由于单口RAM无法同时进行读操作和写操作，因而其在进行交互过程中效率低下，无法满足实际应用需求。

因而，如何解决在进行总线模块与环路滤波模块交互过程中，采用双口RAM硬件面积大、成本高，且容易导致数据出现堵塞，以及采用单口RAM效率低下、无法满足实际应用需要的问题，是集成电路领域一个亟需解决的问题。

发明内容

为此，需要提供一种总线模块与环路滤波模块的时钟轮转控制技术方案，用以解决在进行总线模块与环路滤波模块交互过程中，采用双口RAM硬件面积大、成本高，且容易导致数据出现堵塞，以及采用单口RAM效率低下、无法满足实际应用需要的问题。

为实现上述目的，发明人提供了一种总线模块与环路滤波模块的时钟轮转控制装置，所述装置包括总线模块、环路滤波模块、存储模块和控制模块，所述存储模块包括第一存储模块和第二存储模块，所述控制模块包括写控制模块和读控制模块；所述总线模块与读控制模块连接，所述读控制模块与第一存储模块连接，所述读控制模块与第二存储模块连接；所述环路滤波模块与写控制模块连接，所述写控制模块与第一存储模块连接，所述写控制模块与第二存储模块连接；

所述写控制模块用于生成环路滤波模块第一写有效信号；

所述环路滤波模块用于接收第一写有效信号，将第一数据写入第一存储模块；

所述读控制模块用于在环路滤波模块将第一数据写入第一存储模块完成后，生成总线模块第一读有效信号；

所述总线模块用于接收第一读有效信号，读取第一存储模块中的第一数据，所述写控制模块还用于生成环路滤波模块第二写有效信号；

所述环路滤波模块还用于接收第二写有效信号，将第二数据写入第二存储模块；

所述读控制模块还用于在环路滤波模块将第二数据写入第二存储模块完成后，生成总线模块第二读有效信号；

所述总线模块还用于接收第二读有效信号，读取第二存储模块中的第二数据。

进一步地，所述写有效信号和读有效信号通过计数器实现，则所述第二写有效信号相对于第一写有效信号计数器的值加1，所述第二读有效信号相对于第一读有效信号计数器的值加1。

进一步地，所述第一存储模块和第二存储模块为单口RAM。

进一步地，所述装置还包括判断模块，所述判断模块用于判断环路滤波模块的数据是否全部写入完成，并在数据全部写入完成后，发出结束信号。

发明人还提供了一种总线模块与环路滤波模块的时钟轮转控制方法，所述方法应用于总线模块与环路滤波模块的时钟轮转控制装置，所述装置包括总线模块、环路滤波模块、存储模块和控制模块，所述存储模块包括第一存储模块和第二存储模块，所述控制模块包括写控制模块和读控制模块；所述总线模块与读控制模块连接，所述读控制模块与第一存储模块连接，所述读控制模块与第二存储模块连接；所述环路滤波模块与写控制模块连接，所述写控制模块与第一存储模块连接，所述写控制模块与第二存储模块连接；则所述方法包括以下步骤：

写控制模块生成环路滤波模块第一写有效信号；

环路滤波模块接收第一写有效信号，将第一数据写入第一存储模块；

读控制模块在环路滤波模块将第一数据写入第一存储模块完成后，生成总线模块第一读有效信号；

总线模块接收第一读有效信号，读取第一存储模块中的第一数据，写控制模块生成环路滤波模块第二写有效信号；

环路滤波模块接收第二写有效信号，将第二数据写入第二存储模块；

读控制模块在环路滤波模块将第二数据写入第二存储模块完成后，生成总线模块第二读有效信号；

总线模块接收第二读有效信号，读取第二存储模块中的第二数据。

进一步地，所述写有效信号和读有效信号通过计数器实现，则所述第二写有效信号相对于第一写有效信号计数器的值加1，所述第二读有效信号相对于第一读有效信号计数器的值加1。

进一步地，所述第一存储模块和第二存储模块为单口RAM。

进一步地，所述方法还包括：

当总线模块和环路滤波模块同时对第一存储模块或第二存储模块进行操作时，总线模块对第一存储模块或第二存储模块的数据进行读取，环路滤波模块不向第一存储模块或第二存储模块中写入数据。

进一步地，所述方法还包括：

判断环路滤波模块的数据是否全部写入完成，并在数据全部写入完成后，发出结束信号。

区别于现有技术，上述技术方案所述的总线模块与环路滤波模块的时钟轮转控制方法和装置，所述装置包括第一存储模块和第二存储模块，在工作时某一个存储模块用于环路滤波模块写入数据，另一个存储模块用于总线模块读取数据，两者时钟分离轮转切换，使得读写数据可以流水作业，大大提高了数据读写效率。同时，采用两个存储模块来存储读写数据，任意一个存储模块只需满足在同一时刻可以进行读操作或写操作中的一项即可，相较于需要满足在同一时刻既可读又可写的存储模块而言，减小了硬件面积，进而节约了硬件成本。

附图说明

图1为本发明一具体实施方式涉及的总线模块与环路滤波模块的时钟轮转控制装置的模块示意图；

图2为本发明一具体实施方式涉及的总线模块与环路滤波模块的时钟轮转控制方法的流程示意图。

附图标记说明：

101、总线模块；

102、环路滤波模块；

103、存储模块；113、第一存储模块；123、第二存储模块；

104、控制模块；114、写控制模块；124读控制模块。

具体实施方式

为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。

请参阅图1，为本发明一具体实施方式涉及的总线模块与环路滤波模块的时钟轮转控制装置的模块示意图。所述装置包括总线模块101、环路滤波模块102、存储模块103和控制模块104，所述存储模块103包括第一存储模块113和第二存储模块123，所述控制模块104包括写控制模块114和读控制模块124；所述总线模块101与读控制模块124连接，所述读控制模块124与第一存储模块113连接，所述读控制模块124与第二存储模块123连接；所述环路滤波模块102与写控制模块114连接，所述写控制模块114与第一存储模块113连接，所述写控制模块114与第二存储模块123连接；

所述写控制模块114用于生成环路滤波模块第一写有效信号；

所述环路滤波模块102用于接收第一写有效信号，将第一数据写入第一存储模块；

所述读控制模块124用于在环路滤波模块将第一数据写入第一存储模块完成后，生成总线模块第一读有效信号；

所述总线模块101用于接收第一读有效信号，读取第一存储模块中的第一数据，所述写控制模块还用于生成环路滤波模块第二写有效信号；

所述环路滤波模块102还用于接收第二写有效信号，将第二数据写入第二存储模块；

所述读控制模块124还用于在环路滤波模块将第二数据写入第二存储模块完成后，生成总线模块第二读有效信号；

所述总线模块101还用于接收第二读有效信号，读取第二存储模块中的第二数据。

在本实施方式中，所述总线模块为ARMA总线，所述环路滤波模块为环路滤波器，环路滤波器可以应用于视频解码过程，用于消除块效应。读控制信号和写有效信号可以自定义设置，优选的，可以将读控制信号和写有效信号的有效值设置为1，无效值设置为0。总线模块与环路滤波模块交互过程中，首先写控制模块生成第一写控制信号“1”，说明第一存储模块为可写状态，而后环路滤波模块接收到写控制信号后，就可以向第一存储模块中写入数据。当第一存储模块中的写入数据完成后，则写控制模块生成第二写控制信号“1”，说明第二存储模块为可写状态，环路滤波模块可以向第二存储模块中写入数据。又由于此时第一存储模块中的数据已经写入完成，因而可以被总线模块所读取，则此时读控制模块生成第一读控制信号“1”，说明第一存储模块为可读状态，总线模块从第一存储模块中读走数据进行传输。当第二存储模块中的数据也写入完成后，则读控制模块生成第二读控制信号“1”，总线模块从第二存储模块中读走数据进行传输。如此循环反复，直至环路滤波模块的数据全部写入完成，并且所有数据被总线模块读取完成。由于环路滤波模块与总线模块可以共享一套读写控制，时钟分离轮转切换，使得读写数据可以流水作业，大大提高了数据读写效率。同时，采用两个存储模块来存储读写数据，任意一个存储模块只需满足在同一时刻可以进行读操作或写操作中的一项即可，相较于需要满足在同一时刻既可读又可写的存储模块而言，减小了硬件面积，进而节约了硬件成本。

在某些实施例中，所述写有效信号和读有效信号通过计数器实现，则所述第二写有效信号相对于第一写有效信号计数器的值加1，所述第二读有效信号相对于第一读有效信号计数器的值加1。为了便于写信号和读信号轮转切换，可以使用计数器来表征信号切换周期。例如当计数器值加1时，环路滤波模块开始向第二模块中写入数据，当计数器值再次加1时，环路滤波模块开始向第一模块中写入数据，如此循环反复。同理，当计数器值加1时，总线模块开始从第二模块中读取数据，当计数器值再次加1时，总线模块开始从第一模块中读取数据，如此循环反复。

在本实施方式中，所述第一存储模块和第二存储模块为单口RAM。单口RAM读写操作简单，通过对两块单口RAM轮转控制，可以使得读写操作可以流水作业，不仅可以实现双口RAM的功能，且相较于双口RAM而言大大节省了硬件面积，降低了生产成本。

在本实施方式中，所述装置还包括判断模块，所述判断模块用于判断环路滤波模块的数据是否全部写入完成，并在数据全部写入完成后，发出结束信号，所述结束信号可以发送至CPU，CPU在接收到结束信号后可以作出相应提示，如弹窗提示、语音提示等。技术人员可以通过相应提示清楚知悉数据是否全部读写完成。

请参阅图2，为本发明一具体实施方式涉及的总线模块与环路滤波模块的时钟轮转控制方法的流程示意图。以及发明人还提供了一种总线模块与环路滤波模块的时钟轮转控制方法，所述方法应用于总线模块与环路滤波模块的时钟轮转控制装置，所述装置包括总线模块、环路滤波模块、存储模块和控制模块，所述存储模块包括第一存储模块和第二存储模块，所述控制模块包括写控制模块和读控制模块；所述总线模块与读控制模块连接，所述读控制模块与第一存储模块连接，所述读控制模块与第二存储模块连接；所述环路滤波模块与写控制模块连接，所述写控制模块与第一存储模块连接，所述写控制模块与第二存储模块连接；则所述方法包括以下步骤：

S201：写控制模块生成环路滤波模块第一写有效信号；

S202：环路滤波模块接收第一写有效信号，将第一数据写入第一存储模块；

S203：读控制模块在环路滤波模块将第一数据写入第一存储模块完成后，生成总线模块第一读有效信号；

S204：总线模块接收第一读有效信号，读取第一存储模块中的第一数据，写控制模块生成环路滤波模块第二写有效信号；

S205：环路滤波模块接收第二写有效信号，将第二数据写入第二存储模块；

S206：读控制模块在环路滤波模块将第二数据写入第二存储模块完成后，生成总线模块第二读有效信号；

S207：总线模块接收第二读有效信号，读取第二存储模块中的第二数据。

在某些实施例中，所述写有效信号和读有效信号通过计数器实现，则所述第二写有效信号相对于第一写有效信号计数器的值加1，所述第二读有效信号相对于第一读有效信号计数器的值加1。为了便于写信号和读信号轮转切换，可以使用计数器来表征信号切换周期。例如当计数器值加1时，环路滤波模块开始向第二模块中写入数据，当计数器值再次加1时，环路滤波模块开始向第一模块中写入数据，如此循环反复。同理，当计数器值加1时，总线模块开始从第二模块中读取数据，当计数器值再次加1时，总线模块开始从第一模块中读取数据，如此循环反复。

在本实施方式中，所述第一存储模块和第二存储模块为单口RAM。单口RAM读写操作简单，通过对两块单口RAM轮转控制，可以使得读写操作可以流水作业，不仅可以实现双口RAM的功能，且相较于双口RAM而言大大节省了硬件面积，降低了生产成本。

在某些实施例中，所述方法还包括：判断环路滤波模块的数据是否全部写入完成，并在数据全部写入完成后，发出结束信号。所述结束信号可以发送至CPU，CPU在接收到结束信号后可以作出相应提示，如弹窗提示、语音提示等。技术人员可以通过相应提示清楚知悉数据是否全部读写完成。而如果数据未全部写入，则所述装置会重复步骤S201至S207，直至数据全部读写完成。

上述技术方案所述的总线模块与环路滤波模块的时钟轮转控制方法和装置，所述装置包括第一存储模块和第二存储模块，在工作时某一个存储模块用于环路滤波模块写入数据，另一个存储模块用于总线模块读取数据，两者时钟分离轮转切换，使得读写数据可以流水作业，大大提高了数据读写效率。同时，采用两个存储模块来存储读写数据，任意一个存储模块只需满足在同一时刻可以进行读操作或写操作中的一项即可，相较于需要满足在同一时刻既可读又可写的存储模块而言，减小了硬件面积，进而节约了硬件成本。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括……”或“包含……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的要素。此外，在本文中，“大于”、“小于”、“超过”等理解为不包括本数；“以上”、“以下”、“以内”等理解为包括本数。

本领域内的技术人员应明白，上述各实施例可提供为方法、装置、或计算机程序产品。这些实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。上述各实施例涉及的方法中的全部或部分步骤可以通过程序来指令相关的硬件来完成，所述的程序可以存储于计算机设备可读取的存储介质中，用于执行上述各实施例方法所述的全部或部分步骤。所述计算机设备，包括但不限于：个人计算机、服务器、通用计算机、专用计算机、网络设备、嵌入式设备、可编程设备、智能移动终端、智能家居设备、穿戴式智能设备、车载智能设备等；所述的存储介质，包括但不限于：RAM、磁碟、磁带、光盘、闪存、U盘、移动硬盘、存储卡、记忆棒、网络服务器存储、网络云存储等。

上述各实施例是参照根据实施例所述的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到计算机设备的处理器以产生一个机器，使得通过计算机设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机设备以特定方式工作的计算机设备可读存储器中，使得存储在该计算机设备可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机设备上，使得在计算机设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已经对上述各实施例进行了描述，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改，所以以上所述仅为本发明的实施例，并非因此限制本发明的专利保护范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围之内。

Claims (8)

1.一种总线模块与环路滤波模块的时钟轮转控制装置，其特征在于，所述装置包括总线模块、环路滤波模块、存储模块和控制模块，所述存储模块包括第一存储模块和第二存储模块，所述控制模块包括写控制模块和读控制模块；所述总线模块与读控制模块连接，所述读控制模块与第一存储模块连接，所述读控制模块与第二存储模块连接；所述环路滤波模块与写控制模块连接，所述写控制模块与第一存储模块连接，所述写控制模块与第二存储模块连接；

所述写控制模块用于生成环路滤波模块第一写有效信号；

所述环路滤波模块用于接收第一写有效信号，将第一数据写入第一存储模块；

所述读控制模块用于在环路滤波模块将第一数据写入第一存储模块完成后，生成总线模块第一读有效信号；

所述总线模块用于接收第一读有效信号，读取第一存储模块中的第一数据，所述写控制模块还用于生成环路滤波模块第二写有效信号；

所述环路滤波模块还用于接收第二写有效信号，将第二数据写入第二存储模块；

所述读控制模块还用于在环路滤波模块将第二数据写入第二存储模块完成后，生成总线模块第二读有效信号；

所述总线模块还用于接收第二读有效信号，读取第二存储模块中的第二数据。

2.根据权利要求1所述的总线模块与环路滤波模块的时钟轮转控制装置，其特征在于，所述写有效信号和读有效信号通过计数器实现，则所述第二写有效信号相对于第一写有效信号计数器的值加1，所述第二读有效信号相对于第一读有效信号计数器的值加1。

3.根据权利要求1所述的总线模块与环路滤波模块的时钟轮转控制装置，其特征在于，所述第一存储模块和第二存储模块为单口RAM。

4.根据权利要求1所述的总线模块与环路滤波模块的时钟轮转控制装置，其特征在于，所述装置还包括判断模块，所述判断模块用于判断环路滤波模块的数据是否全部写入完成，并在数据全部写入完成后，发出结束信号。

5.一种总线模块与环路滤波模块的时钟轮转控制方法，其特征在于，所述方法应用于总线模块与环路滤波模块的时钟轮转控制装置，所述装置包括总线模块、环路滤波模块、存储模块和控制模块，所述存储模块包括第一存储模块和第二存储模块，所述控制模块包括写控制模块和读控制模块；所述总线模块与读控制模块连接，所述读控制模块与第一存储模块连接，所述读控制模块与第二存储模块连接；所述环路滤波模块与写控制模块连接，所述写控制模块与第一存储模块连接，所述写控制模块与第二存储模块连接；则所述方法包括以下步骤：

写控制模块生成环路滤波模块第一写有效信号；

环路滤波模块接收第一写有效信号，将第一数据写入第一存储模块；

读控制模块在环路滤波模块将第一数据写入第一存储模块完成后，生成总线模块第一读有效信号；

总线模块接收第一读有效信号，读取第一存储模块中的第一数据，写控制模块生成环路滤波模块第二写有效信号；

环路滤波模块接收第二写有效信号，将第二数据写入第二存储模块；

读控制模块在环路滤波模块将第二数据写入第二存储模块完成后，生成总线模块第二读有效信号；

总线模块接收第二读有效信号，读取第二存储模块中的第二数据。

6.根据权利要求5所述的总线模块与环路滤波模块的时钟轮转控制方法，其特征在于，所述写有效信号和读有效信号通过计数器实现，则所述第二写有效信号相对于第一写有效信号计数器的值加1，所述第二读有效信号相对于第一读有效信号计数器的值加1。

7.根据权利要求5所述的总线模块与环路滤波模块的时钟轮转控制方法，其特征在于，所述第一存储模块和第二存储模块为单口RAM。

8.根据权利要求5所述的总线模块与环路滤波模块的时钟轮转控制方法，所述方法还包括：

判断环路滤波模块的数据是否全部写入完成，并在数据全部写入完成后，发出结束信号。