CN105356891B - 一种高资源利用率的极性译码批处理方法 - Google Patents
一种高资源利用率的极性译码批处理方法 Download PDFInfo
- Publication number
- CN105356891B CN105356891B CN201510844808.2A CN201510844808A CN105356891B CN 105356891 B CN105356891 B CN 105356891B CN 201510844808 A CN201510844808 A CN 201510844808A CN 105356891 B CN105356891 B CN 105356891B
- Authority
- CN
- China
- Prior art keywords
- node
- nodes
- decoding
- leaf
- tree
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 26
- 238000010586 diagram Methods 0.000 claims abstract description 21
- 239000011159 matrix material Substances 0.000 claims abstract description 15
- 238000004422 calculation algorithm Methods 0.000 claims description 14
- 238000004364 calculation method Methods 0.000 claims description 10
- 208000011231 Crohn disease Diseases 0.000 claims description 2
- 238000012545 processing Methods 0.000 abstract description 24
- 238000005457 optimization Methods 0.000 abstract description 4
- 230000006870 function Effects 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 5
- 241000169170 Boreogadus saida Species 0.000 description 3
- 230000010287 polarization Effects 0.000 description 2
- 238000007476 Maximum Likelihood Methods 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 229940050561 matrix product Drugs 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
本发明提供了一种高资源利用率的极性译码批处理方法，用克罗内克矩阵示意图表示译码过程，将其中的加号运算作为f节点，连接运算作为g节点，然后生成译码树，最后根据译码树的满二叉树结构进行译码。本发明充分利用了闲置的PE运算节点来进行搜索宽度内其他路径上的译码，只要运用一定的时序逻辑，搜索宽度为L路径上的译码环节仅需在同一个处理单元上完成，而所增加的时钟周期也仅是与L相比的一个量，大大小于译一帧码的耗时，因此对原有的译码速率影响不大，所节省下来的处理节点所消耗的资源可用于完成更多功能的函数，实现了对MCU的极大优化。
Description
技术领域
本发明涉及一种高资源利用率的极性译码批处理方法，属于移动通信极性译码技术领域。
背景技术
Polar码是信道极化(Channel Polarization)码，因其低译码复杂度已成为当今信道编码领域的研究热点之一。其中，SCL算法是一种被广泛接受的Polar译码算法，然而其吞吐率却不高。为实现高吞吐率，SCL译码算法在前人的实验中不断被优化，SSCL算法由此而生。
然而传统的SSCL算法为并行处理在搜索宽度L内译码过程，需要提供L个处理单元，译码过程中存在许多PE运算节点处于闲置的状态，极大影响译码速率。
发明内容
为了解决现有技术的不足，本发明提供了一种高资源利用率的极性译码批处理方法，充分利用了闲置的PE运算节点来进行搜索宽度内其他路径上的译码，只要运用一定的时序逻辑，搜索宽度为L路径上的译码环节仅需在同一个处理单元上完成，而所增加的时钟周期也仅是与L相比的一个量，大大小于译一帧码的耗时，因此对原有的译码速率影响不大，所节省下来的处理节点所消耗的资源可用于完成更多功能的函数，实现了对MCU的极大优化。
本发明为解决其技术问题所采用的技术方案是：提供了一种高资源利用率的极性译码批处理方法，包括以下步骤：
(1)对于每个待译码的字节，用克罗内克矩阵示意图表示其从y0y1y2y3y4y5y6y7译码为u0u1u2u3u4u5u6u7的过程；
(2)将克罗内克矩阵示意图内加号运算作为f节点，连接运算作为g节点；
(3)将与y0、y1、y2、y3、y4、y5、y6和y7直接连接的4个f节点和4个g节点合并为一个集合形成根节点T1，将与T1中的4个f节点直接连接的2个f节点和2个g节点合并为一个集合形成T1节点的左子节点T2，将与T1中的4个g节点直接连接的2个f节点和2个g节点合并为一个集合形成T1节点的右子节点T3，将与T2中的2个f节点直接连接的1个f节点和1个g节点合并为一个集合形成T2节点的左子节点T4，将与T2中的2个g节点直接连接的1个f节点和1个g节点合并为一个集合形成T2节 点的右子节点T5，将与T3中的2个f节点直接连接的1个f节点和1个g节点合并为一个集合形成T3节点的左子节点T6，将与T3中的2个g节点直接连接的1个f节点和1个g节点合并为一个集合形成T3节点的右子节点T7，将u0和u1分别作为T4的左子节点T8和右子节点T9，将u2和u3分别作为T5的左子节点T10和右子节点T11，将u4和u5分别作为T6的左子节点T12和右子节点T13，将u6和u7分别作为T7的左子节点T14和右子节点T15，其中u0、u1、u2、u3、u4、u5、u6和u7分别表示的节点为叶子节点，所有节点组成一棵译码树；
(4)根据译码树的满二叉树结构由根节点开始译码，得到每个叶子节点的值，完成译码过程。
骤(4)中，利用译码树的完全二叉树结构通过深度优先算法由根节点开始进行f运算和g运算，得到每个叶子节点的值。
步骤(4)所述的利用译码树的完全二叉树结构由根节点开始译码，得到每个叶子节点的值，具体包括以下过程：
(4-1)将译码树中的树节点分为三类，均由固定比特计算得到的节点作为N0节点，均由信息比特计算得到的节点作为N1节点，其他节点为混合节点；
(4-2)若一个父节点到其叶子节点路径上的所有节点均为N0节点，并且叶子节点和父节点均为N0节点，则将该父节点、父节点到其叶子节点路径上的所有节点以及叶子节点合并为一个树节点；若一个父节点到其叶子节点路径上的所有节点均为N1节点，并且叶子节点和父节点均为N1节点，则将该父节点、父节点到其叶子节点路径上的所有节点以及叶子节点合并为一个树节点；
(4-3)根据译码树的二叉树结构由根节点开始译码，得到每个叶子节点的值，完成译码过程。
本发明基于其技术方案所具有的有益效果在于：充分利用了闲置的PE运算节点来进行搜索宽度内其他路径上的译码，只要运用一定的时序逻辑，搜索宽度为L路径上的译码环节仅需在同一个处理单元上完成，而所增加的时钟周期也仅是与L相比的一个量，大大小于译一帧码的耗时，因此对原有的译码速率影响不大，所节省下来的处理节点所消耗的资源可用于完成更多功能的函数，实现了对MCU的极大优化。
附图说明
图1是本发明的流程示意图。
图2是本发明实施例的码字xi的示意图。
图3是本发明实施例的蝶形结构图。
图4是本发明实施例蝶形结构图各节点图例，图4(1)是Dec.节点图例，图4(2)是g节点图例，图4(3)是f节点图例。
图5是本发明实施例蝶形结构图节点融合示意图。
图6是本发明实施例二叉树结构图。
图7是本发明实施例优化二叉树结构图。
图8是基于SSC算法的硬件顶层架构示意图。
图9是路径选择构架。
图10是路径选择构架。
具体实施方式
下面结合附图和实施例对本发明作进一步说明。
本发明提供了一种高资源利用率的极性译码批处理方法，参照图1，包括以下步骤：
搭建如图8所示的基于SSC算法的硬件顶层架构。将指令流(Instruction)加载到指令流寄存器(Instruction RAM)中，指令流被控制器(controller)获取；控制器释放一个信号量控制信道加载区(Channel Loader)将LLR值加载到信道寄存器(Channel RAM)中，LLR值不断进入处理单元(Processing Unit)进行处理；其中LLR值加载到信道寄存器的过程和处理单元进行处理的过程以流水线的工作形式分开进行；处理单元进行处理包括以下过程：
(1)对于每个待译码的字节，用克罗内克矩阵示意图表示其从y0y1y2y3y4y5y6y7译码为u0u1u2u3u4u5u6u7的过程：
若通过克罗内克矩阵对输入的码字ui进行极性编码得到码字xi，得到码字xi的示意图，如图2所示，编码的逆过程即译码过程，用克罗内克矩阵示意图表示其从y0y1y2y3y4y5y6y7译码为u0u1u2u3u4u5u6u7的过程；
(2)将码字ui通过克罗内克矩阵编码得到码字xi的过程用克罗内克矩阵示意图表示，将其中的加号符用f节点替换，将其中的连接符用g节点替换，得到蝶形结构图，如图3和图4所示；其中，f节点和g节点统称为PE节点；
传统的传统的SC算法译码过程直接利用蝶形结构图对图中的每个路径分别译码，编码后的码字序列x进入高斯信道后变为浮点型序列，由公式(1)得到最大似然比，将该似然比作为译码的输入。
每需要计算一个比特ui，都要得到相应的终端节度量值PM。PM的计算公式如下：
其中，PM(φ)＝0。f和g节点计算式如下：
其中，
可以看出，如果直接利用逆克罗内克矩阵译码，每译一比特码字需要计算一棵由7个PE节点构成、深度为3的译码树，且每个时钟周期可以计算一层上的PE节点。每个PE节点只计算一次，因此，所需要花费的时钟周期为2N-2(N为码长)。
因此，在传统的SC算法基础上，SSC算法做如下改进：
(3)对于(8，3)码，参照图5，将与y0、y1、y2、y3、y4、y5、y6和y7直接连接的4个f节点和4个g节点合并为一个集合形成根节点T1，将与T1中的4个f节点直接连接的2个f节点和2个g节点合并为一个集合形成T1节点的左子节点T2，将与T1中的4个g节点直接连接的2个f节点和2个g节点合并为一个集合形成T1节点的右子节点T3，将与T2中的2个f节点直接连接的1个f节点和1个g节点合并为一个集合形成T2节点的左子节点T4，将与T2中的2个g节点直接连接的1个f节点和1个g节点合并为一个集合形成T2节点的右子节点T5，将与T3中的2个f节点直接连接的1个f节点和1个g节点合并为一个集合形成T3节点的左子节点T6，将与T3中的2个g节点直接连接的1个f节点和1个g节点合并为一个集合形成T3节点的右子节点T7，将u0和u1分别作为T4的左子节点T8和右子节点T9，将u2和u3分别作为T5的左子节点T10和右子节点T11，将u4和u5分别作为T6的左子节点T12和右子节点T13，将u6和u7分别作为T7的左子节点T14和右子节点T15，其中u0、u1、u2、u3、u4、u5、u6和u7分别表示的节点为叶子节点，所有节点组成一棵如图6所示的译码树；
(4)根据译码树的满二叉树结构由根节点开始译码，得到每个叶子节点的值，完成译码过程。
步骤(4)中，所述的利用译码树的完全二叉树结构通过深度优先算法由根节点开始进行f运算和g运算，即克罗内克矩阵示意图所示的加号运算和连接运算，得到每个叶子节点的值，具体通过以下步骤完成译码过程：
参照图5，首先T1集合中的f节点进行f运算得到α值，T1将该值传递给T2，T2继续进行f运算得到自己的α值，将其传递给T4，T4的孩子节点均为叶子节点，T4进行f运算和g运算即可得到叶子节点T8和T9即待译码字u0和u1的值；
T4进行g运算得到β值传递给其父节点T2，T2继续进行g运算得到自己的β值，将其传递给右子节点T5，T5的孩子节点均为叶子节点，T5进行f运算和g运算即可得到叶子节点T10和T11即待译码字u2和u3的值；
T5将g运算得到的β值传递给其父节点T2，T2进行g运算得到其β值并将其传递给其父节点T1，T1为根节点，进行g运算得到其β值传递给右子节点T3；
T3首先利用β值进行f运算得到其α值，将该α值传递给其左子节点T6，T6的孩子节点均为叶子节点，T6进行f运算和g运算即可得到叶子节点T12和T13即待译码字u4和u5的值；
T6将g运算得到的β值传递给其父节点T3，T3继续进行g运算得到自己的β值，将其传递给右子节点T7，T7的孩子节点均为叶子节点，T7进行f运算和g运算即可得到叶子节点T14和T15即待译码字u6和u7的值，则完成译码过程。
Polar码在信道传输过程中，在某些特定位置上，正确率趋近于0或1，这些位置可以完全用作信息比特，在传输过程中不会出错或者传输错误率为100％，因此这些特定位置的码字能够确定。而另一位特殊位置上，正确率趋近于50％，无法确定传输的码字是什么。所以为了提高传输准确性，将正确率为50％的位附上0或1这样的固定比特，而不用来传输信息比特，能够使传输正确率达到最高。针对码字数N＝1024的情况，有一种信息比特和固定比特的排布：
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000100000000000000000000000000000000000000000000000000000000000000010000000000000000000000000000000100000000000101110001011101111111000000000000000000000000000000000000000000000000000000000000011100000000000000000000000100010111000000010001011100111111111111110000000000000001000000010001111100000011011111110111111111111111000101110111111101111111111111110111111111111111111111111111111100000000000000000000000000000000000000000000000100000001000101110000000000000001000000010111111100000111011111110111111111111111000000000000011100010111011111110001011101111111111111111111111100011111111111111111111111111111111111111111111111111111111111110000000100010111000101111111111100111111111111111111111111111111011111111111111111111111111111111111111111111111111111111111111101111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111。
其中所有的0表示固定比特位，不管穿什么信号都在该位附上0；1表示信息比特位，表示信息码字查到该位传输。
基于Polar码的这种特性，译码树还能进一步优化，步骤(4)可以通过以下步骤完成译码过程：
(4-1)参照图6，将译码树中的树节点分为三类，均由固定比特计算得到的节点作为N0节点(空心节点)，均由信息比特计算得到的节点作为N1节点(实心节点)，其他节点为混合节点(阴影节点)；注意到，两个固定比特经过多次计算依旧为固定比特，因而它所传递的β值其实是已知的，便可以不用再计算。而对于信息比特，已证明有：β＝h(α)，即对应于α序列，乘以它的相应大小的克罗内克矩阵即可得到译码结果。因此，可以将空心与实心节点分别融合成一个节点；
(4-2)若一个父节点到其叶子节点路径上的所有节点均为N0节点，并且叶子节点和父节点均为N0节点，则将该父节点、父节点到其叶子节点路径上的所有节点以及叶子节点合并为一个树节点；若一个父节点到其叶子节点路径上的所有节点均为N1节点，并且叶子节点和父节点均为N1节点，则将该父节点、父节点到其叶子节点路径上的所有节点以及叶子节点合并为一个树节点；结果如图7所示；
(4-3)根据译码树的二叉树结构由根节点开始译码，得到每个叶子节点的值，完成译码过程。
基于这次简化，可以看出白色节点的计算被省去了，黑色节点的计算仅需一步。因此在这个(8，3)码的例子中，处理延时由第一次优化得到的2N-2＝14个时钟周期简化至仅5个时钟周期便得以完成。
之后，处理单元通过α-寄存器(α-RAM)和β-寄存器(β-RAM)来获取α和β的值，每译出一比特码字，将送入码字寄存器(codeword RAM)中寄存；
最后从码字寄存器中获取译码结果。
Instruction通过生成的译码树获得，由相应程序烧写进入。经过Instructions的预编译后，controller的任务便相对轻松，从上述可以看到，该结构完成的功能有：获取与解码Instructions，激活LLR值的加载以及触发计算。
Instruction的作用是用于指示在该时钟周期里processing部分执行的功能函数。当processing中所包含的处理子模块固化后，根据Instruction指令来实现批处理的模式。
所述Instruction指令包括以下函数：
| 函数 | 功能 |
| F | f运算 |
| G | g运算 |
| Combine | 非叶子节点的情况下计算β |
| B0 | 叶子节点通过过零检测得到β |
| Multi | 做克罗内克矩阵乘积 |
表一 Instruction指令对应函数表
其中每一个Instruction需要占用4比特来表示，3比特用于表示相应的处理函数，1比特用于指示参与计算的是左孩子还是右孩子。从上文的算法设计中可知处理码长为N比特的码字，由于固定比特的存在，每处理一帧所需要的Instructions的数目不多于2N-2，因此，Instruction总共占据的内存不多于4(2N-2)比特。
为实现高吞吐量，将α和β的读和写分开进行，因此对应的α-寄存器(α-RAM)和β-寄存器(β-RAM)含有双向通道的结构。每当处理完一次运算，将计算值存入α-寄存器(α-RAM)或β-寄存器(β-RAM)，并将新的一组α或β将被加载到处理单元中。由1024比特生成的译码树共有2N-1即2047个节点，因此α-寄存器所需空间为2N*LLR所需比特数，即2N*15bit，β-寄存器所需空间为2Nbit。α-路由(α-router)和β-路由(β-router)均是寻址单元。信道寄存器(Channel RAM)所需的空间大小均为N*15bit，码字寄存器所需空间大小为Nbit。
路径选择部分用于从2L个PM值中筛选出L个最大的值，其硬件架构如图9和图10所示。由已知的推导得到比较过程需要用到L(2L-1)个比较器，每译出一帧码字所 需时钟周期估计为RN，其中R表示的是码率。为增加其吞吐量，在路径选择的输入端加一寄存器。指针内存(Pointer Memory)中存储有L·(log2N-1)个元素用于存储L个路径值。因此需要log2L个比特来表示这一路径。因此，Pointer Memory所需的内存空间为L·log2L·(log2N-1)比特。
Claims (3)
1.一种高资源利用率的极性译码批处理方法，其特征在于包括以下步骤：
(1)对于每个待译码的字节，用克罗内克矩阵示意图表示其从y0y1y2y3y4y5y6y7译码为u0u1u2u3u4u5u6u7的过程；
(2)将克罗内克矩阵示意图内加号运算作为f节点，连接运算作为g节点；
(3)将与y0、y1、y2、y3、y4、y5、y6和y7直接连接的4个f节点和4个g节点合并为一个集合形成根节点T1，将与T1中的4个f节点直接连接的2个f节点和2个g节点合并为一个集合形成T1节点的左子节点T2，将与T1中的4个g节点直接连接的2个f节点和2个g节点合并为一个集合形成T1节点的右子节点T3，将与T2中的2个f节点直接连接的1个f节点和1个g节点合并为一个集合形成T2节点的左子节点T4，将与T2中的2个g节点直接连接的1个f节点和1个g节点合并为一个集合形成T2节点的右子节点T5，将与T3中的2个f节点直接连接的1个f节点和1个g节点合并为一个集合形成T3节点的左子节点T6，将与T3中的2个g节点直接连接的1个f节点和1个g节点合并为一个集合形成T3节点的右子节点T7，将u0和u1分别作为T4的左子节点T8和右子节点T9，将u2和u3分别作为T5的左子节点T10和右子节点T11，将u4和u5分别作为T6的左子节点T12和右子节点T13，将u6和u7分别作为T7的左子节点T14和右子节点T15，其中u0、u1、u2、u3、u4、u5、u6和u7分别表示的节点为叶子节点，所有节点组成一棵译码树；
(4)根据译码树的满二叉树结构由根节点开始译码，得到每个叶子节点的值，完成译码过程。
2.根据权利要求1所述的高资源利用率的极性译码批处理方法，其特征在于：步骤(4)中，利用译码树的满二叉树结构通过深度优先算法由根节点开始进行f运算和g运算，得到每个叶子节点的值。
3.根据权利要求1所述的高资源利用率的极性译码批处理方法，其特征在于：步骤(4)所述的利用译码树的满二叉树结构由根节点开始译码，得到每个叶子节点的值，具体包括以下过程：
(4-1)将译码树中的树节点分为三类，均由固定比特计算得到的节点作为N0节点，均由信息比特计算得到的节点作为N1节点，其他节点为混合节点；
(4-2)若一个父节点到其叶子节点路径上的所有节点均为N0节点，并且叶子节点和父节点均为N0节点，则将该父节点、父节点到其叶子节点路径上的所有节点以及叶子节点合并为一个树节点；若一个父节点到其叶子节点路径上的所有节点均为N1节点，并且叶子节点和父节点均为N1节点，则将该父节点、父节点到其叶子节点路径上的所有节点以及叶子节点合并为一个树节点；
(4-3)根据译码树的二叉树结构由根节点开始译码，得到每个叶子节点的值，完成译码过程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510844808.2A CN105356891B (zh) | 2015-11-26 | 2015-11-26 | 一种高资源利用率的极性译码批处理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510844808.2A CN105356891B (zh) | 2015-11-26 | 2015-11-26 | 一种高资源利用率的极性译码批处理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105356891A CN105356891A (zh) | 2016-02-24 |
| CN105356891B true CN105356891B (zh) | 2018-11-27 |
Family
ID=55332789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510844808.2A Expired - Fee Related CN105356891B (zh) | 2015-11-26 | 2015-11-26 | 一种高资源利用率的极性译码批处理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105356891B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10447435B2 (en) * | 2016-08-19 | 2019-10-15 | Huawei Technologies Co., Ltd. | Reduced-stage polar decoding |
| CN106788453B (zh) * | 2016-11-11 | 2020-06-19 | 山东科技大学 | 一种并行的极化码译码方法及装置 |
| CN109802690B (zh) * | 2017-11-17 | 2022-04-22 | 中兴通讯股份有限公司 | 译码方法、装置和计算机可读存储介质 |
| CN109274460B (zh) * | 2018-09-14 | 2021-01-08 | 北京邮电大学 | 一种多比特并行结构串行抵消译码方法和装置 |
| CN111371464B (zh) * | 2018-12-26 | 2023-09-08 | 深圳市海思半导体有限公司 | 一种Polar码的译码方法及装置、设备 |
| CN109995381B (zh) * | 2019-04-09 | 2022-09-13 | 合肥工业大学 | 一种基于预判机制的极化码译码系统及其方法 |
| CN111404557B (zh) * | 2020-03-15 | 2021-09-24 | 中国地质大学（武汉） | 一种快速译码方法、设备及存储设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102122966A (zh) * | 2011-04-15 | 2011-07-13 | 北京邮电大学 | 基于信道极化的交错结构重复码的编码器及其编译码方法 |
| CN103220002A (zh) * | 2012-01-18 | 2013-07-24 | 北京大学 | 一种消除译码器访问冲突的准循环ldpc码构造方法 |
| CN104821863A (zh) * | 2015-05-09 | 2015-08-05 | 西安电子科技大学 | 一种无速率Spinal码的前向堆栈译码方法 |
| CN105049061A (zh) * | 2015-04-28 | 2015-11-11 | 北京邮电大学 | 基于超前计算的高维基极化码译码器和极化码译码方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6789227B2 (en) * | 2001-07-05 | 2004-09-07 | International Business Machines Corporation | System and method for generating low density parity check codes using bit-filling |
-
2015
- 2015-11-26 CN CN201510844808.2A patent/CN105356891B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102122966A (zh) * | 2011-04-15 | 2011-07-13 | 北京邮电大学 | 基于信道极化的交错结构重复码的编码器及其编译码方法 |
| CN103220002A (zh) * | 2012-01-18 | 2013-07-24 | 北京大学 | 一种消除译码器访问冲突的准循环ldpc码构造方法 |
| CN105049061A (zh) * | 2015-04-28 | 2015-11-11 | 北京邮电大学 | 基于超前计算的高维基极化码译码器和极化码译码方法 |
| CN104821863A (zh) * | 2015-05-09 | 2015-08-05 | 西安电子科技大学 | 一种无速率Spinal码的前向堆栈译码方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105356891A (zh) | 2016-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105356891B (zh) | 一种高资源利用率的极性译码批处理方法 | |
| CN105049061B (zh) | 基于超前计算的高维基极化码译码器和极化码译码方法 | |
| Harshini et al. | Design of hybrid sorting unit | |
| CN107294539B (zh) | 一种准动态霍夫曼硬件编码器及编码方法 | |
| CN110022188B (zh) | 基于冻结比特对的极化码编码方法及极化码串行抵消译码方法和电路 | |
| CN104092470B (zh) | 一种Turbo码译码装置及方法 | |
| WO2019214141A1 (zh) | 编码方法、设备及可读存储介质 | |
| CN110138390A (zh) | 一种基于深度学习的极化码sscl算法译码器 | |
| CN110601700B (zh) | 一种适用于极化码串行抵消列表译码算法的硬件排序器 | |
| CN107565974B (zh) | 一种静态哈夫曼并行全编码实现方法 | |
| CN108965878B (zh) | 一种熵解码方法及装置 | |
| CN109936441B (zh) | 一种基于数据存储的流水sha256硬件实现方法 | |
| WO2019214140A1 (zh) | 编码方法、设备及可读存储介质 | |
| CN101090274A (zh) | 一种维特比译码器及其回溯译码方法和回溯译码装置 | |
| WO2022089429A1 (zh) | 一种译码方法及装置 | |
| CN113381769B (zh) | 一种基于fpga的译码器 | |
| CN103260154B (zh) | 一种基于128-eia3的完整性保护增强方法 | |
| CN103905066A (zh) | Turbo码译码装置和方法 | |
| CN108566210B (zh) | 兼容IEEE 802.11n标准的LDPC编码系统及方法、LDPC编码器 | |
| Chen et al. | Huffman coding method based on parallel implementation of FPGA | |
| CN105933704B (zh) | 一种基于Huffman解码的方法和装置 | |
| Schütz et al. | A practical comparison of 2-phase delay insensitve communication protocols | |
| Babu et al. | Low-Complexity Successive Cancellation Decoder with Scan Chain | |
| CN113422670B (zh) | 一种低复杂度七路ccsds标准近地通信编码器及控制方法 | |
| CN116015546B (zh) | 一种基于FPGA的任意长度turbo码速率匹配方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181127 Termination date: 20191126 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |