CN105338277B - Dp视频信号的时序恢复装置及方法 - Google Patents

Dp视频信号的时序恢复装置及方法 Download PDF

Info

Publication number
CN105338277B
CN105338277B CN201510653973.XA CN201510653973A CN105338277B CN 105338277 B CN105338277 B CN 105338277B CN 201510653973 A CN201510653973 A CN 201510653973A CN 105338277 B CN105338277 B CN 105338277B
Authority
CN
China
Prior art keywords
signal
pixel
module
clock
doubleclocking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510653973.XA
Other languages
English (en)
Other versions
CN105338277A (zh
Inventor
秦立
郑增强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Jingce Electronic Group Co Ltd
Original Assignee
Wuhan Jingce Electronic Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Jingce Electronic Group Co Ltd filed Critical Wuhan Jingce Electronic Group Co Ltd
Priority to CN201510653973.XA priority Critical patent/CN105338277B/zh
Publication of CN105338277A publication Critical patent/CN105338277A/zh
Application granted granted Critical
Publication of CN105338277B publication Critical patent/CN105338277B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明涉及DP视频信号技术领域，具体涉及DP视频信号的时序恢复装置及方法。包括DP解码模块、视频时序产生模块、双时钟先入先出模块、控制模块和锁相环模块。DP解码生成MSA参数、第一视频像素、链路时钟和链路速率；按照链路时钟存储DP解码所得的第一视频像素；根据DP解码所得的MSA参数和链路速率配置锁相环分频比，并根据该分频比生成像素时钟；根据DP解码所得的MSA参数按照像素时钟生成行同步信号VS、场同步信号HS、有效显示数据选通信号DE；将行同步信号VS、场同步信号HS、有效显示数据选通信号DE作为双时钟先入先出模块的数据读取控制信号，按照像素时钟读取第一视频像素，并生成第二视频像素输出。只需要FPGA就可以实现DP信号转其它视频信号，省了DDR外部存储器及其供电部分，PCB布局难度减小系统稳定性更高。

Description

DP视频信号的时序恢复装置及方法
技术领域
本发明涉及DP视频信号技术领域，具体涉及DP视频信号的时序恢复装置及方法。
背景技术
DP(DisplayPort)作为高带宽的数字显示接口，能够支持高分辨率和高帧率，在模组测试领域中常用作视频源的输入接口。但由于DP接口是基于微包结构的特殊性，传统的视频接口转换中为实现Pattern Timing的精确实现，通常采用基于DDR外部存储器(DoubleData Rate双倍速率同步动态随机存储器)缓冲的转接方案。FPGA与DDR外部存储器之间PCB设计布局走线难度大，且信号质量易受到其它信号的干扰；同时，FPGA对DDR数据的读写复杂，整个电路成本高，维护困难。
发明内容
为解决上述技术问题，本发明提供了一种无需使用DDR外部存储器即可实现DP视频信号转换，且读写简单的DP视频信号的时序恢复装置及方法。
对于本发明一种DP视频信号的时序恢复装置，其技术方案为，包括DP解码模块、视频时序产生模块、双时钟先入先出模块、控制模块和锁相环模块；
所述视频时序产生模块接收DP解码模块输出的MSA参数和锁相环模块输出的像素时钟，并根据MSA参数按照像素时钟生成行同步信号VS、场同步信号HS、有效显示数据选通信号DE；
所述双时钟先入先出模块接收DP解码模块输送的第一视频像素、链路时钟，并按照链路时钟存储第一视频像素，同时接收锁相环模块输入的像素时钟和视频时序产生模块输送的行同步信号VS、场同步信号HS、有效显示数据选通信号DE，将行同步信号VS、场同步信号HS、有效显示数据选通信号DE作为双时钟先入先出模块的数据读取控制信号，按照像素时钟读取第一视频像素，并生成第二视频像素输出；
所述控制模块数据输入端接收DP解码模块的MSA参数和链路速率，并根据MSA参数及链路速率生成锁相环控制信号；
所述锁相环模块的参考时钟输入端接收DP解码模块输送的的链路时钟，控制端接收控制模块输出的锁相环控制信号，并根据锁相环控制信号生成像素时钟。
进一步的，所述双时钟先入先出模块根据第一视频像素和第二视频像素的平衡状态生成双时钟先入先出模块状态信号，所述双时钟先入先出模块的双时钟先入先出模块状态信号输出端与控制模块的调节信号接收端连接。
对于本发明一种DP视频信号的时序恢复方法，其技术方案为，包括以下步骤：
步骤1)：DP解码生成MSA参数、第一视频像素、链路时钟和链路速率；
步骤2)：按照链路时钟存储DP解码所得的第一视频像素；
步骤3)：根据DP解码所得的MSA参数和链路速率配置锁相环分频比，并根据该分频比生成像素时钟；
步骤4)：根据DP解码所得的MSA参数按照像素时钟生成行同步信号VS、场同步信号HS、有效显示数据选通信号DE；
步骤5)：将行同步信号VS、场同步信号HS、有效显示数据选通信号DE作为双时钟先入先出模块(4)的数据读取控制信号，按照像素时钟读取第一视频像素，并生成第二视频像素输出。
进一步的，所述步骤3)中，双时钟先入先出模块检测第一视频像素、第二视频像素有效数据的平衡状态，根据该平衡状态生成双时钟先入先出模块状态信号，并将该状态信号发送给控制模块，所述控制模块根据该状态信息配置锁相环分频比系数，对像素时钟进行微调。
进一步的，当所述第一视频像素写入速度大于第二视频像素读取速度，则提高像素时钟；
当所述第一视频像素写入速度小于第二视频像素读取速度，则降低像素时钟。
进一步的，所述步骤5)中，以所述像素时钟作为双时钟先入先出模块的数据读取时钟，以所述行同步信号VS作为复位控制信号，以所述场同步信号HS、有效显示数据选通信号DE作为双时钟先入先出模块的读取使能信号，当行同步信号VS有效时双时钟先入先出模块状态信号复位到初始状态，当场同步信号HS、有效显示数据选通信号DE同时有效时开始读取数据，并将读到的数据输出作为第二视频像素。
本发明的有益效果：本发明利用锁相环生成像素时钟，控制视频信号的读取，并根据写入与写出的速率控制像素时钟的微调，保证生成具有严格时序的视频信号。只需要FPGA就可以实现DP信号转其它视频信号，省了DDR外部存储器及其供电部分，PCB布局难度减小，PCB板尺寸减少，成本降低；电源功耗降低，程序代码相对简单，运行速度快；系统稳定性更高。
附图说明
图1为本发明模块连接示意图；
图中：1—DP解码模块、2—控制模块、3—锁相环模块、4—双时钟先入先出模块、5—视频时序产生模块。
具体实施方式
以下结合附图和具体实施例对本发明作进一步的详细说明：
如图1所示，本发明所示装置包括DP解码模块1、视频时序产生模块5、双时钟先入先出模块4、控制模块2和锁相环模块3。
视频时序产生模块5接收DP解码模块1输出的MSA参数和锁相环模块3输出的像素时钟，根据MSA参数(Measurement System Analysis测量系统分析参数)按照像素时钟生成场同步信号VS、行同步信号HS、有效显示数据选通信号DE。双时钟先入先出模块(DoubleClock First In First Out)4，即写入时钟和读取时钟可以不相同的先入先出队列。接收DP解码模块1输送的第一视频像素、链路时钟，按照链路时钟存储第一视频像素，接收锁相环模块3输入的像素时钟和视频时序产生模块输送的行同步信号VS、场同步信号HS、有效显示数据选通信号DE，将行同步信号VS、场同步信号HS、有效显示数据选通信号DE作为双时钟先入先出模块4的数据读取控制信号，按照像素时钟读取第一视频像素，并生成第二视频像素输出。双时钟先入先出模块4根据第一视频像素和第二视频像素的平衡状态生成双时钟先入先出模块状态信号，双时钟先入先出模块4的双时钟先入先出模块状态信号输出端与控制模块的调节信号接收端连接，控制模块2数据输入端与DP解码模块1的MSA参数输出端和链路速率输出端相连，根据MSA参数及链路速率生成锁相环控制信号。锁相环模块3的参考时钟输入端与DP解码模块1的链路时钟输出端连接，控制端与控制模块2的锁相环控制信号输出端连接，根据锁相环控制信号生成像素时钟。
进行时序恢复时，包括以下步骤：
步骤1)：DP解码生成MSA参数、第一视频像素、链路时钟和链路速率。DP解码模块1的DP源信号是由MSA参数和视频数据等组成，通过DP解码模块1解码生成MSA参数、第一视频像素、链路时钟和链路速率。其中，MSA参数中包括如前肩、后肩、脉宽、以及场消隐和行消隐等参数。
步骤2)：按照链路时钟存储DP解码所得的第一视频像素。第一视频像素内包含一个数据使能信号，当该数据使能信号有效时，双时钟先入先出模块4将链路时钟作为写入时钟，将第一视频像素存储进双时钟先入先出模块4。
步骤3)：根据DP解码所得的MSA参数和链路速率配置锁相环分频比，并根据该分频比生成像素时钟。控制模块2接收MSA参数和链路速率(即DP链路的信号传输速率，常用的速率为1.62Gbps，2.7Gbps，5.4Gbps)，根据链路速率以及MSA参数中的像素时钟信息MVID、NVID配置锁相环分频比，将包含锁相环分频比信息的锁相环控制信号输出给锁相环模块3。锁相环模块3以输入的链路时钟作为参考时钟，根据锁相环控制信号生成与链路时钟同源的初始像素时钟，再通过微调来得到更为精确的像素时钟，并将该像素时钟输出给双时钟先入先出模块4和视频时序产生模块5。
步骤4)：根据DP解码所得的MSA参数按照像素时钟生成行同步信号VS、场同步信号HS、有效显示数据选通信号DE。视频时序产生模块5接收DP解码模块1输出的MSA参数和锁相环模块3输出的像素时钟，根据MSA参数按照像素时钟通过(但不限于)使用行列计数方式生成行同步信号VS、场同步信号HS、有效显示数据选通信号DE。
步骤5)：将行同步信号VS、场同步信号HS、有效显示数据选通信号DE作为双时钟先入先出模块(4)的数据读取控制信号，按照像素时钟读取第一视频像素，并生成第二视频像素输出。以像素时钟作为双时钟先入先出模块4的数据读取时钟，以行同步信号VS作为复位控制信号，以场同步信号HS、有效显示数据选通信号DE作为双时钟先入先出模块4的读取使能信号，当行同步信号VS有效时双时钟先入先出模块状态信号复位到初始状态，当场同步信号HS、有效显示数据选通信号DE同时有效时开始读取数据，并将读到的数据输出作为第二视频像素。
双时钟先入先出模块4检测第一视频像素、第二视频像素有效数据的平衡状态，根据该平衡状态生成双时钟先入先出模块状态信号。双时钟先入先出模块状态信号主要有Full和Empty。Full表示双时钟先入先出模块4中数据上溢出了，当写入速度快于读取速度时会激活Full信号；Empty表示双时钟先入先出模块4中数据下溢出了，当写入速度慢于读取速度时会激活Empty信号。双时钟先入先出模块4将生成的双时钟先入先出模块状态信号发送给控制模块2，控制模块2根据该状态信息配置锁相环分频比系数，对像素时钟进行微调。当第一视频像素写入速度大于第二视频像素读取速度，则提高像素时钟；当第一视频像素写入速度小于第二视频像素读取速度，则降低像素时钟。也可以通过一个环路滤波装置对Full和Empty信号作处理后作为分频比的控制信号。
以上所述，仅为本发明的具体实施方式，应当指出，任何熟悉本领域的技术人员在本发明所揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (6)

1.一种DP视频信号的时序恢复装置，包括DP解码模块(1)，其特征在于，还包括视频时序产生模块(5)、双时钟先入先出模块(4)、控制模块(2)和锁相环模块(3)；
所述视频时序产生模块(5)接收DP解码模块(1)输出的MSA参数和锁相环模块(3)输出的像素时钟，并根据MSA参数按照像素时钟生成行同步信号VS、场同步信号HS、有效显示数据选通信号DE；
所述双时钟先入先出模块(4)接收DP解码模块(1)输送的第一视频像素、链路时钟，并按照链路时钟存储第一视频像素，同时接收锁相环模块(3)输入的像素时钟和视频时序产生模块(5)输送的行同步信号VS、场同步信号HS、有效显示数据选通信号DE，将行同步信号VS、场同步信号HS、有效显示数据选通信号DE作为双时钟先入先出模块(4)的数据读取控制信号，按照像素时钟读取第一视频像素，并生成第二视频像素输出；
所述控制模块(2)数据输入端接收DP解码模块(1)的MSA参数和链路速率，并根据MSA参数及链路速率生成锁相环控制信号；
所述锁相环模块(3)的参考时钟输入端接收DP解码模块(1)输送的的链路时钟，控制端接收控制模块(2)输出的锁相环控制信号，并根据锁相环控制信号生成像素时钟；
所述MSA参数为测量系统分析参数。
2.如权利要求1所述的DP视频信号的时序恢复装置，其特征在于：所述双时钟先入先出模块(4)根据第一视频像素和第二视频像素的平衡状态生成双时钟先入先出模块状态信号，所述双时钟先入先出模块(4)的双时钟先入先出模块状态信号输出端与控制模块(2)的调节信号接收端连接。
3.一种应用如权利要求1所述DP视频信号的时序恢复装置进行时序恢复的方法，其特征在于，包括以下步骤：
步骤1)：DP解码生成MSA参数、第一视频像素、链路时钟和链路速率；
步骤2)：按照链路时钟存储DP解码所得的第一视频像素；
步骤3)：根据DP解码所得的MSA参数和链路速率配置锁相环分频比，并根据该分频比生成像素时钟；
步骤4)：根据DP解码所得的MSA参数按照像素时钟生成行同步信号VS、场同步信号HS、有效显示数据选通信号DE；
步骤5)：将行同步信号VS、场同步信号HS、有效显示数据选通信号DE作为双时钟先入先出模块(4)的数据读取控制信号，按照像素时钟读取第一视频像素，并生成第二视频像素输出；
所述MSA参数为测量系统分析参数。
4.如权利要求3所述DP视频信号的时序恢复方法，其特征在于：所述双时钟先入先出模块(4)检测第一视频像素、第二视频像素有效数据的平衡状态，根据该平衡状态生成双时钟先入先出模块状态信号，并将该状态信号发送给控制模块(2)，所述控制模块(2)根据该状态信息配置锁相环分频比系数，对像素时钟进行微调。
5.如权利要求4所述DP视频信号的时序恢复方法，其特征在于：
当所述第一视频像素写入速度大于第二视频像素读取速度，则提高像素时钟；
当所述第一视频像素写入速度小于第二视频像素读取速度，则降低像素时钟。
6.如权利要求3所述DP视频信号的时序恢复方法，其特征在于：所述步骤5)中，以所述像素时钟作为双时钟先入先出模块(4)的数据读取时钟，以所述行同步信号VS作为复位控制信号，以所述场同步信号HS、有效显示数据选通信号DE作为双时钟先入先出模块(4)的读取使能信号，当行同步信号VS有效时双时钟先入先出模块状态信号复位到初始状态，当场同步信号HS、有效显示数据选通信号DE同时有效时开始读取数据，并将读到的数据输出作为第二视频像素。
CN201510653973.XA 2015-10-10 2015-10-10 Dp视频信号的时序恢复装置及方法 Active CN105338277B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510653973.XA CN105338277B (zh) 2015-10-10 2015-10-10 Dp视频信号的时序恢复装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510653973.XA CN105338277B (zh) 2015-10-10 2015-10-10 Dp视频信号的时序恢复装置及方法

Publications (2)

Publication Number Publication Date
CN105338277A CN105338277A (zh) 2016-02-17
CN105338277B true CN105338277B (zh) 2018-10-16

Family

ID=55288526

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510653973.XA Active CN105338277B (zh) 2015-10-10 2015-10-10 Dp视频信号的时序恢复装置及方法

Country Status (1)

Country Link
CN (1) CN105338277B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106791552A (zh) * 2016-12-23 2017-05-31 龙迅半导体（合肥）股份有限公司 一种重构视频时序的方法及装置
CN108347599B (zh) * 2018-01-26 2019-07-30 郑州云海信息技术有限公司 一种基于fpga的视频信号有效性判断方法及系统
CN111669635B (zh) * 2020-06-15 2022-04-29 武汉精立电子技术有限公司 一种基于视频接口的时钟传输、恢复方法及装置
CN114500986A (zh) * 2021-12-20 2022-05-13 北京镁伽科技有限公司 基于fpga的时序同步方法、装置及pg设备
CN115426438B (zh) * 2022-11-03 2023-01-10 基石酷联微电子技术（北京）有限公司 一种dp视频信号时序恢复装置及其工作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104954723A (zh) * 2015-06-29 2015-09-30 武汉精测电子技术股份有限公司 Lvds视频信号转换为1lane dp视频信号的方法及系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8217689B2 (en) * 2010-01-19 2012-07-10 Integrated Device Technology, Inc. Method and circuit for DisplayPort video clock recovery

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104954723A (zh) * 2015-06-29 2015-09-30 武汉精测电子技术股份有限公司 Lvds视频信号转换为1lane dp视频信号的方法及系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A Link Layer Design for DisplayPort Interface;Hyun-Bae Jin;《Journal of IKEEE》;20100407;第14卷(第4期);第297-304页 *
基于DisplayPort接口的高清视频传输方案;张虎等;《电视技术》;20140202;第38卷(第3期);第43-47页 *

Also Published As

Publication number Publication date
CN105338277A (zh) 2016-02-17

Similar Documents

Publication Publication Date Title
CN105338277B (zh) Dp视频信号的时序恢复装置及方法
CN103021378B (zh) 一种多屏拼接显示装置和方法
CN101000755B (zh) 多屏显示拼接控制器
CN105721818B (zh) 一种信号转换方法及装置
CN101516015B (zh) 多路视频数据采集处理和传输的方法
CN103595924B (zh) 一种基于Cameralink的图像融合系统及其方法
CN101764921A (zh) 3g-sdi高清数字视频帧同步系统
CN103065595B (zh) 一种液晶显示面板的驱动方法、驱动电路及液晶显示装置
CN202475590U (zh) 视频预处理装置
CN109714621A (zh) 一种时序可配置的多路动态视频模拟方法及其处理系统
CN201623760U (zh) 3g-sdi高清数字视频帧同步器
CN101577806A (zh) 一种视频终端
CN105472203A (zh) Genlock同步锁相系统及方法
CN101383913B (zh) 显示叠加控制系统及其控制方法
CN200983644Y (zh) 多屏显示拼接控制装置
CN106878650A (zh) 一种dvi到vga视频转换装置及其方法
CN206596114U (zh) 一种dvi到vga视频转换装置
CN108495070A (zh) 实现数字视频单像素输入输出多像素处理的方法及装置
CN105516632B (zh) Lvds视频信号转换为dp1.2视频信号的方法及系统
CN204697188U (zh) Hdmi接口超高清图像信号源
CN204859359U (zh) 一种全高清多媒体信号分配器
CN204217046U (zh) 电视信号发生器
CN204836399U (zh) 一种接收HDI-SDI和Cameralink接口的视频显示模块
CN109873954A (zh) 一种基于FPGA实现Bayer阵列彩色恢复方法
TW202002604A (zh) 影像處理方法及電子設備

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 430070 Hubei Province, Wuhan city Hongshan District Road No. 48 bookstore (North Industrial Park) 1 building 11 layer

Applicant after: Wuhan fine test electronics group Limited by Share Ltd

Address before: 430070 Hongshan entrepreneurship center, No. 53, Nanhu Avenue, Hongshan District, Wuhan, Hubei Province, 4

Applicant before: Wuhan Jingce Electronic Technology Co., Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant