CN105334085B - 样品制备方法以及二次离子质谱分析方法 - Google Patents

Abstract

本发明揭示了一种样品制备方法，包括：提供一半导体芯片，包括若干规则排列的待测结构；对所述半导体芯片的正面进行剥离，并判断所述待测结构的位置分布；对所述半导体芯片的横截面进行腐蚀处理，并判断所述待测结构的深度以及所述待测结构在所述横截面的宽度；根据所述待测结构的位置分布、深度以及宽度，在所述半导体芯片的正面制备至少一开孔，所述开孔位于其中一个所述待测结构的至少两个侧面，所述开孔的深度大于等于所述待测结构的深度；对所述半导体芯片的背面进行研磨，直至露出所述开孔，得到分析样品。本发明还提供一种使用所述分析样品的二次离子质谱分析方法，所述分析样品的表面平整，分析区域大，有利于提高测试分析的准确性。

Description

样品制备方法以及二次离子质谱分析方法

技术领域

本发明涉及半导体测试分析技术领域，特别是涉及一种样品制备方法以及二次离子质谱分析方法。

背景技术

半导体制造是一个工艺极其复杂的过程，在整个半导体制造过程中，需要对所制造产品进行各种检测，以确定所制造产品是否符合设计要求，进而保证半导体产品的质量。

例如，离子注入是半导体制造中十分重要的一道工序。离子注入包括不同类型的离子注入，典型的是N型离子的注入和P型离子的注入。在半导体制造中N型离子注入中以磷(P)和砷(As)为主，P型离子以硼(B)和铟(In)为主。离子注入是在密封的反应腔内进行。目前的反应腔多是弧电反应腔，在进行离子注入时，将离子源和预注离子的晶圆放入反应腔，然后电离离子，通过电磁场对离子进行筛选，同时提高筛选的离子能量，最后将其注入晶圆。在通过电磁场对电离进行筛选时，电磁场是通过荷质比对反应腔内的离子进行筛选。在进行这种离子筛选的时候，容易将荷质比与预筛选的离子相同的离子误选中注入晶圆，这样便会使注入离子受到其他离子的污染。

为了检测注入晶圆的离子是否有其他污染离子，目前往往利用二次离子质谱分析的技术。二次离子质谱分析(Secondary Ion Mass Spectroscopy，简称SIMS)是利用质谱法分析由初级离子入射靶材后所溅射产生的二次离子，从而获取材料表面或深度剖面元素信息的一种分析方法。SIMS可以分析包括氢在内的全部元素并能给出同位素的信息，分析化合物组分和分子结构。二次离子质谱分析的方法具有很高的灵敏度，可达到ppm(part permillion，即百万分之一)甚至ppb(part per billion，即十亿分之一)的量级，因此广泛应用于材料的分析领域。

由于二次离子质谱分析的特点，对样品有一定的要求：首先，样品的表面应尽量保持洁净和平坦；其次，样品需预留足够的分析区域面积；另外，样品需具有较好的导电性。然而，在现有技术中，对于一些特定的样品(如一些已经所有工艺流程的样品)，样品的正面太粗糙、分析区域小或导电性差，使得二次离子质谱的分析结果的准确性和参考价值大大降低。

发明内容

本发明的目的在于，提供一种样品制备方法以及二次离子质谱分析方法，提高测试分析的准确性。

为解决上述技术问题，本发明提供一种样品制备方法，包括：

提供一形成有若干规则排列的待测结构的半导体芯片，所述半导体芯片包括正面、与所述正面相对的背面以及垂直于所述正面和背面的横截面；

对所述半导体芯片的正面进行剥离，剥离至所述待测结构所在膜层的上一层膜层，根据所述待测结构所在膜层的上一层膜层的结构，判断所述待测结构的位置分布；

对所述半导体芯片的横截面进行腐蚀处理，根据所述腐蚀处理的结果，判断所述待测结构的深度以及所述待测结构在所述横截面的宽度；

根据所述待测结构的位置分布、深度以及宽度，从所述半导体芯片的正面制备至少一开孔，所述开孔位于其中一个所述待测结构的至少两个侧面，所述开孔的深度大于等于所述待测结构的深度；

对所述半导体芯片的背面进行研磨，直至露出所述开孔，得到分析样品。

可选的，在所述样品制备方法中，在所述半导体芯片的正面制备至少一开孔的步骤和对所述半导体芯片的背面进行研磨的步骤之间，还包括：

在所述开孔内填充导电材料。

可选的，在所述样品制备方法中，所述导电材料为铂。

可选的，在所述样品制备方法中，在对所述半导体芯片的正面进行剥离的步骤和对所述半导体芯片的横截面进行腐蚀处理的步骤之间，还包括：

采用聚焦离子束对所述半导体芯片的横截面进行预处理。

可选的，在所述样品制备方法中，在所述半导体芯片的正面制备至少一开孔的步骤和对所述半导体芯片的背面进行研磨的步骤之间，还包括：

在所述半导体芯片的正面粘贴一基板。

可选的，在所述样品制备方法中，所述基板为导电基板，所述半导体芯片和所述导电基板通过导电胶粘贴。

可选的，在所述样品制备方法中，对所述半导体芯片的背面进行研磨的步骤包括：

对所述半导体芯片的背面进行粗磨，直至所述半导体芯片的背面表面距所述开孔50nm～1000nm；

对所述半导体芯片的背面进行细磨，露出所述开孔。

可选的，在所述样品制备方法中，所述半导体芯片包括若干层叠的膜层，所述待测结构在其中一个所述膜层内排列。

可选的，在所述样品制备方法中，所述腐蚀处理的处理液包括氢氟酸、硝酸和乙酸中的一种或几种的组合，所述腐蚀处理的处理时间为10s～30s。

可选的，在所述样品制备方法中，在所述半导体芯片的正面制备一个所述开孔，所述开孔为环形，并包围所述一个待测结构。

可选的，在所述样品制备方法中，在所述半导体芯片的正面制备四个所述开孔，所述开孔为条形，四个所述开孔围绕在所述一个待测结构的四周。

可选的，在所述样品制备方法中，采用聚焦离子束在所述半导体芯片的正面制备至少一所述开孔。

根据本发明的另一面，还提供一种二次离子质谱分析方法，包括：

提供采用如上任意一种所述样品制备方法制备的所述分析样品；

根据所述开孔确定所述一个待测结构的位置；

从所述分析样品被研磨过的一面，对所述一个待测结构进行二次离子质谱分析。

与现有技术相比，本发明提供的样品制备方法以及二次离子质谱分析方法具有以下优点：

在本发明提供的样品制备方法中，对所述半导体芯片的正面进行剥离，并经过对所述半导体芯片的横截面进行腐蚀处理后，在所述半导体芯片的正面制备至少一开孔，所述开孔位于其中一个所述待测结构的至少两个侧面，以定位其中一个所述待测结构，所述开孔的深度大于等于所述待测结构的深度，从而定位出一个所述待测结构的位置以及深度；然后，对所述半导体芯片的背面进行研磨，直至露出所述开孔，得到分析样品，则根据所述开孔，可以确定所述一个待测结构的位置。经过研磨，所述分析样品的表面光滑；并且，所述半导体芯片的背面的比较干净，没有过多的干扰结构，使得所述分析样品的分析区域较大。因而，可以从所述半导体芯片的背面进行二次离子质谱分析，从而提高二次离子质谱分析的准确性。

附图说明

图1为本发明一实施例中样品制备方法的流程图；

图2-图10为本发明一实施例的样品制备方法的过程中芯片结构的示意图；

图11为半导体芯片的横截面进行腐蚀处理后的扫描电子显微镜图片；

图12为本发明一实施例的采用二次离子质谱分析待测结构的示意图；。

图13为本发明另一实施例中开孔的示意图。

具体实施方式

下面将结合示意图对本发明的样品制备方法以及二次离子质谱分析方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。

在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明的核心思想在于，提供一种样品制备方法，包括：

步骤S11：提供一形成有若干规则排列的待测结构的半导体芯片，所述半导体芯片包括正面、与所述正面相对的背面以及垂直于所述正面和背面的横截面；

步骤S12：对所述半导体芯片的正面进行剥离，剥离至所述待测结构所在膜层的上一层膜层，根据所述待测结构所在膜层的上一层膜层的结构，判断所述待测结构的位置分布；

步骤S13：对所述半导体芯片的横截面进行腐蚀处理，根据所述腐蚀处理的结果，判断所述待测结构的深度以及所述待测结构在所述横截面的宽度；

步骤S14：根据所述待测结构的位置分布、深度以及宽度，从所述半导体芯片的正面制备至少一开孔，所述开孔至少位于其中一个所述待测结构的两个侧面，所述开孔的深度大于等于所述待测结构的深度；

步骤S15：对所述半导体芯片的背面进行研磨，直至露出所述开孔，得到分析样品。

经过研磨，所述分析样品的表面光滑；并且，所述半导体芯片的背面的比较干净，没有过多的干扰结构，使得所述分析样品的分析区域较大。因而，可以从所述半导体芯片的背面进行二次离子质谱分析，从而提高二次离子质谱分析的准确性。

根据本发明的核心思想，还提供一种二次离子质谱分析方法，包括：

步骤S21：提供采用如上所述样品制备方法制备的所述分析样品；

步骤S22：根据所述开孔确定所述一个待测结构的位置；

步骤S23：从所述分析样品被研磨过的一面，对所述一个待测结构进行二次离子质谱分析。

以下，请参阅图1-图10具体说明本发明的样品制备方法，在本实施例中，以所述待测结构为P阱为例进行说明，所述分析样品用于分析进行了所述P阱有没有受到其他离子的污染。

首先，如图1所示，进行步骤S11，提供一半导体芯片(chip)1，如图2所示，图2为所述半导体芯片1的横截面的示意图。所述半导体芯片1包括若干规则排列的P阱111。在本实施例中，所述半导体芯片1包括若干层叠的膜层，分别为：衬底层(substrate)100，外延层(epitaxial layer，简称EPI)110、栅极层120、第一互连层130、第二互连层140、顶层互连层150以及垫片层160，层叠的膜层并不限于上述膜层，本领域的普通技术人员可以根据需要选择所需的膜层，在此不作赘述。

其中，所述外延层110内具有按规则进行排列的所述P阱111，N阱112设置于一部分所述P阱111内，N型重掺杂区113位于所述N阱112内，P型重掺杂区114位于另一部分所述P阱111内。所述P阱111的排列规则根据器件的需要而设定，具体的排列规则在本发明中并不做限制，此为本领域的技术人员可以理解的。所述栅极层120中包括栅极121以及连接塞122，所述栅极121和通孔连接塞122通过介质层123相隔绝。所述第一互连层130、第二互连层140、顶层互连层150内可以包括沟槽(trench)和通孔(via)，在所述沟槽和通孔内填充金属，从而实现互连。

所述半导体芯片1包括正面11、与所述正面11相对的背面12以及横截面，所述横截面垂直于所述正面11和背面12。所述半导体芯片1具有所述衬底层100的一侧为所述半导体芯片1的背面12，所述半导体芯片1背离所述衬底层100的一侧为所述半导体芯片1的正面11。在本实施例中，所述横截面是所述半导体芯片1的一个侧面，在本发明的其它实施例中，还可在所述半导体芯片1上做一个断面，所述断面作为所述横截面。

然后进行步骤S12，如图3所示，对所述半导体芯片1的正面11进行剥离，剥离至所述P阱111所在膜层(所述外延层110)的上一层膜层(所述栅极层120)。图3为所述半导体芯片1剥离后的横截面的示意图。在本实施例中，由于所述P阱111所在膜层位于所述栅极121的下方，所以，可以根据所述栅极121的位置，判断所述P阱111的大概位置。如图4所示，图4为图3的所述半导体芯片1在电镜下的俯视时的示意图。由于所述栅极121和连接塞122均导电，所以在电镜下，可以观察到所述栅极121和连接塞122。在图4中，可以根据所述栅极121的位置，可以判断出所述P阱111在图4中的虚线框所围起来的位置，从而得到所述P阱111在所述半导体芯片1上的位置分布。所述半导体芯片1的横截面位于所述半导体芯片1的一个侧面，例如在本实施例中，图4为所述半导体芯片1在电镜下的俯视时的示意图，则从图4中箭头方向看，便可得到如图3所示的所述半导体芯片1的横截面。

较佳的，在步骤S12和步骤S13之间，采用聚焦离子束对所述半导体芯片1的横截面进行预处理，使得所述半导体芯片1的横截面更加平整。

接着，进行步骤S13，对所述半导体芯片1的横截面进行腐蚀处理。对所述半导体芯片1的横截面进行腐蚀处理后，所述外延层110中不同的器件结构会得到不同的处理效果，在电镜下，不同的器件结构会呈现出不同的深度。在本实施例中，所述P阱111与没有进行离子注入的所述外延层110在电镜下的深度布图，参考图11，图11为半导体芯片的横截面进行腐蚀处理后的扫描电子显微镜图片，从图11中可以明显看出所述P阱111的边界比进行离子注入的所述外延层110的颜色浅，从而可以根据所述腐蚀处理的结果，判断所述P阱111的深度以及所述待测结构在所述横截面的宽度。较佳的，在本实施例中，所述腐蚀处理为酸处理，所述酸处理的处理液可以包括氢氟酸、硝酸和乙酸中的一种或几种的组合，所述腐蚀处理的处理时间较佳的为10s～30s，例如20s。但是所述腐蚀处理的处理液以及处理时间并不限于上述公开的范围，可以根据具体的待测结构进行选择。

随后，进行步骤S14，根据所述待测结构的位置分布、深度以及所述待测结构在所述横截面的宽度，在所述半导体芯片1的正面11制备至少一开孔，所述开孔位于其中一个所述待测结构的至少两个侧面，以定位其中一个所述待测结构。一般的，选择一个中间位置的所述待测结构111进行定位，如图5所示，选择虚线框位置的所述待测结构111，图5中虚线框位置的所述待测结构111远离所述半导体芯片1，在步骤S12和步骤S13中不会被损伤。在本实施例中，制备一个所述开孔125，如图5所示，图5为所述半导体芯片1制备所述开孔125后的俯视图，所述开孔125为环形，所述开孔125包围所述一个待测结构111，从而将所述一个待测结构111定位于所述开孔125的中间，只要看到所述开孔125，便可以判断所述一个待测结构111位于所述开孔125的中间。

如图6所示，图6为所述半导体芯片1制备所述开孔125后的横截面的示意图，所述开孔125的深度大于等于所述P阱111的深度，即所述开孔125的底面距所述半导体芯片1的背面12的距离H1小于或等于所述P阱111的底面距所述半导体芯片1的背面12的距离H2。由于，所述开孔125包围所述一个待测结构111，所以，所述开孔125的内环宽度W1大于所述P阱111在所述横截面的宽度W2，制备所述开孔125的过程不会污染所述P阱111。优选的，采用聚焦离子束在所述半导体芯片1的正面11制备所述开孔125，当然，还可以通过刻蚀等方法制备所述开孔125。

较佳的，如图7所示，在所述开孔125内填充导电材料126，例如铂、铜、铝等单质金属或合金，所述导电材料126有利于提高所述分析样品的导电性，从而进一步提高测试的准确性。

在本实施例中，如图8所示，在所述半导体芯片1的正面11粘贴一基板2，以方便在步骤S15中研磨时支撑所述半导体芯片1，所述基板2的大小可以需要进行选择，例如，所述基板2可以为1cm*1cm的方板。较佳的，所述基板2为导电基板，例如空白晶圆等，可以提高所述分析样品的导电性。所述半导体芯片1和所述导电基板2通过导电胶21粘贴。

然后，进行步骤S15，对所述半导体芯片1的背面12进行研磨，直至露出所述开孔125。较佳的，所述步骤S15分为以下两个子步骤：

子步骤S151，如图9所示，对所述半导体芯片1的背面12进行粗磨，利用粗糙度较大的研磨介质进行研磨，直至所述半导体芯片1的背面12表面与所述开孔125的距离H3为50nm～1000nm时，停止粗磨；

子步骤S152，如图10所示，对所述半导体芯片1的背面12进行细磨，利用粗糙度较小的研磨介质(例如砖石膏)进行研磨，例如直至露出所述开孔125，得到分析样品3。由于所述开孔125的深度大于等于所述P阱111的深度，所以，当露出所述开孔125时，所述P阱111刚好露出或还未露出，不易损伤所述P阱111，从而提高测试的准确性。而采用先粗磨、后细磨的方法，既可以提高研磨效率，又可以避免损伤所述P阱111。

所述分析样品3被研磨过的表面作为测试时的分析表面，由于该表面被研磨过，所以所述分析样品3的分析表面平整，有利于提高测试的准确性。并且，所述半导体芯片1的背面12的比较干净，没有过多的干扰结构(例如所述栅极121、连接塞122、互连结构等)，使得所述分析样品3的分析区域31(位于所述分析样品3被研磨过的表面上，且位于所述开孔125的中间)较大，从而提高分析的准确性。

另外，本发明还提供一种二次离子质谱分析方法，具体包括：

首先，进行步骤S21，提供所述分析样品3；

然后，进行步骤S22，根据所述开孔125确定所述P阱111的位置，在本实施例中，在所述分析样品3被研磨过的一面上找到所述开孔125，被定位的所述P阱111位于所述开孔125的中间；

最后，进行步骤S23，从所述分析样品3被研磨过的一面，对所述一个待测结构进行二次离子质谱分析。具体的，用初级离子41入射所述分析样品3的分析区域31，溅射产生二次离子42，探测所述二次离子42的信息，并进行分析。

本发明的较佳实施例如上所述，但是本发明并不限于上述公开范围，例如：

所述开孔的个数并不限于1个，所述开孔的形状也不限于环形，在本发明的另一实施例中，所述开孔的个数还可以为4个，如图13所示，所述开孔225为条形，四个所述开孔225围绕在所述一个待测结构111的四周，从而定位出所述一个待测结构111的位置。当然，所述开孔的个数还可以为2个、3个或更多；另外，所述开孔的形状还可以为圆形孔，若干圆形孔排列于所述一个待测结构的至少两个侧面，例如，若干圆形孔排列于所述一个待测结构的两个相邻的侧面，或若干圆形孔排列于所述一个待测结构的两个相对的侧面，或者，若干圆形孔排列于所述一个待测结构的四周，等等；只要所述开孔位于所述一个待测结构的至少两个侧面，均可以定位出所述一个待测结构111的位置，亦在本发明的思想范围之内；

另外，所述待测结构并不限于为P型阱，还可以为其它规则排列的结构，根据本发明的上述表述，本领域的普通技术人员可以将上述方法应用于离子扩散的分析领域，此为本领域的技术人员可以理解的，在此不作赘述。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (13)

1.一种样品制备方法，包括：

提供一形成有若干规则排列的待测结构的半导体芯片，所述半导体芯片包括正面、与所述正面相对的背面以及垂直于所述正面和背面的横截面；

对所述半导体芯片的正面进行剥离，剥离至所述待测结构所在膜层的上一层膜层，根据所述待测结构所在膜层的上一层膜层的结构，判断所述待测结构的位置分布；

对所述半导体芯片的横截面进行腐蚀处理，根据所述腐蚀处理的结果，判断所述待测结构的深度以及所述待测结构在所述横截面的宽度；

根据所述待测结构的位置分布、深度以及宽度，从所述半导体芯片的正面制备至少一开孔，所述开孔位于其中一个所述待测结构的至少两个侧面，所述开孔的深度大于等于所述待测结构的深度；

对所述半导体芯片的背面进行研磨，直至露出所述开孔，得到分析样品。

2.如权利要求1所述的样品制备方法，其特征在于，在所述半导体芯片的正面制备至少一开孔的步骤和对所述半导体芯片的背面进行研磨的步骤之间，还包括：

在所述开孔内填充导电材料。

3.如权利要求2所述的样品制备方法，其特征在于，所述导电材料为铂。

4.如权利要求1-3中任意一项所述的样品制备方法，其特征在于，在对所述半导体芯片的正面进行剥离的步骤和对所述半导体芯片的横截面进行腐蚀处理的步骤之间，还包括：

采用聚焦离子束对所述半导体芯片的横截面进行预处理。

5.如权利要求1-3中任意一项所述的样品制备方法，其特征在于，从所述半导体芯片的正面制备至少一开孔的步骤和对所述半导体芯片的背面进行研磨的步骤之间，还包括：

在所述半导体芯片的正面粘贴一基板。

6.如权利要求5所述的样品制备方法，其特征在于，所述基板为导电基板，所述半导体芯片和所述导电基板通过导电胶粘贴。

7.如权利要求1-3中任意一项所述的样品制备方法，其特征在于，对所述半导体芯片的背面进行研磨的步骤包括：

对所述半导体芯片的背面进行粗磨，直至所述半导体芯片的背面表面距所述开孔50nm～1000nm；

对所述半导体芯片的背面进行细磨，露出所述开孔。

8.如权利要求1所述的样品制备方法，其特征在于，所述半导体芯片包括若干层叠的膜层，所述待测结构在其中一个所述膜层内排列。

9.如权利要求1所述的样品制备方法，其特征在于，所述腐蚀处理的处理液包括氢氟酸、硝酸和乙酸中的一种或几种的组合，所述腐蚀处理的处理时间为10s～30s。

10.如权利要求1所述的样品制备方法，其特征在于，从所述半导体芯片的正面制备一个所述开孔，所述开孔为环形，并包围所述一个待测结构。

11.如权利要求1所述的样品制备方法，其特征在于，从所述半导体芯片的正面制备四个所述开孔，所述开孔为条形，四个所述开孔围绕在所述一个待测结构的四周。

12.如权利要求1所述的样品制备方法，其特征在于，采用聚焦离子束在所述半导体芯片的正面制备至少一所述开孔。

13.一种二次离子质谱分析方法，包括：

提供采用如权利要求1-12中任意一种所述样品制备方法制备的所述分析样品；

根据所述开孔确定所述一个待测结构的位置；

从所述分析样品被研磨过的一面，对所述一个待测结构进行二次离子质谱分析。