CN105306081A - 低中频接收器 - Google Patents

Abstract

本发明涉及低中频接收器。一种LIF接收器，包括接收器路径，包括：混频器，被配置以混频接收的RF信号和本地振荡器信号，以提供比接收的RF信号的较低频率的IF信号；带通滤波器，用于滤波IF信号；PGA，用于放大滤波的IF信号；ADC，用于将放大滤波的IF信号转换为数字信号；转换器，用于将数字信号转换为基带数字信号；以及AGC，用于响应接收RF信号的幅度，设置PGA的增益。可编程DC信号源注入编程DC偏移信号到由ADC转换的放大滤波IF信号，信号传感器，可操作地连接到PGA之后的接收器路径，确定编程DC偏移信号的PGA信号输出的极性。控制器确定编程DC偏移信号，用于在PGA的至少一个增益设置不存在接收的RF信号时，实质上最小化所述基带信号的幅度。

Description

低中频接收器

技术领域

本发明的实施例涉及一种具有直流(DC)偏移校正的低中频(IF)接收器。

背景技术

许多现代射频(RF)接收器使用直接转换或零中频(ZIF)架构。在这里，在天线接收的RF信号通过由本地振荡器(LO)驱动的混频器馈送并随后进行过滤，以产生基带信道解调的输出信号。该ZIF接收器解决的主要问题之一是DC偏移的问题。接收器中的DC偏移具有许多来源，包括：

-接收器电路中的固有随机错配；

-由泄漏回通过混频级以反馈到天线输入并然后再进入混频级的LO能量引起的自混合；和

-由于混合器阶段的二阶非线性引发的阻断信号，引起紧密间隔频率的两个不需要的信号，以产生落在信道滤波器带宽内的差项。

如果未减轻，这些DC偏移可以增长以消耗接收器的动态范围的显著一部分或者全部。ZIF接收器的偏移校正方案可以使用纯模拟或混合模拟/数字反馈或前馈方案以消除DC偏移。许多这样的偏移消除方案已经公布，例如公开于：

FeedforwardTechniqueforOffsetCancellationinBroadbandDifferentialAmplifiersDuy-DongPham,JamesBrinkhoff，KaiKang，Chyuen-WeiAng和FujiangLin；和

A250MHz14dB-NF73dB-Gain82dB-DRAnalogBasebandChainWithDigital-AssistedDC-OffsetCalibrationforUltra-WidebandHorng-YuanShih,Member,IEEE,Chien-NanKuo,Member，IEEE，Wei-HsienChen，Tzu-YiYang和Kai-ChenugJuang。

US8380149公开了一种DC偏移消除器，包括：第一数模(DA)转换器，第一加法器，放大器，比较器，平均电路和逐次逼近寄存器。所述第一DA转换器被配置为将转换第一校正数据DA转换成第一校正电压。所述第一加法器被配置为相加输入信号和第一修正电压，以输出第一相加信号。所述放大器被配置为放大所述第一相加信号，以输出放大的信号。所述比较器被配置为比较所述放大的信号和参考电压，以输出比较结果。所述平均电路被配置为接收所述比较器的比较结果，通过在预定的时间段上对比较结果的逻辑值执行多数决定而获得多数决定结果。所述逐次逼近寄存器被配置为基于多数决定结果而顺序地设置第一修正数据的每一比特，使得放大信号中的DC偏移减小。

US8478221公开了一种无线通信接收器，包括：大量查找表，每一个存储与放大级的增益相关联的多种DC偏移值，所述放大级布置在无线通信接收器中。每个查找表中的条目在校准阶段的阶段期间进行估计。在该校准阶段，对于放大级的每个选定增益，搜索逻辑估计当前DC偏移数并将其与反馈到搜索逻辑的之前DC偏移估计进行比较。如果当前和之前估计之间的差小于预定阈值，则当前估计被处理为与放大级的所选增益的DC偏移量相关联，并存储在查找表中。该过程对关注的每个放大级的每个选择增益重复，直到查找表被填充。

另外，设备(诸如，来自AnalogDevices收发器IC公司(诺伍德，MA)的ADF7242^TM低功耗IEEE802.15.4设备/GFSK专有/FSK零IF2.4GHz收发器IC；和ADF7241TM低功耗IEEE802.15.4零中频2.4GHz)都配有偏移校正环路(OCL)，其取消在零中频接收器的路径的静态和动态的时变偏移电压。

对于某些调制，例如通断键控(OOK)，ZIF不是合适的结构并在这种情况下，低IF(LIF)架构受到青睐。

在LIF架构中，解调信号的中心在非零频率。使用模拟复合滤波器的LIF接收器具有DC的固有衰减，衰减的电平依赖于滤波器的中心频率、带宽和滚降。

然而，根据该LIF架构的实施方式，仍然要求限制DC偏移以便保持动态范围。

例如，在很窄频带信道的接收器中，信道滤波器典型地被实现在数字域中，以便拒绝非常大的近距离干扰。这涉及使用具有动态范围的ADC，足以线性处理希望信号和干扰信号。如果不处理，DC偏移(静态和动态(随时间变化))可以潜在消耗ADC动态范围的显著部分。

上文提到的DC偏移校正方案不适合于低IF接收器，其实现在数字域的信道滤波器中。在这种情况下，向下转换的干扰源可在任何地方落入模拟抗混叠滤波器(AAF)的通带内，包括在比目标信道(甚至包括直流)的较低频率。因此，依赖于信号的低通滤波以提取直流信息以关闭纠错环路的任何反馈或前馈方案还可在其通带内具有大于目标信道信号的干扰信号数量级。这对于校正电路本身的动态范围设置令人无法接受的要求。

LIF接收器的DC抵消方案的例子包括：

ACMOSDCOffsetCancellation(DOC)CircuitforPGAofLowIFWirelessReceiversFanXiangning,MemberIEEE,SunYutao,FengYangyang公开了一种基于DC负反馈技术的偏移消除器(DOC)，它可用于低中频(IF)接收器(PGA)的CMOS直流可编程增益放大器。但是，这种方法只适用于模拟复合过滤器。

US7215266公开了通过组合数字直流偏移校正方案与模拟DC偏移校正方案而消除静态和动态DC偏移。基于反馈的数字DC偏移校正方案提供了多个离散增益状态的不同调整等级，以及模拟DC偏移校正方案工作于依赖帧结构的不同取消模式。数字DC偏移校正方案收集DC偏移控制信息，并提供调整级别。另外，基于负反馈的可切换高通滤波器具有操作的多个模式，其中一种操作模式包括全通滤波器。

US7221918公开了一种射频接收器，包括射频下变转换器，用于接收和向下转换输入的RF信号到较低频率的模拟信号(例如，IF信号或基带信号)，和模拟处理电路，用于从RF下转换器接收低频模拟信号，并且输出处理的模拟信号。经处理的模拟信号包括由RF下转换器和模拟处理电路引入的DC偏移信号。RF接收器还包括ADC电路，用于将处理的模拟信号转换成数字采样序列，和DC偏置校正电路，用于检测在RF接收器的数字输出信号中的DC偏移信号。直流偏置校正电路增加DC偏置校正信号到较低频率的模拟信号。在模拟处理电路输出中，加入DC偏置校正信号到较低频率的模拟信号减少处理的模拟信号中的直流偏移信号。

发明内容

根据本发明的第一方面，提供一种具有直流(DC)偏移校正的低中频(IF)接收器。该接收器包括接收器路径，包括：混频器，用于混频接收的射频信号和本地振荡器信号以提供比接收的RF信号较低的频率的中频(IF)信号；带通滤波器，用于滤波所述IF信号；可编程增益放大器(PGA)，用于放大所述滤波IF信号；模数转换器(ADC)，用于将所述放大滤波的IF信号转换为数字信号；转换器，用于将数字信号转换为基带数字信号；以及自动增益控制器(AGC)，响应于所接收的RF信号的幅度而设定所述PGA的增益。该接收器进一步包括可编程直流(DC)信号源，用于注入编程的DC偏移信号到由所述ADC转换的放大滤波IF信号；信号传感器，可操作地连接到所述PGA之后的接收器路径，用于确定编程DC偏移信号的PGA信号输出的剂型，以及控制器，用于确定编程直流偏移信号，用于在所述PGA的至少一个增益设置不存在接收的RF信号时，最小化所述基带信号的幅度。

在第二方面，提供一种具有直流(DC)偏移校正的低中频(IF)接收器。该接收器包括接收器路径，包括：混频器，用于混频接收的射频信号和本地振荡器信号，以提供比所述接收的RF信号较低频率的中频(IF)信号；可编程增益放大器(PGA)，用于放大所述中频信号，所述PGA提供差分信号输出；模数转换器(ADC)，用于将所述放大的滤波的IF信号转换为数字信号；转换器，用于将所述数字信号转换为基带数字信号；和自动增益控制器(AGC)，响应于所述接收的RF信号的幅度而设置所述PGA的增益。该接收器进一步包括：可编程直流(DC)信号源，用于注入编程的DC偏移信号到由所述ADC转换的放大滤波的IF信号；信号传感器，其包括连接到所述PGA的差分信号输出的比较器，以指示编程DC偏移信号的所述PGA输出的极性；第二信号传感器，可操作地连接到转换器输出，用于确定编程的DC偏移信号的基带数字信号的极性；和控制器，用于在所述信号传感器之间选择地切换，用于确定编程的DC偏移信号，在所述PGA的至少一个增益设置不存在接收的RF信号时最小化所述基带信号的幅度。

附图说明

现在将参考附图通过举例的方式描述本发明的实施例，其中：

图1是根据本发明实施例的具有直流(DC)偏移校正的低中频(IF)接收器的示意图；

图2详细示出图1的组件以及涉及偏移估计组件的偏移的来源；

图3示出用于校准图1的LIF接收器的固件流程图；

图4示出图1的LIF接收器的校准定时和DAC设置寄存器；和

图5详细示出在图1的LIF接收器内采用的选择器。

具体实施方式

本发明实施例提供低中频接收器的偏移校准环路，其用于补偿在组件(诸如，接收器路径中的抗混叠滤波器、可编程增益放大器和/或模数转换器)产生的DC偏移。

现在参考图1，示出根据本发明实施例结合DC偏移校正的LIF接收器10。接收器10包括天线12，用于接收连接到低噪声放大器(LNA)14的RF信号。放大后的信号通过混频器18和本机振荡器(LO)信号16组合，以提供中间频率(IF)信号。常规的IF信号将具有100kHz量级的中心频率，常规通道宽度约为12.5KHz信。

接收器10可以并入在收发器中，其还包括连接到天线12的发射器部分，但为了便于理解，发射器部分未在图1中示出。

在图1所示的实施例中，IF信号通过带通抗混叠滤波器(AAF)级20。在LIF接收器中，其中所述AAF阶段是低通滤波器，由于之前RF级的LO泄漏和自混合，该滤波器典型地在信号中通过任何时间不同而异(近)的DC偏移或静态DC偏移。相反，由于自混合LO，具有带通响应的所示AAF级20拒绝静态DC偏移以及动态偏移，它产生作为随时间变化的天线负载状况的结果。

可以理解，带通AAF阶段具有和同一顺序的低通滤波器大致相同的滚降质量，典型实现其他的滤波器级。在图2所示的例子中，AAF级20包括一阶带通滤波器20-1，随后是三阶低通滤波器20-2。在其他实施例中，AAF级20可以包括两个2阶低通滤波器级，随后是一阶高通滤波器级。在另外的其他实施例中，AAF级20可以包括二阶低通滤波器，随后是2阶带通阶段，并随后是一阶低通滤波器级，并且应当理解，仍然进一步的置换也是可能的。

返回参照图1，在所示实施例中，AAF级20具有两个可编程增益电平，以及这些由自动增益控制(AGC)系统30控制，这将在稍后说明。

滤波的中频信号传送到可编程增益放大器(PGA)22。在这个示例中，PGA22具有31的最大增益，11个可编程增益设置。其他增益和增益设置也可以实现。在所示实施例中，PGA22的增益设置划分成两组，每组有关PGA的输入电阻器设置。PGA的输出被依次馈送到模数转换器(ADC)24，它可以是连续时间Σ-Δ(CT-ΣΔ)ADC。

数字信号然后输入到低通级联积分梳状(CIC)滤波器级26，其中信号被滤波、下采样(抽取)并进行解调。

在图1中，单一(实际)信道的接收器路径被示出，但正如从下面的描述可以理解，本发明同样适用于IQ接收器的每个I和Q通道。在这种情况下，以及提供出相位，特别是LO信号的正交相位版本，混频器18、AAF级20、PGA22、ADC24和过滤器级26的每一个将对于每个I和Q通道实施。为了清楚起见，IQ接收器路径的仅最终基带Q信号示于图1中，I信号通过示出的接收器路径14-26提供。

在IQ接收器的实施方式中，每个I和Q信道的基带信号被馈送到正交误差校正(QEC)模块32，它校正用于I和Q通道之间的不匹配，以产生误差校正信号I'和Q'。复合QEC模块输出I'和Q'被送到复合数字信道滤波器34，其输出信号I”、Q”然后作为数字数据信号和随后的数据处理提供给解调器36，用于输出。合适的解调方案包括正交幅度调制(QAM)和频移键控(FSK)调制。滤波器级26、QEC模块32、复数数字信道滤波器34和解调器36一起可以作为转换器，以将数字信号转换为基带数字信号。在某些其它实施方式中，ADC24的输出可以由任何其他合适的转换器进行转换，所述转换器被配置为将数字信号转换为基带数字信号。

接收的信号强度指示器(RSSI)模块28检测基带信号的幅度-无论是实信号或I和Q信道信号-和数字滤波的信号-在这种情况下I”、Q”-并传递控制信号到AGC系统30。在IQ接收器中，例如，RSSI可以包括两个估计器-一个查看每个I和Q级26的滤波ADC输出，另一个查看信道滤波器输出I”、Q”。两个估计器因此是I/Q通道-一个估计所需信号，即信道滤波器输出I”、Q”，以及另一个估计需要和带外阻断器，即ADC滤波的I/Q输出估计。这两个RSSI值由AGC系统30用于作出适当的决定。

对于单个真信道接收器，QEC模块32和过滤器34通常会被省略，并且RSSI估计器28可以简单地连接到所述滤波器级26的输出。

当配置为自由运行时，响应于从RSSI28接收的控制信号，AGC系统30编程AAF20和PGA22的增益。在本实施例中，AGC也可以设定为手动模式，以允许PGA22和/或AAF20的增益被设置为固定电平。另外，在图示的实施例中，AGC系统30被布置为使能或禁止LNA14。

现在参照图2，可以看到，在接收器路径14-24或如果复制路径中的各种部件生成一系列的静态DC偏移。

在带通滤波级20-1的输出端40，基本上没有DC偏移。然而，在该示例中，低通滤波器级20-2可以产生65mV-80mV的静态偏移。在这个示例中，PGA22有助于9MV级的基线DC静态偏移。然而，当这和滤波器级偏移乘以31的PGA最大增益时，在本示例中，在PGA输出端42的DC偏移量范围在图示的实施例可以从～2.3-2.8V。在本示例中，ADC24依次有助于至多约25mV的DC偏移量。

应该理解，诸如图1和2示出的PGA22具有相对快速的建立时间，而滤波器级26具有更长的稳定时间。

在图示的实施例中，两个静态DC偏移校准循环被提供：第一内环，用于响应AAF20和PGA22内生成的DC偏移，执行相对快速和粗略的校准；和第二外环，考虑在AAF20、PGA22和ADC24内产生的DC偏移，用于执行较慢更细的校准。

该内环包括信号传感器，诸如比较器44，差分输入连接于PGA22的差分输出。比较器输出连接到开关46的一个输入端，其由固件控制以确定是否校准内或外循环。虽然开关46被图示为多路转换器，任何等效电路可以实现开关46。外环包括从滤波器级26的极性输出到开关46的另一输入端的直接连接。因此，内环和外环提供指示DAC设置是否过大或过小以补偿直流偏移的极性信号。因此，每个环路的其余部分可以是常见的，开关46的输出被连接到逐次逼近寄存器(SAR)模块48。SAR模块48控制可编程DC信号源，诸如图1中的数模转换器(DAC)50，其依次又注入DC信号到AAF20和PGA22之间的减法器52(或可替代地加法器)。在所示实施例中，DAC50是6位设备，最低有效位(LSB)对应于大约38-40mV的输出信号，所以提供大约2.4V的最大偏移校正。SAR模块48可以包括第二信号传感器，其用于确定所选择的基带信号的极性。SAR模块48可提供标志信号，它表示该基带信号到DAC50的极性。

当选择内环时，SAR模块48被配置具有输入，指示步骤之间的短暂延迟；而当选择外环中，SAR模块48通过同样的输入，指示步骤之间更长的延迟配置。例如，较长延迟可导致外环花费比内环长大约5倍的时间校准，外环校准典型地为执行校准的每个AAF/PGA增益设置花费大约20μs。

根据DAC50的设定，该SAR模块48使用比较器44或滤波器级26的极性输出的翻转，以确定在正校准的任何内或外环中的平衡DC偏移的DAC设置。应当理解，SAR只是用于确定DAC设置的一种技术，其补偿环路中的静态DC偏移，并且许多这样的技术(包括穷举搜索)可以采用。尽管如此，可以理解，采用SAR模块提供了一种快速并因此时间和能量高效的搜索。

返回参见图1，图2的内和外校准环路包括用于固件控制的控制器的组件，诸如偏移校正环路(OCL)系统60。图3包括流程图，总体上示出在OCL系统60运行的校准控制固件的操作。

当需要校准静态DC偏移时，OCL系统控制器62首先由设置AGC系统30为手动模式开始，操作70。控制器62和自动增益控制系统30之间的控制命令可以通过发送SPI-写(总线控制命令)跨越整个系统总线到AGC系统30(未示出)执行。该控制器62然后命令AGC禁用或关闭LNA14，操作72，以避免任何外部信号影响校准。AAF滤波器增益然后设置到第一增益级，操作74。控制器62然后使得AGC系统30设置PGA增益到其最大负9dB，操作76(在替换实施方式中，PGAMax-6dB可以使用或实际上PGA增益范围内的任何数目也可以使用。)

应该理解，OCL系统60的功能块的配置以及其与接收器10的其余部分的交互仅用于示例的目的，并且，例如，描述为由控制器62执行的功能可以任何数量的方式实现，包括专用硬件，软件或固件或其任何组合。同样，该功能可在OCL系统60内或板外实施。

9dB被选择，因为该电平不定量有关PGA的最大增益。应当理解，本发明不局限于该特定增益级，以及任何这样的电平可以采用。尽管如此，如前面所指出的，在本实施例中，所有其它PGA增益水平定量相关PGA的最大增益或PGAMax-9dB级，以及该方法的效用将在下面更详细的说明。

控制器62然后开启DAC50，操作78，然后取决于是否校准内或外环，比较器44被分别打开或关闭，操作80和82。对于内循环，短SAR步骤被选择，而对于外循环，使用变长的SAR步骤，分别为操作84和86。一旦环已经解决，控制器信号到SAR模块48OCL继续进行的允许信号，操作88。当SAR模块完成后，它通过断言其由控制器62检测出的校准就绪信号回复，操作90。

如将在图1中可以看出，寄存器池R、R1和R2均保持在存储器100中。一旦SAR模块48确定DAC设置用于给定AAF和PGA增益设置，结果被写入到临时寄存器R。在通过环路88-96的第一迭代中，使用第一AAF滤波器增益和PGAMax-9dB级，临时寄存器R的内容被写入到寄存器R2。

对于IQ接收器，比较器44、开关46和DAC50也重复，如果标定速度是特别关注的，SAR模块48的功能也可以复制。在任何情况下，对于给定的一对AAF和PGA增益的I和Q路径可以在图3所示的单环88-96中并行或依次确定，每一个I和Q信道的DAC设置写入确定到一对寄存器R2中或保持两个值的扩展(连续)寄存器R2-如图4所示。注意，每个寄存器R1和R2包括7位，六个确定DAC输出信号幅度，以及一个用于DAC输出信号的极性。

该处理通过将PGA22设置到其最大增益继续，操作94，并且重复操作88-92。在这种情况下，每个信道的DAC设置从寄存器R写入到寄存器R1中。

操作74至96然后对于第二AAF增益值重复，以及PGAMax和PGAMax-9dB的每个I和Q通道的DAC设置再次存储在第二组R1和R2寄存器，用于第二AAF增益电平。如果进一步AAF增益值可用，则操作74至96可以再次重复。

校准现已完成，以及LNA14可以启用，操作98，在设置AGC系统30自由运行模式之前，操作99。

应当理解，在不同的接收器配置中，各个上述操作可以被重新排序，并考虑到接收器的操作并因此图3的附加操作应该被解释为仅是说明性的。参考图3所讨论的特征的任何组合或任何本文所讨论的其它方法可实现在非临时性计算机存储区中。当存储在非临时性计算机存储中的指令例如被处理器执行，所述指令可致使执行图3的方法中的一部分或全部。

现在参照图1和5，OCL系统60包括选择器64，其可操作地连接到寄存器R1、R2和AAF和PGA增益设置。再次，如图5所示，选择器64对于每个I和Q通道复制。当I和Q通道的每个AGC系统30自由运行时，它们根据接收到的信号强度改变AAF20和PGA22的增益水平。根据当前的PGA增益是否定量有关PGAMax或PGAMax-9dB电平，寄存器R1或R2中为当前AAF滤波器增益存储的值根据当前的PGA增益级读取，然后根据需要通过根据当前PGA增益电平划分，以确定I和Q信道的DAC50的所需的设置。例如通过根据PGA增益电平转换查找表(LUT)的内容，执行该划分。

这些DAC然后在它们各自的减法器52注入所需电流量到接收路径，以补偿静态DC偏移。

因此，在动态分组接收期间，响应于接收信号强度指示器(RSSI)28，AGC系统30命令PGA和AAF增益变化。这通过接收器保持增益在其最佳级用于最大灵敏度，同时防止超载受强信号的信号链。为了尽量减少由于增益变化对DC偏移中误码率(BER)的影响，OCL系统60根据所存储的校正系数R1、R2调整偏移校正DAC输入代码字。以这种方式，由于增益变化的偏移改变被快速去除，允许该模拟组件的共模稳定到稳定状态值，以便不影响分组接收。

应当理解，校准是脱机进行的，并且可以在接收器的寿命或重新引导或加电或系统重启仅执行一次。然而，如果例如接收器跨较大的温度范围工作，然后再校准可以触发，如果操作温度被检测已与之前校准的操作温度偏离超过阈值量。同样，在设备长期工作以考虑到由设备老化引起的任何偏差之后，校准可能被周期性触发。

应该理解，上述实施例的许多另外的变型是可能的。因此，例如，并不是只能够选择内部或外部循环校准，接收器10可被布置以允许内环校准，接着外环校准-后者精细化为前者确定的DAC设置R1、R2。

通过如在所示实施例中校准和存储PGA离线的两个增益设置的校正系数R1、R2，在一般接收器操作中，响应于AGC控制，通过减去(或加上)相关于校正系数的电流，静态偏移可以被迅速降低至DAC50的1LSB内。

然而，应当看到，本发明并不限定于具有可编程增益或两个增益设置的AAF增益级接收器，并且本发明同样可以扩展到具有两个以上的AAF级增益设置操作。同样，本发明不限定于图5中所示的选择器的特定形式，因此虽然校准时间可有所增加，DAC设置R1...Rn可以获取并存储每个AAF和PGA增益设置，并当必需时从存储器中直接读取。然而，图5的选择器的一个优势在于存储，并不需要nx14位，在图示的实施例中，只需要2x14比特的存储器，即在这个特定的实施方式中，只需要14位宽的R1和R2，他们足以PGA22的增益设置。

在图示实施例的再进一步变体中，并非在AAF20和PGA22阶段之间插入，减法器52(或加法器)可以在PGA22和ADC24级之间被插入；或AAF20之前；或者它也可以是AAF20的内级别之间。

用于上述偏移校正的系统、装置和方法参考某些实施例。但是，本领域技术人员应当理解，所述实施例的原理和优点可用于需要偏移校准的任何其他系统、装置或方法。

该系统、装置和/或方法可以在各种电子设备中实现。电子设备的示例可以包括(但不限于)消费电子产品、消费者电子产品、电子测试设备、无线通信基础设施等。电子设备的示例还可以包括存储器芯片、存储器模块、光网络或其它通信网络的电路和磁盘驱动器电路。消费电子产品可包括(但不限于)测量仪器、医疗设备、无线设备、移动电话(例如，智能电话)、蜂窝基站、电话、电视机、计算机监视器、计算机、手持式计算机、平板计算机、个人数字助理(PDA)、微波炉、冰箱、立体声系统、盒式磁带录音机或播放器、DVD播放器、CD播放器、数字视频录像机(DVR)器、VCR、MP3播放器、收音机、摄像机、照相机、数码相机，便携式存储器芯片，洗衣机，干衣机，洗衣机/干衣机，复印机、传真机、扫描仪、多功能外围设备、手表、时钟等。此外，电子设备可以包括未完成的产品。

除非上下文清楚地要求，否则遍及说明书和权利要求中，词语“包含”、“正包含”、“包括”、“正包括”等将被解释为包含的意义，而不是排他性或穷尽感；也就是说，“包括，但不限于”的意义。如通常在此使用的词语，“耦合”或“连接”指的是可以直接连接，或通过一个或多个中间元件方式连接的两个或更多个元件。另外，在本申请中使用时，词语“本文中”、“以上”、“以下”和类似含义的词语应指本申请的整体而不是此申请的任何特定部分。如果上下文允许，使用单数或复数数量也可以包括复数或单数，分别在优选实施方案的描述词。词语“或”在参照两个或更多个项目的列表，意在覆盖所有的单词的以下解释：列表中的任何项目，列表中的所有项目，和列表中项目的任何组合。本文所提供的所有数值均意欲包括在测量误差相似的值。

本文所提供的本发明的教导可以应用于其它系统，而不一定上述系统。上述的各种实施例的元件和操作可以被组合以提供进一步的实施方式。可以以任何顺序酌情执行本文所讨论方法的操作。此外，当合适时，本文所讨论的方法的行为可以被串行或并行地执行。

虽然本发明的某些实施例已被描述，这些实施例已通过举例的方式而已，而不是意在限制本公开的范围。的确，这里所描述的新颖性方法和系统可以体现在其他各种形式。此外，可以对本文所描述的方法和系统的形式进行各种省略、替代和改变，而不脱离本公开的精神。所附权利要求及其等价物意在覆盖这些形式或修改，将落入本公开的范围和精神内。因此，本发明的范围通过参考权利要求书限定。

Claims (21)

1.一种低中频(LIF)接收器，包括接收器路径，包括：

混频器，被配置以混频接收的RF信号和本地振荡器信号，以提供比所述接收的RF信号较低频率的中频(IF)信号，

带通滤波器，被配置以滤波所述IF信号，

可编程增益放大器(PGA)，被配置以放大所述滤波的IF信号，

模数转换器(ADC)，被配置以将所述放大滤波的IF信号转换为数字信号，

转换器，被配置以将所述数字信号转换为基带数字信号，以及

自动增益控制器(AGC)，被配置为响应所述接收的RF信号的幅度，设置所述PGA的增益，

所述接收器进一步包括：

可编程直流(DC)信号源，被配置以注入编程DC偏移信号到由所述ADC转换的所述放大滤波的IF信号，

信号传感器，可操作地连接到所述PGA之后的所述接收器路径，所述信号传感器被配置以确定编程DC偏移信号的PGA信号输出的极性，以及

控制器，被配置以用于确定编程DC偏移信号，用于在所述PGA的至少一个增益设置不存在接收的RF信号时，实质上最小化所述基带信号的幅度。

2.根据权利要求1所述的LIF接收器，其中，所述PGA被配置以提供差分信号输出，并且其中所述信号传感器包括连接到所述差分信号输出的比较器，以指示所述PGA输出的极性。

3.根据权利要求2所述的LIF接收器，进一步包括第二信号传感器，可操作地连接到所述转换器输出，并且被配置以确定编程DC偏移信号的所述基带数字信号的极性，所述控制器可操作以选择性地在所述信号传感器之间切换。

4.根据权利要求3所述的LIF接收器，其中，所述控制器被配置成允许当选择所述第二信号传感器时比当选择比较器输出时，在改变所述编程DC偏移信号之间的较长延迟。

5.根据权利要求1所述的LIF接收器，其中，所述控制器进一步包括逐次逼近寄存器(SAR)，被配置以确定所述编程DC偏移信号，在所述PGA的至少一个增益设置不存在接收的RF信号时，实质上最小化所述基带信号的幅度。

6.根据权利要求1所述的LIF接收器，其中，所述控制器可操作地连接到所述AGC，以在存在接收的RF信号时确定所述PGA的增益设置，并且其中所述控制器被配置以根据所述增益设置而调整所述编程DC偏移信号。

7.根据权利要求6所述的LIF接收器，其中，所述带通滤波器包括由所述AGC可操作控制的可编程增益滤波器，并且其中所述控制器被配置以确定编程DC偏移信号，对于所述带通滤波器的每个增益设置，在所述PGA的至少一个增益设置不存在接收的RF信号时，实质上最小化所述基带信号的幅度，以及其中所述控制器可操作地连接到所述AGC，以在存在接收的RF信号时确定所述带通滤波器的增益设置，以及其中所述控制器被配置以根据所述PGA和所述带通滤波器增益设置而调整所述编程DC偏移信号。

8.根据权利要求6所述的LIF接收器，其中，所述PGA包括至少两组增益设置，每组增益设置包括定量彼此相关的设置，其中所述控制器被设置以确定编程DC偏移信号，在每组的至少一个增益设置不存在接收的RF信号时，实质上最小化所述基带信号的幅度。

9.根据权利要求8所述的LIF接收器，其中，每个编程DC偏移信号被存储在存储器中，并且其中所述控制器被配置以在存在接收的RF信号时根据所述PGA的所述增益设置从存储器取回编程的DC偏移信号，以及其中所述控制器被配置以根据增益设置和所述取回的编程DC偏移信号而调整所述编程DC偏移信号。

10.根据权利要求9所述的LIF接收器，其中一组PGA增益设置定量涉及PGA最大增益，以及其中一组PGA增益设置定量涉及PGA最大增益-XdB，其中X是预定值。

11.根据权利要求10所述的LIF接收器，其中X是9分贝或PGA增益范围内的另一数字中的一个。

12.一种IQ接收器，包括根据权利要求1所述的LIF接收器以及进一步包括第二接收器路径，包括：

第二混频器，被配置以混频所述接收的RF信号和第二本地振荡器信号，与所述振荡器信号异相，以提供比所述接收的RF信号较低频率的第二中频(IF)信号，

第二带通滤波器，被配置以滤波所述第二IF信号，

第二可编程增益放大器(PGA)，被配置以放大所述第二滤波的IF信号，

第二模数转换器(ADC)，被配置以将所述第二放大滤波的IF信号转换为第二数字信号，

第二转换器，被配置以将所述第二数字信号转换为第二基带数字信号；和

第二自动增益控制器(AGC)，被配置以响应所述接收信号的幅度，设置所述第二PGA的增益，

所述IQ接收器，进一步包括：

第二可编程直流(DC)信号源，被配置以注入所述第二编程DC偏移信号到由所述第二ADC转换的所述第二放大滤波IF信号，和

第二信号传感器，可操作地连接到所述第二PGA之后的所述第二接收器路径，所述第二信号传感器被配置以确定第二编程DC偏移信号的第二PGA信号输出的极性，并

其中，所述控制器被进一步配置以确定第二编程DC偏移信号，在所述第二PGA的至少一个增益设置不存在接收的RF信号时，最小化所述第二基带信号的幅度。

13.根据权利要求1所述的LIF接收器，进一步包括接收信号强度指示(RSSI)模块，被配置以确定所述接收的RF信号的幅度。

14.根据权利要求1所述的LIF接收器，进一步包括天线，经配置以接收射频(RF)信号，和可操作地连接到所述天线的第一放大器级，经配置以放大所述接收的RF信号，所述混频器被可操作地连接到所述放大的RF信号。

15.根据权利要求1所述的LIF接收器，其中，所述AGC可操作地连接到所述第一放大器级以选择性地无效所述第一放大器级，从而使所述控制器可在不存在接收的RF信号时确定所述编程DC偏移信号，最小化所述基带信号的幅度。

16.根据权利要求14所述的LIF接收器，进一步包括解调器，经配置以将所述基带信号转换成数字数据信号。

17.根据权利要求1所述的LIF接收器，其中，所述可编程直流(DC)信号源包括数模转换器(DAC)。

18.根据权利要求1所述的LIF接收器，其中，所述可编程直流(DC)信号源被注入到所述滤波的IF信号或所述放大滤波的IF信号中的一个。

19.根据权利要求18所述的LIF接收器，其中，所述可编程直流(DC)信号源的所述诸如由加法器或减法器中的一个提供。

20.一种低中频(LIF)接收器，包括：

混频器，被配置以混频接收的RF信号和本地振荡器信号，以提供比所述接收的RF信号较低频率的中频(IF)信号，

可编程增益放大器(PGA)，被配置以放大所述IF信号，所述PGA提供差分信号输出，

模数转换器(ADC)，被配置以将所述放大滤波的IF信号转换为数字信号，

转换器，被配置以将所述数字信号转换为基带数字信号，以及

自动增益控制器(AGC)，被配置以响应所述接收的RF信号的幅度，设置所述PGA的增益，

所述接收器进一步包括：

可编程的直流(DC)信号源，被配置以注入编程DC偏移信号到由所述ADC转换的所述放大滤波IF信号，

信号传感器，包括连接到所述PGA差分信号输出的比较器，以指示编程DC偏移信号的所述PGA输出的极性，

第二信号传感器，可操作地连接到所述传感器输出，所述第二信号传感器被配置以确定编程DC偏移信号的所述基带数字信号的极性，以及

控制器，可操作在所述信号传感器之间切换以确定编程DC偏移信号，用于在所述PGA的至少一个增益设置不存在接收的RF信号时，实质上最小化所述基带信号的幅度。

21.一种收发器，包括根据权利要求1的LIF接收器和可操作地连接到所述天线的发送器路径。