CN105227197B - 一种x波段快速锁频接收方法 - Google Patents

Abstract

本发明公开了一种X波段快速锁频接收系统，包括依次连接的第一单刀四掷开关、四个前置放大滤波器、四个混频器、第二单刀四掷开关、中频处理通道、模数转换器以及主控芯片；主控芯片分别控制第一单刀四掷开关和第二单刀四掷开关，并通过可变本振模块连接第三单刀四掷开关，第三单刀四掷开关分别连接所述四个混频器。所述四个前置放大滤波器包括第一通道前置放大滤波器、第二通道前置放大滤波器、第三通道前置放大滤波器和第四通道前置放大滤波器，分别对应第一混频器、第二混频器、第三混频器和第四混频器。

Description

一种X波段快速锁频接收方法

技术领域

本发明涉及一种接收机，特别是适用于宽频带电磁辐射频谱监测的一种X波段快速锁频接收系统。

背景技术

当前，环境保护已经受到人们的广泛关注。狭义的生态环境是指大气、水等能够被人类直接感受的事物。然而，随着电子技术的高度发展，一种看不见，也很难被人类直接感受的电磁环境逐渐进入人们的视野。众所周知，随着无线电的发明，人类对电磁频谱的使用趋于高频化，电磁设备的辐射功率也越来越高。

直接数字合成器(DDS)技术具有相对带宽宽，频率捷变速率快，频率分辨率高，输出相位连续等特点。

倍频技术有很多方法，如阶跃管倍频、乘法器倍频、晶体管有源倍频、锁相环(PLL)倍频等。相对来说，阶跃管倍频和晶体管有源倍频是一种窄带倍频，需要相应的匹配电路才能正常工作。PLL倍频是一个环路负反馈的过程，频率锁定需要一定时间，通常是几百微妙。乘法器倍频工作带宽较宽，可倍频程工作，但倍频次数较低，倍频增益小。

发明内容

发明目的：本发明所要解决的技术问题是针对现有技术的不足，提供一种X波段快速锁频接收系统。

为了解决上述技术问题，本发明公开了一种X波段快速锁频接收系统，包括依次连接的第一单刀四掷开关、四个前置放大滤波器、四个混频器、第二单刀四掷开关、中频处理通道、模数转换器以及主控芯片；主控芯片分别控制第一单刀四掷开关和第二单刀四掷开关，并通过可变本振模块连接第三单刀四掷开关，第三单刀四掷开关分别连接所述四个混频器。

所述可变本振模块以DDS芯片作为低频频率源；可变本振模块通过倍频器将DDS输出信号快速倍频至所需频率，用于混频，其处理步骤如下：

步骤1，主控芯片通过SPI接口将一个频率调节字写入DDS芯片，以使DDS芯片输出信号切换至频率f_out并驻留一段时间；频率f_out与频率调节字FTW和DDS芯片系统时钟SYSCLK保持如下关系：

f_out＝FTW×SYSCLK/2⁴⁸，

其中，DDS芯片的系统时钟SYSCLK为300MHz，DDS芯片经过一组系统时钟周期切换到频率f_out输出正弦波信号；

步骤2，将DDS芯片输出的正弦波信号经过3级总共64倍频并滤波后，倍频至所需频率作为接收系统混频本振；每一级倍频为4倍，对于原始信号v_c(t)经过4倍倍频以后得到信号v_b(t)：

v_c(t)＝v_s cosωt，

其中，v_s为信号幅度，ω为信号角频率；

其中，k为4倍频系数；

与利用锁相环(PLL)倍频不同，利用倍频器倍频必须在倍频器后加带通滤波器。如果所要监测的电磁频谱很宽，则必须采用多个通道分段处理，多个通道之间切换通过FPGA直接控制。与锁相环相比，倍频过程所需时间可忽略不计。

步骤3，可变本振模块将与外部的天线通道经过滤波、放大后的射频信号进行混频、滤波获得中心频率为2.4GHz的第一中频窄带信号；

步骤4，2.4GHz的第一中频窄带信号再与一个固定本振进行混频和滤波，输出400MHz的第二中频信号；

步骤5，400MHz的第二中频信号直接送至模数转换器进行欠采样，同时实现数字下变频；

步骤6，经过模数转换器采样形成数字低中频信号送至主控芯片；

步骤7，主控芯片在一本振驻留时间段内对低中频信号进行数字检波和积分，获得相应射频频点的能量信息；

步骤8，返回步骤1，直到获得所需的频谱范围内的电磁信号辐射能量。

本发明中，所述四个前置放大滤波器包括第一通道前置放大滤波器、第二通道前置放大滤波器、第三通道前置放大滤波器和第四通道前置放大滤波器，分别对应第一混频器、第二混频器、第三混频器和第四混频器。

本发明中，所述可变本振模块包括依次连接的直接数字合成器、第五单刀四掷开关、四组倍频放大滤波电路以及第六单刀四掷开关，其中直接数字合成器接收主控芯片发出的DDS频率控制信号，第五单刀四掷开关和第六单刀四掷开关接收主控芯片发出的开关控制信号。

本发明中，所述倍频放大滤波电路包括依次连接的第一放大器、4倍倍频器、第一滤波器、第二放大器以及第二滤波器。

本发明中，所述中频处理通道包括依次连接的第一放大滤波器、第五混频器和第二放大滤波器。

本发明中，所述可变本振模块以DDS芯片作为低频频率源。

本发明在X波段快速锁频接收系统中，采用DDS芯片作为低频可变频率源，利用倍频器加滤波的方式获得混频所需的高频本振。快速锁频接收系统采用传统的二次变频超外差接收系统模式。为抑制镜像频率的干扰，整个接收系统通过微波开关切换成四个通道进行接收。第一中频采用2.4GHz的高中频，第二中频采用400MHz低中频，中频滤波器采用声表滤波器，以提高整个接收系统带外抑制性能。

附图说明

下面结合附图和具体实施方式对本发明做更进一步的具体说明，本发明的上述或其他方面的优点将会变得更加清楚。

图1是跳频接收系统组成示意图；

图2是可变本振模块示意图；

图3是X4倍频器示意图；

图4是主控芯片FPGA控制流程图。

具体实施方式

下面将结合附图对本发明作详细说明。

如图1～3所示，本发明公开的一种X波段快速锁频接收系统，包括依次连接的第一单刀四掷开关、四个前置放大滤波器、四个混频器(乘法器)、第二单刀四掷开关、中频处理通道、模数转换器以及主控芯片；主控芯片分别控制第一单刀四掷开关和第二单刀四掷开关，并通过可变本振模块连接第三单刀四掷开关，第三单刀四掷开关分别连接所述四个混频器。所述四个前置放大滤波器包括第一通道前置放大滤波器、第二通道前置放大滤波器、第三通道前置放大滤波器和第四通道前置放大滤波器，各自对应连接第一混频器、第二混频器、第三混频器和第四混频器。所述可变本振模块包括依次连接的直接数字合成器、第五单刀四掷开关、四组倍频放大滤波电路以及第六单刀四掷开关，其中直接数字合成器接收主控芯片发出的DDS频率控制信号，第五单刀四掷开关和第六单刀四掷开关接收主控芯片发出的开关控制信号。所述倍频放大滤波电路包括依次连接的第一放大器、X4倍频器、第一滤波器、第二放大器以及第二滤波器。所述中频处理通道包括依次连接的第一放大滤波器、第五混频器和第二放大滤波器。

本发明采用DDS芯片作为本振频率源，通过不断的更新其频率调节字改变DDS输出信号的频率，并将该信号通过3级共64倍频迅速倍频至所需本振，再通过混频、下变频、检波等处理输出相应频点的幅度，以实现频谱监测的功能。由于采用倍频技术实现可变本振，使得该接收系统能够在0.8ms内扫描4GHz带宽，显著提高了信号捕获概率。本发明具有以下显著优点：(1)本振锁定速度快；(2)跳频速率高，从而使得信号捕获概率高；(3)成本低，开发周期短。

实施例1：

本发明工作原理如下：

(1)FPGA通过SPI接口将某一频率调节字写入DDS芯片AD9854寄存器，以使DDS芯片AD9854输出信号切换至新的频率(f_out)并驻留一段时间。f_out与频率调节字(FTW)和DDS系统时钟(SYSCLK)有如下关系。

f_out＝FTW×SYSCLK/2⁴⁸

其中，DDS芯片AD9854的SYSCLK为300MHz。DDS芯片AD9854经过几个系统时钟周期(约几十纳秒)就能切换到新的频率输出正弦波信号。

DDS芯片AD9854是Analog Device公司推出的低成本DDS芯片，其系统工作时钟达到300MHz，最大输出频率可达150MHz。采用DDS芯片AD9854+倍频技术，利用DDS芯片AD9854中杂散较低的低频有效宽带信号，通过倍频扩展其上限频率，获得高频段的宽带信号。

(2)将DDS芯片AD9854输出的正弦波信号经过3级总共64倍频并滤波后，倍频至所需频率作为接收系统混频本振。每一级倍频为X4，如果原始信号为

v_c(t)＝v_s cosωt

其中，v_s为信号幅度，ω为信号角频率。则经过X4倍频以后得到

其中，k为4倍频系数。

与利用锁相环(PLL)倍频不同，利用倍频器倍频必须在倍频器后加带通滤波器。如果所要监测的电磁频谱很宽，则必须采用多个通道分段处理，多个通道之间切换通过FPGA直接控制。与锁相环相比，倍频过程所需时间可忽略不计。

(3)该可变本振与天线通道经过滤波、放大后的射频信号进行混频、滤波获得中心频率为2.4GHz的第一中频窄带信号。

(4)2.4GHz的第一中频窄带信号再与一个固定本振(频率为2GHz)进行混频和滤波，输出400MHz的第二中频信号。

(5)400MHz的第二中频信号直接送至ADC进行欠采样，同时实现数字下变频。

(6)经过ADC采样形成数字低中频信号送至FPGA。

(7)FPGA在某一本振驻留时间段内对低中频信号进行数字检波积分，获得相应射频频点的能量信息。

(8)返回第一步，重复以上操作，便可获得感兴趣的频谱范围内的电磁信号辐射能量。

以DDS芯片AD9854输出的低频正弦波作为本振频率源，利用多级倍频加滤波器的方式获得所需的本振频率源。由于采用了倍频器倍频的方式，能够瞬间锁定本振频率，使得接收系统能够实现快速跳频，并在较短时间内扫完整个频段。

本实施例整个接收系统通过微波开关切换成四个通道进行接收。第一中频采用2.4GHz的高中频，第二中频采用400MHz低中频，中频滤波器采用声表滤波器，以提高整个接收系统带外抑制性能。

本实施例中，所述的控制方法和过程采用本领域技术人员公知的现有技术即可以实现，不是本发明的必要技术特征。

实施例2：

以X波段(8-12GHz)为例，说明接收系统在4GHz带宽内跳频搜索过程。整个接收系统通过微波开关分成四个接收通道，通道1搜索8-9GHz，通道2搜索9-10GHz，通道3搜索10-11GHz，通道4搜索11-12GHz，如图4所示。

以8-9GHz通道为例，通道1放大滤波单元由两组放大器+滤波器级联而成。前置放大器采用Hittite公司的微波宽带集成放大器，其典型指标如下：

工作频段：7-14GHz；

增益：17dB；

噪声系数：2.5dB。

滤波器用以滤除带外杂波、镜像干扰。滤波器采用微带交指滤波器形式，介质板采用罗杰斯4350B。

本振频率采用低本振模式，可变本振模块输出频率范围为5.6-6.6GHz，输出频率步进为10MHz。可变本振内部的倍频级数定为64级，通过3个4倍频级联而成。因此，DDS输出频率范围为87.5-103.125MHz。DDS采用AD公司的DDS芯片AD9854，该芯片最高输出频率可达150MHz，频率精度达到1μHz。可变本振模块输出频率步进为10MHz，由于采用了64级倍频，因此，DDS芯片AD9854的输出频率步进为156.25kHz。通过实测，整个通道增益大于15dB，平坦度优于2dB，镜像抑制大于40dB。

8-9GHz的射频经过与可变本振输出的5.6-6.6GHz信号混频后，经过带通滤波器获得2.4GHz高中频窄带信号，带宽为10MHz。带通滤波采用高Q值声表滤波器，有效提高带外抑制能力，并抑制相邻信道干扰。

整个射频前端分置于三个不同的屏蔽盒内，采用半刚性电缆连接，以减小相互间串扰。通过实测，其对数检波正切灵敏度优于-80dBm。

当切换至通道2搜索9-10GHz时，仍然采用低本振模式，可变本振输出频率范围为6.6-7.6GHz，频率步进仍为10MHz。可变本振模块采用4通道切换方式，如图1所示。针对X波段跳频搜索时，自上而下，各通道输出频率范围分别为5.6-6.6GHz、6.6-7.6GHz、7.6-8.6GHz和8.6-9.6GHz，通道切换由主控芯片FPGA控制。

假定FPGA的工作频率为64MHz(周期15.625ns)，FPGA通过串行方式将频率调节字写入DDS。控制DDS输出频率的频率调节字总共48位，再加上8位地址，总共56位数据写入DDS，也即FPGA为DDS写入频率调节字的总时间约为750ns。信号的倍频、放大、滤波等处理几乎是瞬间完成。如果信号的积累时间定为1us，并且考虑一些频率不稳定时间，则频率调节字的写操作和信号积累总共需约2.0us。于是，400个频点跳变一周总共只需要0.8ms。

整个X波段8-12GHz扫频的流程如图4所示，一遍扫频流程分成4个阶段。首先扫频8-9GHz范围，此时，图1中所示的三个单刀四掷开关全部选通1通道，图2中所示的两个单刀四掷开关都选通1通道，FPGA对DDS芯片AD9854写入频率调节字(FTW)，使得DDS输出信号的频率从87.5MHz开始。经过总共64倍频后，获得用于混频的本振频率5.6GHz。可变本振在此频点上驻留2μs，驻留期间FPGA对中频处理通道输出的视频信号进行积累，并记录下积累后的幅值。其次，FPGA对DDS芯片AD9854写入新的FTW，用于切换本振频率，本振频率每次增加10MHz，再在该本振的驻留期间内对视频信号进行积累并记录下幅值。如此周而复始，当本振频率切换至6.6GHz，表示8-9GHz频率范围扫频结束，开始对9-10GHz频率范围进行扫频，此时，图1中所示的三个单刀四掷开关都选通2通道，仍然以10MHz为本振频率的步进，重复上述操作，本振频率切换至7.6GHz时，完成9-10GHz的扫频操作。10-11GHz和11-12GHz的扫频操作以此类推。

由以上操作，完成整个X波段8-12GHz的一遍扫频，再返回开始点，周而复始的循环以上操作。DDS芯片AD9854的FTW写入操作、单刀四掷开关的选通均由FPGA负责控制，一遍扫频记录下的各频点信号积累后的幅值缓存在FPGA的片上ram中，通过总线发送至嵌入式计算机。

本发明提供了一种X波段快速锁频接收系统，具体实现该技术方案的方法和途径很多，以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。本实施例中未明确的各组成部分均可用现有技术加以实现。

Claims (5)

1.一种X波段快速锁频接收方法，其特征在于，包括依次连接的第一单刀四掷开关、四个前置放大滤波器、四个混频器、第二单刀四掷开关、中频处理通道、模数转换器以及主控芯片；主控芯片分别控制第一单刀四掷开关和第二单刀四掷开关，并通过可变本振模块连接第三单刀四掷开关，第三单刀四掷开关分别连接所述四个混频器；

所述可变本振模块以DDS芯片作为低频频率源；可变本振模块通过倍频器将DDS输出信号快速倍频至所需频率，用于混频，其处理步骤如下：

步骤1，主控芯片通过SPI接口将一个频率调节字写入DDS芯片的寄存器，以使DDS芯片输出信号切换至频率f_out并驻留一段时间；频率f_out与频率调节字FTW和DDS芯片系统时钟SYSCLK保持如下关系：

f_out＝FTW×SYSCLK/2⁴⁸，

其中，DDS芯片的系统时钟SYSCLK为300MHz，DDS芯片经过一组系统时钟周期切换到频率f_out输出正弦波信号；

步骤2，将DDS芯片输出的正弦波信号经过3级总共64倍频并滤波后，倍频至所需频率作为接收系统混频本振；每一级倍频为4倍，对于原始信号v_c(t)经过4倍倍频以后得到信号v_b(t)：

v_c(t)＝v_s cosωt，

其中，v_s为信号幅度，ω为信号角频率；

$v_b\left(t\right)=v_c^4\left(t\right)={\mathrm{kv}}_s^4(0.375-0.5cos2\mathrm{\ω}t+0.25cos4\mathrm{\ω}t),$

其中，k为4倍频系数；

步骤3，可变本振模块将与外部的天线通道经过滤波、放大后的射频信号进行混频、滤波获得中心频率为2.4GHz的第一中频窄带信号；

步骤4，2.4GHz的第一中频窄带信号再与一个固定本振进行混频和滤波，输出400MHz的第二中频信号；

步骤5，400MHz的第二中频信号直接送至模数转换器进行欠采样，同时实现数字下变频；

步骤6，经过模数转换器采样形成数字低中频信号送至主控芯片；

步骤7，主控芯片在一本振驻留时间段内对低中频信号进行数字检波和积分，获得相应射频频点的能量信息；

步骤8，返回步骤1，直到获得所需的频谱范围内的电磁信号辐射能量。

2.根据权利要求1所述的一种X波段快速锁频接收方法，其特征在于，所述四个前置放大滤波器包括第一通道前置放大滤波器、第二通道前置放大滤波器、第三通道前置放大滤波器和第四通道前置放大滤波器，分别对应第一混频器、第二混频器、第三混频器和第四混频器。

3.根据权利要求1所述的一种X波段快速锁频接收方法，其特征在于，所述可变本振模块包括依次连接的直接数字合成器、第五单刀四掷开关、四组倍频放大滤波电路以及第六单刀四掷开关，其中直接数字合成器接收主控芯片发出的DDS频率控制信号，第五单刀四掷开关和第六单刀四掷开关接收主控芯片发出的开关控制信号。

4.根据权利要求3所述的一种X波段快速锁频接收方法，其特征在于，所述倍频放大滤波电路包括依次连接的第一放大器、4倍倍频器、第一滤波器、第二放大器以及第二滤波器。

5.根据权利要求1所述的一种X波段快速锁频接收方法，其特征在于，所述中频处理通道包括依次连接的第一放大滤波器、第五混频器和第二放大滤波器。