CN105206631A - 感光像素阵列、环境光传感器和距离传感器 - Google Patents

Abstract

一种感光像素阵列、环境光传感器和距离传感器。其中，所述感光像素阵列包括：N个像素单元，所述N个像素单元的原始感光面面积相同，其中，N为大于或者等于二的自然数；所述N个像素单元中，第n个像素单元的表露感光面面积等于其原始感光面面积的k^(n-1)倍，其中，k为0.1～0.9，n为一至N的任意自然数。所述感光像素阵列拓展了动态范围，提高了对光强的响应能力。

Description

感光像素阵列、环境光传感器和距离传感器

技术领域

本发明涉及半导体制造领域，尤其涉及一种发明名称感光像素阵列、环境光传感器和距离传感器。

背景技术

现如今，越来越多的环境光传感器和距离传感器应用于手机和平板电脑中。环境光传感器和距离传感器对感光元件的主要要求是在较弱的光强和较强的光强时都有较好的线性响应。现有环境光传感器和距离传感器主要应用的感光元件是由面积较大(0.5mm×0.5mm以上)的光电二极管(photodiode，PD)形成的感光阵列。然而使用这种光电二极管的缺点是，所述光电二极管的面积必须较大，同时这种光电二极近的噪声较大，在光强较弱的时候，其有效信号很小，几乎等于系统中的底部噪声。

为了提高环境光传感器和距离传感器的性能，需要寻找一种新的感光元件，以提高环境光传感器和距离传感器的感光性能。

然而，现有感光像素阵列由于存在动态范围受其光电二极管满阱(fullwell)限制的不足，很难运用在环境光传感器和距离传感器。

感光像素阵列中，CMOS像素阵列可以实现灵敏的光响应，在光强较弱的时候仍可以产生较强的光电信号(此光电信号远大于系统中的噪声)。现有CMOS像素阵列通常用于CMOS图像传感器中，而CMOS图像传感器通常由像素阵列和外围电路组成。CMOS图像传感器的像素分为无源像素和有源像素两种。有源像素(ActivePixel)相较无源像素而言具有诸多优点(如光响应灵敏度高、噪音小、速度快和功耗小等等)，成为目前主要研究和应用的产品。通常所述的CMOS图像传感器指有源像素CMOS图像传感器。现有有源像素CMOS图像传感器根据晶体管的数目的不同，可分为3晶体管、4晶体管5晶体管等类型。其工作原理是：像素单元中的光电二极管在感受到光信号的时候会将光子转换成等比数量的电荷(电子或者空穴)，电荷在光电二极管中积累，光强越高，则积累的电荷越多。积累的电荷会在浮置扩散区(FloatingDiffusion，FD)上产生Q/Cpara大小的电压变化，其中Q为对应光强积累的电荷，Cpara为FD上的寄生电容。此电压变化通过晶体管传导出去，通过模拟数字转换器进行量化，即可以得到数字化得光强信息。

请参考图1，示出了现有CMOS像素阵列中光电二极管(亦即像素单元)的光响应电压曲线示意图。

光电二极管通常处在一定的反偏电压下，如果光强太强，超出光电二极管的满阱电荷，光电二极管的响应电压位于饱和区的线段BC，部分光子无法被采集，信号采集失败；如果入射光太弱，产生的光电子少于噪声电子，光响应电压处于线性区线段AB下方，光电二极管未能做出响应，信号采集失败；只有光强落在线性区的线段AB对应的范围内，光电二极管才能采集到有效的信号，此时光电二极管的响应电压处于线性区的线段AB。可见，现有CMOS像素阵列的动态范围太小。

现有技术中解决CMOS像素阵列动态范围太小的方法，通常是根据所应用的入射光的强度来分别计算设计光电二极管的面积，在光强范围较大的时候，需要按照最弱的光强来设置感光面积，因为感光面的面积越大，则能够感受更低强度的光强，并且一种应用需要使用一种面积，同时需要使用一套固定的光照，各应用之间不能兼容。

为此，需要一种新的感光像素阵列，以扩大感光像素阵列的动态范围，从而使感光像素阵列能够更好地运用于环境光传感器和距离传感器中，提高环境光传感器和距离传感器的性能。

发明内容

本发明解决的问题是提供一种感光像素阵列、环境光传感器和距离传感器，所述感光像素阵列的动态范围扩大，因此，可以更好地运用于环境光传感器和距离传感器中，并使环境光传感器和距离传感器的性能提高。

为解决上述问题，本发明提供一种感光像素阵列，包括：

N个像素单元，所述N个像素单元的原始感光面面积相同，其中，N为大于或者等于二的自然数；

所述N个像素单元中，第n个像素单元的表露感光面面积等于其原始感光面面积的k^(n-1)倍，其中，k为0.1～0.9，n为一至N的任意自然数。

可选的，k为0.5，N等于四。

可选的，所述四个像素单元成两行两列的矩阵排布。

可选的，所述四个像素单元中，第二个像素单元的原始感光面上方具有第一阻挡层，所述第一阻挡层暴露出所述第二个像素单元的表露感光面；第三个像素单元的原始感光面上方具有第二阻挡层，所述第二阻挡层暴露出所述第三个像素单元的表露感光面；第四个像素单元的原始感光面上方具有第三阻挡层，所述第三阻挡层暴露出所述第四个像素单元的表露感光面。

可选的，所述第一阻挡层、第二阻挡层和第三阻挡层的材料包括钼、铝或者铜。

可选的，所述第一阻挡层、第二阻挡层和第三阻挡层的厚度为

可选的，所述第一阻挡层、第二阻挡层和第三阻挡层的俯视图形为矩形环。

可选的，所述感光像素阵列还包括覆盖所述N个像素单元的层间介质层，所述第一阻挡层、第二阻挡层和第三阻挡层与位于所述层间介质层上。

为解决上述问题，本发明还提供了一种环境光传感器，所述环境光传感器采用感光像素阵列，所述感光像素阵列包括：

N个像素单元，所述N个像素单元的原始感光面面积相同，其中，N为大于或者等于2的自然数；

所述N个像素单元中，第n个像素单元的表露感光面面积等于其原始感光面面积的k^(n-1)倍，其中，k为0.1～0.9，n为一至N的任意自然数。

为解决上述问题，本发明还提供了一种距离传感器，所述距离传感器采用感光像素阵列，所述感光像素阵列包括：

N个像素单元，所述N个像素单元的原始感光面面积相同，其中，N为大于或者等于2的自然数；

所述N个像素单元中，第n个像素单元的表露感光面面积等于其原始感光面面积的k^(n-1)倍，其中，k为0.1～0.9，n为一至N的任意自然数。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案中，提供具有N个像素单元的感光像素阵列，所述N个像素单元的原始感光面面积相同，其中，N为大于或者等于二的自然数，并且，所述N个像素单元中，第n个像素单元的表露感光面面积等于其原始感光面面积的k^(n-1⁾倍，其中，k为0.1～0.9，n为一至N的任意自然数。由于第n个像素单元的表露感光面面积等于其原始感光面面积的k^(n-1)倍，这样，每个像素单元的动态范围不同，N个像素单元可以具有N个不同的动态范围，并且这N个不同的动态范围两两之间不完全重叠，因此，所述感光像素阵列的动态范围大于其中任何一个像素单元的动态范围，从而使整个感光像素阵列的动态范围得到拓展，提高了感光像素阵列对光强的响应能力。

进一步，k为0.5，N等于四。此时，所述感光像素阵列具有四个像素单元，因此它们具有四个不同的动态范围，并且，此时四个动态范围顺次首层连接，形成一个完整(无断点)的大动态范围，使四个像素单元的光强检测能力发挥到最佳水平。

附图说明

图1是现有CMOS像素阵列中光电二极管的光响应电压曲线示意图；

图2是本发明实施例所提供的感光像素阵列俯视示意图；

图3是图2所示第一像素单元沿Ⅰ-Ⅰ点画线剖切得到的示意图；

图4是图2所示第二像素单元沿Ⅱ-Ⅱ点画线剖切得到的示意图；

图5是第一像素单元的电路示意图；

图6是四个像素单元的光响应电压曲线示意图；

图7是本发明实施例所提供的感光像素阵列合成的光强响应曲线示意图。

具体实施方式

由背景技术可知，现有感光像素阵列的动态范围太小，这是因为，现有感光像素阵列通常各个像素单元具有相同的感光面积，因此，全部像素单元的动态范围与一个像素单元的动态范围完全相同，因此，整个感光像素阵列的动态范围无法得到拓展。

为此，本发明提供一种新的感光像素阵列，所述像素阵列具有N个像素单元，所述N个像素单元的原始感光面面积相同，其中，N为大于或者等于二的自然数，关键的是，所述N个像素单元中，第n个像素单元的表露感光面面积等于其原始感光面面积的k^(n-1)倍，其中，k为0.1～0.9，n为一至N的任意自然数。即所述感光像素阵列中，从第二个像素单元开始，其表露感光面面积呈k^(n-1)的指数级减小，这样，每个像素单元的动态范围不同，N个像素单元可以具有N个不同的动态范围，并且这N个不同的动态范围两两之间不完全重叠，因此，所述感光像素阵列的动态范围大于其中任何一个像素单元的动态范围，从而使整个感光像素阵列的动态范围得到拓展，提高了感光像素阵列对光强的响应能力。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

本发明实施例提供一种感光像素阵列，请结合参考图2至图4。

请参考图2，示出了本实施例所提供的感光像素阵列俯视示意图。本实施例所提供的感光像素阵列具体以CMOS像素阵列为例，CMOS像素阵列具有光响应灵敏度高、噪音小、速度快、功耗小和可制备成大阵列器件等优点。本实施例中，所述CMOS像素阵列具体包括四个像素单元，具体为第一行第一列的第一像素单元201，第一行第二列的第二像素单元202，第二行第二列的第三像素单元203，以及第二行第一列的第四像素单元204。

本实施例中，四个像素单元成两行两列的矩阵排布，这种排布方式整齐规整。需要说明的是，在本发明的其它实施例中，四个像素单元的排列方式可以采用其它方式排布，例如采用单行或者单列排布。

本实施例中，第一像素单元201具有表露感光面201A，第二像素单元202具有表露感光面202A，第三像素单元203具有表露感光面203A，第四像素单元204具有表露感光面204A。并且，表露感光面202A的面积等于表露感光面201A的0.5倍，表露感光面203A的面积等于表露感光面201A的(0.5)²倍，表露感光面204A的面积等于表露感光面201A的(0.5)³倍，即，第n个像素单元的表露感光面面积等于表露感光面201A的(0.5)^(n-1)倍。

事实上，第一像素单元201、第二像素单元202、第三像素单元203和第四像素单元204均具有相同面积的原始感光面，并且它们的原始感光面面积等于表露感光面201A的面积。但是，第二像素单元202、第三像素单元203和第四像素单元204由于在原始感光面上方具有面积逐渐增大的遮光面，因此，它们的表露感光面面积依次减小。具体的，第二像素单元202具有第一遮光面202B，第三像素单元203具有第二遮光面203B，第四像素单元204具有第三遮光面204B。

请参考图3，图3为图2中所示第一像素单元201沿Ⅰ-Ⅰ点画线剖切得到的示意图。第一像素单元201包括半导体基底2010，位于半导体基底2010上的感光元件2011，覆盖半导体基底2010和感光元件2011的层间介质层2012。

本实施例中，感光元件2011用于感测光线以进行光电转换，其具体可以为光电二极管，也可以是其它合适的感光半导体器件等。感光元件2011上表面即为第一像素单元201的原始感光面。并且，由于感光元件2011上方没有不透明层结构的阻挡，因此，表露感光面201A的面积基本上等于上述原始感光面的面积。

请参考图4，图4为图2中所示第二像素单元202沿Ⅱ-Ⅱ点画线剖切得到的示意图。第二像素单元202包括半导体基底2020，位于半导体基底2020上的感光元件2021，覆盖感光元件2021和半导体基底2020的层间介质层2022。除此之外，第二像素单元202还具有位于层间介质层2022上的第一阻挡层2023，第一阻挡层2023即为图2中遮光面202B的形成原因。

本实施例中，感光元件2021用于感测光线以进行光电转换，因此感光元件2021上表面即为第二像素单元202的原始感光面。并且，由于感光元件2021上方有第一阻挡层2023的阻挡，因此，表露感光面202A的面积小于上述原始感光面的面积。

需要说明的是，图中虽未显示，但是，本实施例中，第三像素单元203和第4像素单元204具有与第二像素单元202极其类似的剖面结构，它们均具有相同的感光元件，因此它们都具有相同的原始感光面。它们之间不同之处仅在于，第三像素单元203中，感光元件(未示出)上方具有第二阻挡层(未示出)，第二阻挡层的面积大于第一阻挡层2023的面积(更确切的说，是第二阻挡层遮挡的第三像素单元203的面积大于第一阻挡层2023遮挡的第二像素单元202的面积)，从而使得表露感光面203A为表露感光面202A的0.5倍，同样的，第四像素单元204中，感光元件未示出)上方具有第三阻挡层(未示出)，第三阻挡层的面积大于第二阻挡层的面积(更确切的说，是第三阻挡层遮挡的第四像素单元204的面积大于第二阻挡层遮挡的第三像素单元203的面积)，从而使表露感光面204A为表露感光面203A的0.5倍。

本实施例中，第一阻挡层2023、第二阻挡层和第三阻挡层的材料可以为钼、铝或者铜。事实上，第一阻挡层2023、第二阻挡层和第三阻挡层的材料可以与后续形成在层间介质层(例如层间介质层2028)上的金属互连线的材料相同，从而使得第一阻挡层2023、第二阻挡层和第三阻挡层可以与金属互连线一同制作，从而节省工艺步骤，节约成本。

本实施例中，第一阻挡层2023、第二阻挡层和第三阻挡层的厚度可以为第一阻挡层2023、第二阻挡层和第三阻挡层的厚度可以与形成在层间介质层上的金属互连线的厚度相同，但是同时，为了防止光线透过各阻挡层，它们的厚度选择在以上。而为了不影响金属互连线等其它结构，它们的厚度最好设置在以下。

本实施例中，第一阻挡层2023、第二阻挡层和第三阻挡层的俯视图形可以为矩形环，具体的，第一阻挡层2023、第二阻挡层和第三阻挡层的俯视图形分别对应于图2中的遮光面202B、遮光面203B和遮光面204B。

请参考图5，示出了第一像素单元201的电路示意图。本实施例中，第一像素单元201具有4晶体管(4T)结构，即第一像素单元201包括4个MOS晶体管和1个感光元件(具体可以为光电二极管或者其它合适器件)，所述4个MOS晶体管分别为复位晶体管M1、放大晶体管M2、选择晶体管M3的和传输晶体管M4(对应于图3中的传输晶体管2015)。所述第一像素单元201还包括位于传输晶体管M4栅极结构和复位晶体管M1栅极结构之间浮置扩散区FD(浮置扩散区2016)。在未接收光照时，复位晶体管M1的栅极接收高电平脉冲信号，对浮置扩散区FD进行复位，使浮置扩散区FD为高电平，复位晶体管M1的栅极脉冲信号转为低电平时，复位结束。然后选择晶体管M3的栅极接收高电平的脉冲信号，读出初始信号。然后光电二极管PD在预定时间内接收光照，并根据光照产生载流子。然后，传输晶体管M4的栅极接收高电平脉冲信号，将所述载流子从光电二极管PD传输至浮置扩散区FD，在浮置扩散区FD转换成电压信号。然后选择晶体管M3接收高电平的脉冲电压信号进行选择通过，所述电压信号自浮置扩散区FD经过放大晶体管M2和选择晶体管M3输出，通过前后两次信号的采集，并将采集结果进行(作差)运算，从而完成光信号(图像信号)的采集与传输。

需要说明的是，在本发明的其它实施例中，第一像素单元201还可以是单晶体管结构、3晶体管结构或者5晶体管结构等，本发明对此不作限定。

请参考图6，显示出了四个像素单元的光响应电压曲线示意图。本实施例中，由于感光像素阵列具有四个不同表露感光面的像素单元，因此，可以得到四个不同像素单元对应的光响应电压曲线段。通常，像素单元的表露感光面面积与其感光灵敏度成正比，因此，表露感光面面积越大的像素单元，对光强的响应越灵敏。因此，图2所示第一像素单元201的光强-响应电压如图6中线段DE所示，图2所示第二像素单元202的光强-响应电压如图6中线段FG所示，图2所示第三像素单元203的光强-响应电压如图6中线段HI所示，图2所示第四像素单元204的光强-响应电压如图6中线段JK所示。图6中，虚线L1代表系统的噪声水平线，即只有当响应电压高于噪声所产生的暗电压后，像素单元才能够对相应的光强进行有效地响应。虚线L2代表各像素单元所能够产生的最大电压，虚线L2以上为各像素单元的(光响应)饱和区。

从图6中观察可知，第一像素单元201对光强的感应十分敏感，当光强较弱时，第一像素单元201即开始进入线性响应阶段，然而，一旦光强加强至一定值，第一像素单元201即进入饱和阶段，因此，线段DE短而陡。紧接着，几乎是在第一像素单元201进入饱和区的同时，第二像素单元202开始进入对光强的有效响应范围，即线段FG的起点G与线段DE的终点E几乎位于图6中同一条垂直于纵坐标轴的直线上，这意味着，当采用本实施例中所提供的感光像素阵列进行光强检测时，在光强较弱时，可以采用第一像素单元201进行检测，而当光强达到第一像素单元201的饱和区之后，可以马上切换采用第二像素单元202，两个像素单元可以完成没有任何断点的光强检测，即两个像素单元的光强检测范围可以恰好无缝衔接，使两个光强检测范围连接在一起形成一个更大的光强检测范围。

同样的，继续参考图6可知，当第二像素单元202达到饱和区之后，可以马上采用第三像素单元203进行光强的检测，当第三像素单元203达到饱和区之后，可以马上采用第四像素单元204进行光强的检测。最终，本实施例所提供的感光像素阵列通过设置表露面积不同的四个像素单元，使感光像素阵列从原来的其中一段线段，拓展成包括图6所示全部四段响应线段的范围(即四个动态范围)，可知，本实施例所提供的感光像素阵列有效地拓展了感光像素阵列的动态范围。此时四个动态范围顺次首层连接，形成一个完整(无断点)的大动态范围，使四个像素单元的光强检测能力发挥到最佳水平。

请参考图7，显示出了本实施例所提供的感光像素阵列经换算后合成的光强响应曲线示意图。由于图2中，表露感光面201A的面积为表露感光面204A面积的8倍，表露感光面202A的面积为表露感光面204A面积的4倍，表露感光面203A的面积为表露感光面204A面积的2倍，为了更好地显示本实施例所提供的感光像素阵列的动态范围，本实施例将第一像素单元201对应的响应电压除以8，将第二像素单元202对应的响应电压除以4，将第二像素单元202对应的响应电压除以2，以此将各像素单元的表露感光面面积换算成相同大小，此时得到的图7中，光强响应曲线基本呈一条完整的斜线段D’K，可以直观看到，相比于图6中任何单独的其中一段响应线段而言，图7中的斜线段D’K具有最大的动态范围，即本实施例所提供的感光像素阵列极大地拓展了感光像素阵列的动态范围，提高了感光像素阵列对光强的响应能力。

需要说明的是，在本发明的其它实施例中，感光像素阵列可以具有N个像素单元，N个像素单元的原始感光面面积相同，其中N为大于或者等于2的自然数，例如具体的，可以有两个像素单元、三个像素单元、五个像素单元或者六个像素单元等等，但是，像素单元的个数最好控制在十个以下，从而防止像素单元的面积太大，造成制造成本的提高。N个像素单元中，从第2个像素单元开始，后面的每个像素单元上方均具有阻挡层，通过阻挡层的阻挡，使第n个像素单元的表露感光面面积等于其原始感光面面积的k^(n-1)倍，其中，k可以为0.1～0.9，n为1至N的任意自然数。阻挡层采用与金属互连线或者金属插塞相同的金属材料和制作工艺制作，具体材料可以为铝、钼或者铜。

需要说明的是，在N个像素单元中，k进一步选择为0.25～0.5，因为，当如果k大于0.5，需要更多像素来覆盖所要探测的范围，可能造成制造成本的提高，而如果k小于0.25，那么相邻像素所覆盖的范围差距就比较大，整个感光像素阵列的精度降低。

需要说明的是，在本发明的其它实施例中，所述感光像素阵列除了可以是CMOS像素阵列，也可以采用其它的类型的像素阵列，例如还可以是CCD像素阵列等，CCD像素阵列具有灵敏度高、抗强光、畸变小、体积小、寿命长和抗震动等优点。此时，CCD像素阵列中同样满足上述条件：CCD像素阵列可以具有N个像素单元，N个像素单元的原始感光面面积相同，其中N为大于或者等于2的自然数，N个像素单元中，从第2个像素单元开始，第n个像素单元的表露感光面面积等于其原始感光面面积的k^(n-1)倍，其中，k可以为0.1～0.9，n为1至N的任意自然数。

本发明实施例所提供的感光像素阵列特别适合运用于距离传感器和环境光传感器等结构中，由于所述感光像素阵列具有较大的动态范围，因此，运用于上述两种传感器中时，能够有效地提高它们的性能。

本发明实施例还提供一种环境光传感器，所述环境光传感器具有本发明所提供的感光像素阵列，具体的，所述感光像素阵列包括：N个像素单元，所述N个像素单元的原始感光面面积相同，其中，N为大于或者等于2的自然数，所述N个像素单元中，第n个像素单元的表露感光面面积等于其原始感光面面积的k^(n-1)倍，其中，k可以为0.1～0.9，n为一至N的任意自然数。并且，k进一步可以为0.25～0.5。

在一个具体的例子中，k可以为0.5，N可以等于四。当N等于四时，所述四个像素单元可以成两行两列的矩阵排布。所述四个像素单元中，第二个像素单元的原始感光面上方具有第一阻挡层，所述第一阻挡层暴露出所述第二个像素单元的表露感光面，第三个像素单元的原始感光面上方具有第二阻挡层，所述第二阻挡层暴露出所述第三个像素单元的表露感光面，第四个像素单元的原始感光面上方具有第三阻挡层，所述第三阻挡层暴露出所述第四个像素单元的表露感光面。所述第一阻挡层、第二阻挡层和第三阻挡层的材料可以为钼、铝或者铜。所述第一阻挡层、第二阻挡层和第三阻挡层的厚度可以为所述第一阻挡层、第二阻挡层和第三阻挡层的俯视图形可以为矩形环。所述感光像素阵列还包括覆盖所述四个像素单元的层间介质层，所述第一阻挡层、第二阻挡层和第三阻挡层与位于所述层间介质层上。

更多感光像素阵列的结构和性质可以参考说明书前述内容。

本实施例所提供的环境光传感器由于具有本发明所提供的感光像素阵列，因此，能够在更大的光强范围内使用，并且对光强的响应更加灵敏，因此，环境光传感器的性能大幅提高。

本发明实施例还提供一种距离传感器，所述距离传感器具有本发明所提供的感光像素阵列，具体的，所述感光像素阵列包括：N个像素单元，所述N个像素单元的原始感光面面积相同，其中，N为大于或者等于2的自然数，所述N个像素单元中，第n个像素单元的表露感光面面积等于其原始感光面面积的k^(n-1)倍，其中，k可以为0.1～0.9，n为一至N的任意自然数。并且，k进一步可以为0.25～0.5。

在一个具体的例子中，k可以为0.5，N可以等于四。当N等于四时，所述四个像素单元可以成两行两列的矩阵排布。所述四个像素单元中，第二个像素单元的原始感光面上方具有第一阻挡层，所述第一阻挡层暴露出所述第二个像素单元的表露感光面，第三个像素单元的原始感光面上方具有第二阻挡层，所述第二阻挡层暴露出所述第三个像素单元的表露感光面，第四个像素单元的原始感光面上方具有第三阻挡层，所述第三阻挡层暴露出所述第四个像素单元的表露感光面。所述第一阻挡层、第二阻挡层和第三阻挡层的材料可以为钼、铝或者铜。所述第一阻挡层、第二阻挡层和第三阻挡层的厚度可以为所述第一阻挡层、第二阻挡层和第三阻挡层的俯视图形可以为矩形环。所述感光像素阵列还包括覆盖所述四个像素单元的层间介质层，所述第一阻挡层、第二阻挡层和第三阻挡层与位于所述层间介质层上。

更多感光像素阵列的结构和性质可以参考说明书前述内容。

本实施例所提供的距离传感器由于具有本发明所提供的感光像素阵列，因此，能够在更大的光强范围内使用，并且对光强的响应更加灵敏，因此，距离传感器的性能大幅提高。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种感光像素阵列，包括：

N个像素单元，所述N个像素单元的原始感光面面积相同，其中，N为大于或者等于二的自然数；

其特征在于，

所述N个像素单元中，第n个像素单元的表露感光面面积等于其原始感光面面积的k^(n-1)倍，其中，k为0.1～0.9，n为一至N的任意自然数。

2.如权利要求1所述的感光像素阵列，其特征在于，k为0.5，N等于四。

3.如权利要求2所述的感光像素阵列，其特征在于，所述四个像素单元成两行两列的矩阵排布。

4.如权利要求2所述的感光像素阵列，其特征在于，所述四个像素单元中，第二个像素单元的原始感光面上方具有第一阻挡层，所述第一阻挡层暴露出所述第二个像素单元的表露感光面；第三个像素单元的原始感光面上方具有第二阻挡层，所述第二阻挡层暴露出所述第三个像素单元的表露感光面；第四个像素单元的原始感光面上方具有第三阻挡层，所述第三阻挡层暴露出所述第四个像素单元的表露感光面。

5.如权利要求4所述的感光像素阵列，其特征在于，所述第一阻挡层、第二阻挡层和第三阻挡层的材料包括钼、铝或者铜。

6.如权利要求4所述的感光像素阵列，其特征在于，所述第一阻挡层、第二阻挡层和第三阻挡层的厚度为

7.如权利要求4所述的感光像素阵列，其特征在于，所述第一阻挡层、第二阻挡层和第三阻挡层的俯视图形为矩形环。

8.如权利要求4所述的感光像素阵列，其特征在于，所述感光像素阵列还包括覆盖所述N个像素单元的层间介质层，所述第一阻挡层、第二阻挡层和第三阻挡层与位于所述层间介质层上。

9.一种环境光传感器，所述环境光传感器采用感光像素阵列，所述感光像素阵列包括：

N个像素单元，所述N个像素单元的原始感光面面积相同，其中，N为大于或者等于2的自然数；

其特征在于，

所述N个像素单元中，第n个像素单元的表露感光面面积等于其原始感光面面积的k^(n-1)倍，其中，k为0.1～0.9，n为一至N的任意自然数。

10.一种距离传感器，所述距离传感器采用感光像素阵列，所述感光像素阵列

包括：

N个像素单元，所述N个像素单元的原始感光面面积相同，其中，N为大于或者等于2的自然数；

其特征在于，

所述N个像素单元中，第n个像素单元的表露感光面面积等于其原始感光面面积的k^(n-1)倍，其中，k为0.1～0.9，n为一至N的任意自然数。