CN105187690B - 应用于制导的图像处理方法和装置 - Google Patents

Abstract

本发明实施例公开的一种应用于制导的图像信息处理方法和装置，涉及制导过程中图像处理技术领域，架构合理、功耗较低、硬件资源得到最大程度利用。该装置中的FPGA：一方面，将预处理后的图像分别输入给每个处理DSP，一个处理DSP进行目标识别，另一个处理DSP进行目标跟踪，生成目标跟踪结果；另一方面，控制压缩芯片利用压缩参数完成图像压缩，生成压缩码流，并控制同步串口芯片将压缩码流通过无线链路回传至地面接收设备，以便导引头实现人在回路控制和目标侦察功能，应用于侦察和跟踪目标。

Description

应用于制导的图像处理方法和装置

技术领域

本发明涉及制导过程中图像处理技术领域，尤其涉及一种应用于制导的图像信息处理方法和装置。

背景技术

导弹寻的导引头采用可见光制导体制的最大优点是成本低、导引精度较高、作用距离远、抗电磁干扰性好，是现代飞航导弹对地攻击十分可取的方案之一。信息处理装置作为光电导引头的主要组成部分，涉及图像信息获取、传输、处理、显示、存储、互联等诸多环节。

当前，随着图像处理技术的发展，图像处理算法在精度、速度、数据吞吐率等方面对图像处理系统提出更高要求。图像处理系统通用化、信息化、高速运算、快速存储等不足已经成为光电系统信号处理的瓶颈问题。

现有光电信息处理装置中，若采用低性能处理器方案，则实现功能较为单一，处理速度不能满足光电信息处理技术的发展需求。若采用高性能处理器方案，功耗过高，成本指标满足不了光电导引头的指标要求。造成上述问题的根源在于，没有深入剖析光电信息处理的需求以及合理分解任务计划，造成信号处理装置架构设计不合理，处理能力没有完全发挥，造成资源的浪费。

发明内容

本发明的目的在于克服现有技术不足，提供了一种应用于制导的图像处理方法和装置，架构合理、功耗较低、硬件资源得到最大程度利用。

本发明的技术解决方案：

一种应用于制导的图像处理装置，包括处理模块， 所述处理模块包括一个FPGA、一个压缩芯片ADV212和两个处理DSP；

其中的FPGA用于；

完成对压缩芯片ADV212的压缩参数配置，接收图像相机传输来的图像，对接收到的图像进行预处理，该预处理包括图像降分辨率、基于直方图统计图像增强、去均值归一化积相关、图像压缩时序调整等，并同时进行以下两方面处理；

一方面，将预处理后的图像分别输入给每个处理DSP，一个处理DSP根据预处理后的图像进行目标识别，另一个处理DSP根据预处理后的图像进行目标跟踪，生成目标跟踪结果；

另一方面，将预处理后的图像传输至所述压缩芯片ADV212，控制压缩芯片ADV212利用所述压缩参数完成图像压缩，生成压缩码流，并控制同步串口芯片将所述压缩码流通过无线链路回传至地面接收设备，以便导引头实现人在回路控制和目标侦察功能。

进一步的，还包括控制模块；

所述控制模块包括F28335DSP，该F28335DSP用于控制实现人在回路控制过程中，所述应用于制导的图像信息处理装置通过CAN总线与导弹的综控设备进行通信，实现全弹制导控制。

进一步的，还包括存储模块；

所述存储模块包括SRAM、SDRAM和FLASH存储芯片。

进一步的，还包括和接口模块；

所述接口模块包括LVDS、CAN和USB总线接口，其中的LVDS用于接收图像相机传输过来的LVDS数据，并且在测试模式下，所述接口模块通过USB接口与PC机进行数据交互。

进一步的，地面接收设备采用vxworks实时操作系统，并采用硬件解压缩方式完成图像解压。

进一步的，操作手通过数据链指令系统将相关指令发送给导弹的综控设备，综控设备解析指令后，通过CAN总线将相关指令发送给图像信息处理装置，所述应用于制导的图像信息处理装置中识别功能模块响应相关指令，实现启动或关闭弹上自动目标识别功能。

进一步的，每个处理DSP外挂一片64MB的SDRAM存储芯片。

进一步的，所述接口模块还包括多路RS422/RS485接口，用于同步数据传输或异步数据通信。

进一步的，所述存储模块还包括1Gb的NOR Flash芯片，用于目标模板的装订和存储，且FPGA和DSP均可实现对其的访问。

一种应用于制导的图像处理方法，由FPGA实现，包括以下步骤：

完成对压缩芯片ADV212的压缩参数配置；

接收图像相机传输来的图像，对所述图像进行预处理，并同时进行以下两方面处理；

一方面，将预处理后的图像分别输入给每个处理DSP，一个处理DSP根据所述预处理后的图像进行目标识别，另一个处理DSP根据预处理后的图像进行目标跟踪，生成目标跟踪结果；

另一方面，将预处理后的图像传输至所述压缩芯片ADV212，控制压缩芯片ADV212利用所述压缩参数完成图像压缩，生成压缩码流，并控制同步串口芯片将所述压缩码流通过无线链路回传至地面接收设备，以便导引头实现人在回路控制和目标侦察功能。

本发明实施例提供的应用于制导的图像信息处理方法和装置，采用FPGA+专用压缩芯片ADV212的硬件架构实现实时压缩图像，包括处理模块， 所述处理模块包括一个FPGA、一个压缩芯片ADV212和两个处理DSP，通过FPGA完成整个压缩过程的控制、数据处理及压缩码流管理，功耗较低，稳定性更好，精简了硬件结构，减少了硬件开销，实现了图像数据的实时压缩处理，与现有技术相比，最大的区别点在于硬件架构设计时充分考虑算法结构，使硬件架构更合理，低成本，产品附加值高、可实现性强、复合功能好，且可实现人在回路和自动目标识别的图像信息理，处理能力强大、实时性好、成本等良好特点。

附图说明

所包括的附图用来提供对本发明实施例的进一步的理解，其构成了说明书的一部分，用于例示本发明的实施例，并与文字描述一起来阐释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的应用于制导的图像处理装置的硬件架构图;

图2为本发明实施例中应用于制导的图像处理装置与其它装置连接关系示意图；

图3为本发明实施例中图像压缩流程示意图；

图4为本发明实施例中图像解压流程示意图；

图5为本发明实施例中人在回路与ATR相结合制导方法流程图。

具体实施方式

下面将结合附图对本发明的具体实施例进行详细说明。在下面的描述中，出于解释而非限制性的目的，阐述了具体细节，以帮助全面地理解本发明。然而，对本领域技术人员来说显而易见的是，也可以在脱离了这些具体细节的其它实施例中实践本发明。

在此需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的设备结构和/或处理步骤，而省略了与本发明关系不大的其他细节。

本发明实施例提供一种应用于制导的图像处理装置，可应用于侦察和跟踪目标，采用高速数字信号处理技术，支持自动目标识别(ATR)和人在回路功能，装置实时性好、能够完成目标的自主识别、跟踪以及适应和感知复杂战场等复杂功能，可以完成图像数据接收、与导引头其它分机通信、人在回路和自动目标识别、目标跟踪等制导功能，在较低成本的情况下，通过合理设计信息处理架构，采用成熟电路设计技术，使装置架构合理、功耗较低、通过提升综合处理能力，使装置的硬件资源得到最大程度利用。

参加图1，该装置包括处理模块，处理模块包括一个FPGA、一个压缩芯片ADV212和两个处理DSP；

该装置与其它装置连接关系参加图2，其中的FPGA用于；

完成对压缩芯片ADV212的压缩参数配置，接收图像相机传输来的图像，对接收到的图像进行预处理，具体的，上电初始化过程中，FPGA中图像拼接及发送模块将此次图像压缩的参数发送给参数提取模块，包括压缩倍数、图像大小、压缩模式为有损或无损等参数，参数配置模块获取到最新的信息后，结合相应的先念参数，完成对压缩芯片ADV212的配置，配置成功之后向图像接收模块置参数配置成功标志，图像接收模块检测到配置成功标志后开始等待接收图像数据，当接收到图像数据后，经过图像预处理模块输送至ADV212，完成图像数据的压缩。

FPGA同时进行以下两方面处理；

一方面，将预处理后的图像分别输入给每个处理DSP，一个处理DSP根据预处理后的图像进行目标识别，另一个处理DSP根据预处理后的图像进行目标跟踪，生成目标跟踪结果。1个DSP用于实现目标跟踪，1个DSP用于实现自动目标识别，通过FPGA实现两个DSP的信息交互，从而将识别和跟踪有效的贯通。

另一方面，将预处理后的图像传输至压缩芯片ADV212，控制压缩芯片ADV212利用压缩参数完成图像压缩，生成压缩码流，并控制同步串口芯片将压缩码流通过无线链路回传至地面接收设备，以便导引头实现人在回路控制和目标侦察功能。具体的，上述装置图像压缩流程参加图3，FPGA中的压缩码流读取模块检测到压缩完成标志后，按要求产生相应控制时序，从ADV212中读取此幅图像的压缩码流，输送给图像压缩码流管理模块。将此次压缩码流读取完成后，清除相应标志，并开始检测下一次压缩完成标志。压缩码流加密后，通过无线数据链发送，地面设备完成对无线数据的接收，解密完成后，将码流数据送至地面显控设备。

可选的上述装置还包括控制模块，该控制模块包括F28335DSP，该F28335DSP用于控制实现人在回路控制过程中，应用于制导的图像信息处理装置通过CAN总线与导弹的综控设备进行通信，实现全弹制导控制，系统稳定可靠，实现简单，且F28335可作为整个信息处理装置的控制中枢，减轻了处理DSP的控制压力。

可选的上述装置还包括存储模块；存储模块包括SRAM、SDRAM和FLASH存储芯片。

可选的上述装置还包括接口模块；接口模块包括LVDS、CAN和USB总线接口，其中的LVDS用于接收图像相机传输过来的LVDS数据，并且在测试模式下，接口模块通过USB接口与PC机进行数据交互。

可选的，地面接收设备采用vxworks实时操作系统，并采用硬件解压缩方式完成图像解压，以达到提高解压缩速率和减少占用系统时间的目标。图像解压缩显示流程参见图4所示。

可选的，参见图5，人可以通过指令启动或关闭弹上ATR功能，若导弹在末制导过程中受到敌方干扰，人可启动弹上ATR功能。弹上ATR模块依据人提供的目标位置等先验信息，将识别范围缩小，大大减少识别时间，完成自动目标识别和跟踪功能，引导导弹命中目标。具体的，操作手通过数据链指令系统将相关指令发送给导弹的综控设备，综控设备解析指令后，通过CAN总线将相关指令发送给图像信息处理装置，所述应用于制导的图像信息处理装置中识别功能模块响应相关指令，实现启动或关闭弹上自动目标识别功能。

优选的，每个处理DSP外挂一片64MB的SDRAM存储芯片，用于缓存数据。

优选的，所述接口模块还包括多路RS422/RS485接口，用于同步数据传输或异步数据通信，具有较强通用性。

优选的，所述存储模块还包括1Gb的NOR Flash芯片，用于目标模板的装订和存储，且FPGA和DSP均可实现对其的访问，简化了数据交互流程和处理流程，增加了灵活性。

本实施例提供的应用于制导的图像信息处理装置，包括处理模块，采用FPGA+专用压缩芯片ADV212的硬件架构实现实时压缩图像，包括处理模块， 所述处理模块包括一个FPGA、一个压缩芯片ADV212和两个处理DSP，通过FPGA完成整个压缩过程的控制、数据处理及压缩码流管理，功耗较低，稳定性更好，精简了硬件结构，减少了硬件开销，实现了图像数据的实时压缩处理，与现有技术相比，最大的区别点在于硬件架构设计时充分考虑算法结构，使硬件架构更合理，低成本，产品附加值高、可实现性强、复合功能好，且可实现人在回路和自动目标识别的图像信息理，处理能力强大、实时性好、成本等良好特点。

为了详述上述装置的工作过程，本发明实施例提供一种应用于制导的图像处理方法，由上述装置实现，包括以下步骤：

FPGA完成对压缩芯片ADV212的压缩参数配置；

FPGA接收图像相机传输来的图像，对所述图像进行预处理，并同时进行以下两方面处理；

一方面，FPGA将预处理后的图像分别输入给每个处理DSP，一个处理DSP根据所述预处理后的图像进行目标识别，另一个处理DSP根据预处理后的图像进行目标跟踪，生成目标跟踪结果；

另一方面，FPGA将预处理后的图像传输至所述压缩芯片ADV212，控制压缩芯片ADV212利用所述压缩参数完成图像压缩，生成压缩码流，并控制同步串口芯片将所述压缩码流通过无线链路回传至地面接收设备，以便导引头实现人在回路控制和目标侦察功能。

本实施例提供的应用于制导的图像信息处理方法，采用FPGA+专用压缩芯片ADV212的硬件架构实现实时压缩图像，通过FPGA完成整个压缩过程的控制、数据处理及压缩码流管理，功耗较低，稳定性更好，精简了硬件结构，减少了硬件开销，实现了图像数据的实时压缩处理，与现有技术相比，最大的区别点在于硬件架构设计时充分考虑算法结构，使硬件架构更合理，低成本，产品附加值高、可实现性强、复合功能好，且可实现人在回路和自动目标识别的图像信息理，处理能力强大、实时性好、成本等良好特点。

如上针对一种实施例描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施例中使用，和/或与其它实施例中的特征相结合或替代其它实施例中的特征使用。

应该强调，术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在，但并不排除一个或更多个其它特征、整件、步骤、组件或其组合的存在或附加。

本发明以上的装置和方法可以由硬件实现，也可以由硬件结合软件实现。本发明涉及这样的计算机可读程序，当该程序被逻辑部件所执行时，能够使该逻辑部件实现上文所述的装置或构成部件，或使该逻辑部件实现上文所述的各种方法或步骤。本发明还涉及用于存储以上程序的存储介质，如硬盘、磁盘、光盘、DVD、flash存储器等。

这些实施例的许多特征和优点根据该详细描述是清楚的，因此所附权利要求旨在覆盖这些实施例的落入其真实精神和范围内的所有这些特征和优点。此外，由于本领域的技术人员容易想到很多修改和改变，因此不是要将本发明的实施例限于所例示和描述的精确结构和操作，而是可以涵盖落入其范围内的所有合适修改和等同物。

本发明未详细说明部分为本领域技术人员公知技术。

Claims (9)

1.一种应用于制导的图像处理方法，其特征在于，包括以下步骤：

FPGA完成对压缩芯片ADV212的压缩参数配置；

FPGA接收图像相机传输来的图像，对所述图像进行预处理，并同时进行以下两方面处理；

当启动弹上ATR功能时，FPGA将预处理后的图像分别输入给每个处理DSP，一个处理DSP根据所述预处理后的图像进行目标识别，另一个处理DSP根据预处理后的图像进行目标跟踪，生成目标跟踪结果；

当关闭弹上ATR功能时，则进行人在回路的操作：FPGA将预处理后的图像传输至所述压缩芯片ADV212，控制压缩芯片ADV212利用所述压缩参数完成图像压缩，生成压缩码流，并控制同步串口芯片将所述压缩码流通过无线链路回传至地面接收设备，地面接收设备采用vxworks实时操作系统，并采用硬件解压缩方式完成图像解压，以便导引头实现人在回路控制和目标侦察功能；

FPGA完成对压缩芯片ADV212的压缩参数配置包括：FPGA中图像拼接及发送模块将此次图像压缩的参数发送给参数提取模块，包括压缩倍数、图像大小和压缩模式为有损或无损参数，参数配置模块获取到最新的信息后，结合相应的先念参数，完成对压缩芯片ADV212的压缩参数配置。

2.一种应用于制导的图像处理装置，所述装置用于支撑权利要求1所述的方法，其特征在于，包括处理模块，所述处理模块包括一个FPGA、一个压缩芯片ADV212和两个处理DSP；其中的FPGA用于；

完成对压缩芯片ADV212的压缩参数配置，接收图像相机传输来的图像，对接收到的图像进行预处理，并同时进行以下两方面处理；

一方面，将预处理后的图像分别输入给每个处理DSP，一个处理DSP根据预处理后的图像进行目标识别，另一个处理DSP根据预处理后的图像进行目标跟踪，生成目标跟踪结果；

另一方面，将预处理后的图像传输至所述压缩芯片ADV212，控制压缩芯片ADV212利用所述压缩参数完成图像压缩，生成压缩码流，并控制同步串口芯片将所述压缩码流通过无线链路回传至地面接收设备，以便导引头实现人在回路控制和目标侦察功能；

所述图像压缩的流程为：FPGA中的压缩码流读取模块检测到压缩完成标志后，按要求产生相应控制时序，从ADV212中读取此幅图像的压缩码流，输送给图像压缩码流管理模块，将此次压缩码流读取完成后，清除相应标志，并开始检测下一次压缩完成标志，压缩码流加密后，通过无线数据链发送，地面设备完成对无线数据的接收，解密完成后，将码流数据送至地面显控设备；

FPGA完成对压缩芯片ADV212的压缩参数配置包括：FPGA中图像拼接及发送模块将此次图像压缩的参数发送给参数提取模块，包括压缩倍数、图像大小和压缩模式为有损或无损参数，参数配置模块获取到最新的信息后，结合相应的先念参数，完成对压缩芯片ADV212的压缩参数配置。

3.根据权利要求2所述的装置，其特征在于，还包括控制模块；

所述控制模块包括F28335DSP，该F28335DSP用于控制实现人在回路控制过程中，所述应用于制导的图像信息处理装置通过CAN总线与导弹的综控设备进行通信，实现全弹制导控制。

4.根据权利要求3所述的装置，其特征在于，还包括存储模块；

所述存储模块包括SRAM、SDRAM和FLASH存储芯片。

5.根据权利要求4所述的装置，其特征在于，还包括接口模块；

所述接口模块包括LVDS、CAN和USB总线接口，其中的LVDS用于接收图像相机传输过来的LVDS数据，并且在测试模式下，所述接口模块通过USB接口与PC机进行数据交互。

6.根据权利要求5所述的装置，其特征在于，操作手通过数据链指令系统将相关指令发送给导弹的综控设备，综控设备解析指令后，通过CAN总线将相关指令发送给图像信息处理装置，所述应用于制导的图像信息处理装置中识别功能模块响应相关指令，实现启动或关闭弹上自动目标识别功能。

7.根据权利要求6所述的装置，其特征在于，每个处理DSP外挂一片64MB的SDRAM存储芯片。

8.根据权利要求7所述的装置，其特征在于，所述接口模块还包括多路RS422/RS485接口，用于同步数据传输或异步数据通信。

9.根据权利要求8所述的装置，其特征在于，所述存储模块还包括1Gb的NOR Flash芯片，用于目标模板的装订和存储，且FPGA和DSP均可实现对其的访问。