CN1051854C

CN1051854C - 用于模糊推理机的高性能最大-最小电路

Info

Publication number: CN1051854C
Application number: CN93119678A
Authority: CN
Inventors: 金荣俊
Original assignee: Samsung Electronics Co Ltd
Current assignee: Rockwell Samsung Automation Ltd
Priority date: 1992-12-30
Filing date: 1993-10-30
Publication date: 2000-04-26
Anticipated expiration: 2013-10-30
Also published as: CN1089371A; KR100218522B1; KR940015899A; US5664062A

Abstract

一种用于模糊控制器的最大－最小处理电路，包括使用了流水线结构。该电路包括：被第一维信息的输入值初始化的第一存贮器(31)；被第二维信息的标号矩阵初始化的第二存储器(32)；和用来产生由第一存贮器(31)和第二存贮器(32)的信号确定的标号的隶属度信号的第三存贮器(33)。该电路产生最小值和最大值，采用较少的部件改善处理速度，并有效处理更多的输入和输出、更宽的输入范围及更多的控制规则。

Description

用于模糊推理机的高性能最大-最小电路

本发明通常涉及一种推理机，更详细地说，是涉及一种模糊推理机的最大-最小处理电路。

一种自动控制器使得一被控制的系统保持尽可能小的所期望值与输出值之间的误差。这些控制器的类型包括一PID(比例积分-微分)控制器、一最佳控制器、一自适应控制器、一变结构系统(VSS)和一神经网络。

模糊控制理论是在1965年由美国的Zadeh教授刊登在“信息和控制”上的一篇文章中提出的。虽然模糊理论最初并未引起重视，但在1974年当英国的Mamdani教授将模糊理论应用到一种使用通常已知的PID控制器和最佳控制器不能达到预期结果的蒸气机而获得了很好的效果时才开始引起了公众的注意。

模糊控制是根据输入通过用模糊集合来表示一熟练操作人员的经验的模糊推论和控制规则来确定一个合适的操作变量。

对于模糊控制使用的一个模糊逻辑有如下的运算：

^*模糊负数

μ(“非”A)(X)＝1-μ_A(X)

在上面的公式中，μ被定义为一隶属(member)函数，字母A表示某个集合，X是一元素。例如，公式μ_A(X)＝0.3表示对于集合A的一个项的元素X的隶属度为0.3。

^*模糊“与”逻辑

模糊“与”逻辑用T-范数归纳定义为如下：

T：[0，1]×[0，1]→[0，1]

(1)T(X，1)＝X，T(X，0)＝0(边界条件)

(2)如果X1≤X2则T(X1，Y)≤T(X2，Y)(单调)

(3)T(X，Y)＝T(X，Y)(交换律)

(4)T{X，T(Y，Z)}＝T{T(X，Y)，Z}(结合律)

这就是说，在这些将一个在0和1两种类型之间的实际数转换成在0和1之间的实际数的算符中，上述以T范数所表示的算符满足边界条件、单调、交换和结合律。

典型应用的T-范数是：

μ_{(A“与”B)}(X)＝MIN(μ_A(X)，μ_B(X))

这个公式被称之为最小运算，并意味着二者的最小值(更差值)被选择。

^*模糊“或”逻辑

模糊“或”逻辑用S-范数归纳定义为如下：

S：[0，1]×[0，1]→[0，1]

(1)S(X，1)＝1，S(X，0)＝X

(2)如果X1≤X2则S(X1，Y)≤S(X2，Y)

(3)S(X，Y)＝S(Y，X)

(4)S{X，S(Y，Z)}＝S{S(X，Y)，Z}

典型应用的S-范数是：

μ_{(A“或”B)}(X)＝MAX(μ_A(X)，μ_B(X))

这个公式被称之为最大运算，并意味着二者的最大值(更好值)被选择。

^*模糊关系

获得模糊关系的隶属度的方法是如下定义的：

μR(X，Y)＝MIN(μ_A(X)，μ_B(Y))

模糊理论的一个重要原则是模糊推理，判定一个来自所产生的已知结果的关系的新的事实。作为一种控制规则(或推理规则)，模糊推理是主要的构成部分，例如[如果(条件子句)，则(结果子句)]。并且一个条件子句还可再分为例如[条件子句1“与”条件子句2]，在这里使用的“与”意味着在模糊“与”逻辑中使用的“与”。

现在将介绍一个使用模糊控制规则对一电加热饭锅的水温进行控制的典型的方法。

--第一控制规则

[如果水是暖的“与”温度是常规则的，则加热器功率应是适中的]

--第二控制规则

[如果水是微热的“与”温度上升很小，则加热器功率应加大]

上述控制规则中的诸如“暖”和“微热”的模糊集合可如图1所示来规定。当现在的水温是12℃和边缘温度变化为0.4时，在下文将推断如何加大加热器的功率。

图1示出了模糊推理的一概念性图。

首先，上述的第一控制规则和第二控制规则还可以表示为：

--第一控制规则

[如果(水温＝暖)“与”(温度变化＝常规的)则(加热器功率＝适中]

--第二控制规则

[如果(水温＝微热)“与”(温度变化＝略有上升)则(加热器功率＝加大]

在这些规则中，“水温”、“温度变化”等是“通道”，而“暖”、“微热”、“常规的”、“略有上升”等是“标号”或“模糊集合”。

图1示出了“暖”和“微热”的标号，在水温的通道中分别具有三角形形状的隶属函数。根据一定的标号的特征，一个标号的隶属函数还可规定为钟形形状、高斯函数或直角三角形形状。

在图1的第一控制规则中，在一“暖”的模糊集合中现在的温度12℃有一个0.2的隶属度，在一“常规的”模糊集合中该温度0.4的变化有一个0.6的隶属度。如果按照模糊“与”逻辑选择这两个隶属度(即，现在温度＝0.2，温度变化＝0.6)中的一个最小值，则可以获得一个结果值0.2，这就是意味着获得一个“加热器功率适中”的模糊集合。

以同样的方式，在第二控制规则中，在“微热”的模糊集合中现在温度12℃具有一个0.8的隶属度和在“略有上升”的模糊集合中温度0.4的变化有一个0.4的隶属度。如果按照模糊“与”逻辑选择这两个隶属度(即现在温度＝0.8，温度变化＝0.4)中的一个最小值，则可获得一个结果值0.4，这就是意味着获得一个“加热器功率加大”的模糊集合。

如图1所示的第一控制规则和第二控制规则的推论过程，还可以利用模糊“或”逻辑推断一模糊集合。

除模糊(Defuzzify)运算从一个最后被推论而得到的部分模糊集合得到一个有用的参数。除模糊方法包括选择具有最大隶属度的模糊变量的中心的最大化选择方法、适中值选择方法和重心法。从直观来看，最合理的方法是重心法，是一种广泛使用的除模糊方法。重心法选择一相应的最后被推论的模糊集合的矩心的元素。根据重心法，从图1中所示的最后推论的模糊集合而得到加热器功率的输出值为56.4W。

因此，应用第一控制规则和第二控制规则，加热器功率56.4W就由现在温度12℃和温度变化0.4而推论得出。

一种使用最普遍的模糊推理/除模糊方法是由英国的Mamdani教授提出的最大-最小/重心法。目前，其它的诸如算术和-积分-矩心法或简化法等模糊推理方法和最大-最小重心法一样，也是公知的方法。

现在将介绍一种用于模糊控制器的最大-最小法。

μ(Z)＝MAX[MIN{MIN(μXn(X0)，μYn(Y0)，μZn(Z)}]

m

控制规则：如果(X＝Xn)“与”(Y＝Yn)则(Z＝Zn)

X0，Y0：输入值

μ：相关值

m：控制规则编号

n：通道编号

作为用来实际上实现最大-最小算法的方法，提出了推理机的软件法、查寻表格形式法或硬件法。

软件法用一算法获得一目的输出值，而查寻表格形式法则由查阅一诸如只读存贮器(ROM)的一查寻表格(在该存贮器里存贮有用模糊推理算法所推论的所有可能输入的所有输出)而提供快速推理的操作。

硬件推理机方法可用对各种输出或输入通道以及最大-最小操作的大量数据进行处理的通用推理算法硬件来实现。推理算法硬件结构格式确定一个模糊控制器的容量。

上述的每一种方法都有不足之处。

在软件法中，对于一个要求快速推理的系统来说，其操作速度可能太慢，这是因为一个最大-最小算法的软件执行不可避免的要使用许多输入/输出值和数据库。

在查寻表格形式方法中，ROM的大小是由输入通道的数目和输入值的范围来确定的，当输入值的范围是0-255和输入通道数多于3时(即，ROM的大小：16千兆字节)，实现一个模糊控制器是困难的。

在制作一个模糊推理硬件的硬件推理机方法中，有两种处理类型：一种是随机处理，另一种是通道和规则的顺序处理。随机处理可以提供高效率的容量，但成本昂贵。另外，顺序处理不能提供一个模糊控制器的高效率容量。

因此，本发明的目的是要提供一种用于模糊控制器的高性能的、最大-最小处理电路，一种用来增强模糊控制器的容量的流水线结构。该模糊控制器存贮了每个通道的输入和存贮器中与这些输入相关的输出值的信息，并有效地使用该存贮器。

为了实现本发明的这个和其它的目的，本发明提供一种用于模糊控制器的电路，包括：用来产生一地址信号的计数器装置；用于响应于该地址信号而提供一个第一存贮器输出的第一存贮器装置；用于响应于该地址信号而提供一个第二存贮器输出的第二存贮器装置；用于响应于该地址信号、第一存贮器输出和第二存贮器输出而提供一个第三存贮器输出的第三存贮器装置；以及用于提供最小值和最大值的装置，提供一个或多个最小值，并提供表示一个或多个最小值的最大值的最大值，其中每个最小值集合地表示在一给定的时间间隔内由第三存贮器装置所提供的一个或多个第三存贮器输出。

根据本发明的又一方面，本发明提供一种用于一模糊控制器的电路，包括：一个响应于一时钟信号用于产生一地址信号的计数器；一个具有一响应于该地址信号的地址输入和具有一用于产生第一存贮器信号的输出的第一存贮器，该第一存贮器由输入值来初始化；一个具有一响应于该地址信号的地址输入和具有一用于产生第二存贮器信号的输出的第二存贮器，该第二存贮器由标号信息P×C项来初始化，这里R是控制规则的一编号，C是通道的一编号；一个具有一响应于该地址信号、第一存贮器信号和第二存贮器信号的地址输入，并具有一用于产生隶属度信号的输出的第三存贮器；和产生最小值和最大值的装置，用于由顺序地比较这些隶属度信号而产生最小值，并用于由顺序地比较该最小值而产生最大值。

图1说明了模糊推理的概念；

图2是根据本发明的一个最佳实施例的模糊控制器的一个流水线、最大-最小处理电路的方框图；

图3A、3B、3C和3D说明了对第三维数据顺序处理时的流水线处理的一种比较；和

图4A、4B和4C是在这个最佳实施例中使用的存贮器的示意图。

图2是根据本发明的一个最佳实施例的模糊控制器的一个流水线、最大-最小处理电路的方框图。

第一、第二、第三和第四存贮器31、32、33和34存贮了输入和与输入相关的推理信息。

第一存贮器31存贮了如图4A所示的每个输入通道的第一维信息。第二存贮器32存贮了如图4B所示的每个输入通道的第二维信息。第三存贮器33存贮了如图4C所示的每个输入通道的第三维信息。第四存贮器34根据该标准值发生器60(也可称作地址发生器60)的输出信号(P′，n′)产生被存贮的第二维信息，或根据RD/WR控制信号CON3存贮来自一个第七缓冲器27的第二维信息。

计数器10响应于一个时钟信号而产生由(m，n)比特所组成的二进制数字。根据计数器10的输出值(n)从第一存贮器31读出第一维信息，并根据计数器10的输出值(m，n)从第二存贮器32读出第二维信息。

第一比较器41选择一个最小值，第二比较器42选择一个最大值。第一比较器41对信号(P1)和另外的信号(Q1)进行比较，信号(P1)是第三存贮器33产生的第一维信号，信号(Q1)是暂时存贮在第一缓冲器25中的最小值。第二比较器42对信号(P2)和另外信号(Q2)进行比较，信号(P2)是暂时存贮在第二缓冲器26中的一个最小值，信号(Q2)是第四存贮器34的一个输出值。

第三缓冲器21和第四缓冲器22暂时存贮该计数器10的输出(m，n)。第五缓冲器23暂时存贮该计数器10的输出信号(n)和第一存贮器31及第二存贮器32的输出值(K，P)。第六缓冲器24暂时存贮第三存贮器33的输出值。

响应于控制逻辑50的一个第一控制信号(CON1)，第一缓冲器25存贮一个可用的最小值，而第一比较器41对两个输入值比较n次。

当计数器10计数n次并从1增加到m时，响应于控制逻辑50的一个第二控制信号(CON2)，第二缓冲器26暂时存贮第一缓冲器25中所存贮的最小值。

对于第四存贮器34，响应于控制逻辑50的第三控制信号(CON3)，第七缓冲器27暂时存贮第二缓冲器26的一个输出值。当第二比较器42指明第二缓冲器26的输出值是较大时，控制逻辑50产生CON3。

第八缓冲器28根据地址发生器60的一个输出值(P′，n′)而暂时存贮一个第四存贮器34的输出值，并将该存贮值加到比较器的Q2输入端上。

控制逻辑50对最大-最小处理电路的一般操作进行控制。响应于第一比较器41的输出信号而时钟信号被输入n次时，控制逻辑50产生第一控制信号(CON1)使得第一缓冲器25输出所存贮的最小值，并且当计数器10计数n次并从1加至m时产生第二控制信号(CON2)使得第二缓冲器26输出被存贮的信息。

根据第二比较器42的输出信号，控制逻辑50产生第三控制信号(CON3)去启动第七缓冲器27以便同时控制第四存贮器34的RD/WR操作。在第四存贮器34的一个写操作中，控制逻辑50使得第四存贮器34存贮第二缓冲器26的输出信号作为一个最大值。在第四存贮器34的一个读操作中，根据地址发生器60的输出信号(P′，n′)，控制逻辑50使得第四存贮器34通过第八缓冲器28输出第二维信息。

现在将介绍本发明最佳实施例的操作过程。

当加有时钟信号时计数器10开始计数。输出值(m，n)通过第三缓冲器21和第四缓冲器22被加到第一存贮器31和第二存贮器32。计数器10的输出值的较低的n比特通过第三缓冲器21被加到第一存贮器31，而整个(m，n)比特通过第四缓冲器22被加到第二存贮器32。

第一存贮器31和第二存贮器32的每一个分别产生第一维信息(d₁-d_n)和第二维信息(D₁₁-D_mn)，这两个信息被存贮在如图4A和4B所示的由计数器10的确定的每个地址上。第一维信息(d₁-d_n)、第二维信息(D₁₁-D_mn)和计数器10的输出值(m，n)通过第五缓冲器23被加到第三存贮器33。

存贮在第一存贮器31中的第一维信息(d₁-d_n)表示一个输入值，存贮在第二存贮器32中的第二维信息(D₁₁-D_mn)表示一个由m(控制规则编号)×n(通道编号)所构成的标号矩阵。

根据通过第五缓冲器23所加的一个信号，第三存贮器33产生第三维信息(d₁₁₁-d_npk)，并且通过第六缓冲器24该输出信号被加到第一比较器41的输入端(P1)。

在第三存贮器33的第三维信息(d₁₁₁-d_npk)中存贮了控制规则的各自通道的标号隶属函数。因此，相应于由第二存贮器32的输出值所确定的一个标号，一个第一存贮器31的输入的隶属度从第三存贮器33的第三维的信息(d₁₁₁-d_npk)中被输出。

第一比较器41将一个输出值(即，一定的隶属度)与一个通过另外的输入端(Q1)从第一缓冲器25所加的输出值进行比较，并产生和提供一个比较信号给控制逻辑50。

第一缓冲器25存贮一个第三存贮器33的上述隶属度信号。

如果第三存贮器33的输出值小于第一缓冲器25的值，则控制逻辑50产生和提供第一控制信号(CON1)给第一缓冲器25，以使第一缓冲器25存贮第三存贮器33的新的输出值。如果第三存贮器33的输出值大于第一缓冲器25的值，则第一缓冲器25维持它的值。因而第一缓冲器25存贮了第三存贮器33的隶属度值的最小值。

在第一比较器41执行比较操作n次、计数器10从1加到m之后，控制逻辑50产生并提供第二控制信号(CON2)到第二缓冲器26，以使第二缓冲器26将该最小值加到第二比较器42的P2输入端n次。

一个被存贮在由地址发生器60的输出信号(P′，n′)所确定的第四存贮器34的一个地址的累加值被加到第二比较器42的Q2输入端。第二比较器42将一个来自P2输入端的第二缓冲器26的信号同来自Q2输入端的被累加的值进行比较。

如果第四存贮器34的输出值小于第二缓冲器26的值，则控制逻辑50产生并提供该第三控制信号(CON3)到第四存贮器34，以使第四存贮器34在一个由地址发生器60所确定的地址上存贮通过第七缓冲器27所加的第二缓冲器26的输出值。

因此，第四存贮器34存贮了第二缓冲器26的输出值的最大值。

每次m增加，对另外的控制规则重复上述的处理。因此，第四存贮器34存贮了根据为实现该模糊推理的每个控制规则而计算的最大-最小值。

因而，在存贮器中存贮每个通道的输入和推理的输出的信息，以及由计数器10触发这些存贮器之后，本发明的最佳实施例利用流水线技术同时地从这些存贮器中连续地输出处理的信息，从而显著地改善了处理速度。因而通道和控制规则的增加对处理时间的影响较小。

如图3C和3D所示，当处理第三维数据例如(X，Y，Z)时，尽管顶部元素数增加，但也仅仅是基本元素的处理时间增加。

图3A和3D说明了对第三维数据的顺序处理和流水线处理的比较，比较第三维数据的流水线处理和一个顺序处理所需的时间，假定在一个第三维(X，Y，Z)中，X的数为K并且X之一所需时间为t₁，Y的数为m并且Y之一所需时间为t₂，并且总需时间为t₃。

如果Z是1，则在一个顺序处理中该总的所需时间t₃如图3A中所示是(m×k×t₁)，而在一个利用了本发明最佳实施例的流水线技术的一模糊控制器的最大-最小处理电路的处理中该总的所需时间t₃如图3C中所表明的是(K+m-1)×t₁。

另外，如果Z是2，在一个顺序处理中该总的所需时间如图3B所示是2×t₃＝(2×m×k×t₁)，而在使用本发明的最佳实施例的流水线技术的模糊控制器的一最大-最小处理电路的处理中，如图3D所示，当Z和Y相互独立时总的所需时间t₃＝{(K-1+2×m)×t₁}，当Z和Y相互依从时总的所需时间t₃＝2×(k-1+m)×t₁。

根据本发明所述的上述最佳实施例，该模糊推理算法硬件具有所披露的流水线，该模糊控制器的最大-最小处理电路使用相对小的元件就可以改善处理速度，并可以有效地处理更多的输入和输出、具有较宽的输出范围和更多的控制规则。

Claims

1.一种用于一模糊控制器的电路，包括：

用于产生一地址信号的计数器装置(10)；

用于响应所述地址信号而提供一个第一存贮器输出的第一存贮器装置(31)；

用于响应所述地址信号而提供第二存贮器输出的第二存贮器装置(32)；

用于响应所述地址信号、第一存贮器输出和第二存贮器输出而提供一个第三存贮器输出的第三存贮器装置(33)；和

用于提供最小值和最大值的装置，提供一个或多个最小值，并提供表示所述一个或多个最小值的最大值的最大值，其中每个最小值集合地表示在一给定的时间间隔内由所述第三存贮器装置(33)所提供的一个或多个第三存贮器输出。

2.如权利要求1所述的电路，其中用于提供最小值和最大值的装置包括：

一个用于响应一个第一比较信号而存贮第三缓冲器输出的第一缓冲器(25)，该第一缓冲器(25)具有一个第一缓冲器输出；

一个用于当该第三存贮器输出小于第一存贮器输出时产生第一比较信号的第一比较器(41)；

一个用于根据一个时钟信号而存贮第一缓冲器输出的第二缓冲器(26)，该第二缓冲器(26)具有一个第二缓冲器输出；

一个用于产生一个第二地址信号的地址发生器(60)；

具有一个响应于第二地址信号而产生一个地址输入的，用于根据一个第二比较信号而存贮第二缓冲器输出的第四存贮器(34)，该第四存贮器(34)具有一个第四存贮器输出；和

一个用于当该第四存贮器输出小于第二缓冲器输出时产生第二比较信号的第二比较器(42)。

3.一种用于一模糊控制器的电路，包括：

一个响应于一时钟信号用于产生一地址信号的计数器(10)；

一个具有一响应于该地址信号的地址输入和具有一用于产生第一存贮器信号的输出的第一存贮器(31)，该第一存贮器(31)由输入值来初始化；

一个具有一响应于该地址信号的地址输入和具有一用于产生第二存贮器信号的输出的第二存贮器(32)，该第二存贮器(32)由标号信息P×C项来初始化，这里R是控制规则的一编号，C是通道的一编号；

一个具有一响应于该地址信号、第一存贮器信号和第二存贮器信号的地址输入，并具有一用于产生隶属度信号的输出的第三存贮器(33)；和

产生最小值和最大值的装置，用于由顺序地比较这些隶属度信号而产生最小值，并用于由顺序地比较该最小值而产生最大值。

4.如权利要求3所述的电路，其中第一、第二和第三存贮器每一个具有数据输入，并且该电路进一步包括：

一个连接到第一存贮器(31)的数据输入端用来存贮该地址信号的第三缓冲器(21)；

一个连接到第二存贮器(32)的数据输入端用来存贮该地址信号的第四缓冲器(22)；

一个连接到该第三存贮器(33)的数据输入端用来存贮该地址信号、第一存贮器信号和第二存贮器信号的第五缓冲器(23)；和

一个用于存贮第三存贮器(33)的隶属度信号的第六缓冲器(24)。

5.如权利要求3所述的电路，其中用于产生最小值和最大值的装置包括：

一个响应于第一控制信号(CON1)而存贮第三存贮器(33)的隶属度信号的第一缓冲器(25)；

一个用于当第三存贮器(33)的隶属度信号小于第一缓冲器(25)的隶属度信号时，产生一第一比较信号的第一比较器(41)；

一个用于根据第二控制信号(CON2)而存贮第一缓冲器(25)的隶属度信号的第二缓冲器(26)；

一个用于当第二缓冲器(26)的隶属度信号大于初始存贮的信号时，根据一第三控制信号(CON3)而存贮第二缓冲器(26)的一个隶属度信号的第四存贮器(34)；

一个用于当第四存贮器(34)的隶属度信号小于第二缓冲器(26)的隶属度信号时，产生一个第二比较信号的第二比较器(42)；

用于根据第一比较信号而产生第一控制信号(CON1)、并用于根据时钟信号而产生第二控制信号(CON2)和用于根据第二比较信号而产生第三控制信号(CON3)的控制逻辑装置(50)；和

一个用于指定第四存贮器(34)的地址的地址发生器(60)。

6.如权利要求5所述的电路，其中所述控制逻辑装置(50)在第一控制信号(CON1)被输出n次的情况下产生用来将第一缓冲器(25)的输出值存贮到第四存贮器(34)的第三控制信号(CON3)。