CN105185308A - 一种像素电路的发光时序控制方法 - Google Patents

Abstract

本发明主要是关于显示器领域，更确切地说，是提出了一种新的关于AMOLED像素电路的发光时序控制方法，通过将用于控制相同发光颜色的像素电路的时序控制信号的有效逻辑状态的时序设置为相邻，当任意一个预设的时序控制信号处于有效逻辑状态时，受该预设的时序控制信号控制的一个像素电路会接收到数据电压信号。

Description

一种像素电路的发光时序控制方法

技术领域

本发明主要是关于显示器领域，更确切地说，是提出了一种新的关于AMOLED像素电路的发光时序控制方法。

背景技术

在现有技术中，为了降低驱动芯片的成本，驱动芯片的一根数据线的输出就会同时连接到显示器面板的多条的数据线，从而可以大大降低用于提供数据电压信号的驱动芯片的总输出端口数量和数据线的条数，最终实现降低驱动芯片的成本。随着消费者和市场的实际旺盛需求，例如在可穿戴设备以及分辨率较低的小尺寸面板显示器的产品上，这种提供数据电压方式的驱动芯片类型的应用的特别多。但随着而来也有负面效应，因为驱动芯片的一根数据线对应显示面板的多根数据线，是通过多根数据线上对应具有的多个开关来控制时序，而且不同颜色的像素电路会相互穿插充电，则导致同一种颜色的多个像素电路之间会出现充电时间不一致，从而进一步造成同一种颜色的各像素电路区域亮度不一样，并带来本领域技术人员所不期望出现的显示不均匀问题。现有技术并未提出解决此问题的应对方案，因此在节省驱动芯片成本的同时，有必要提供一种方法来保障同一种颜色的各像素电路区域的亮度显示效果均一化。

发明内容

在一个可选实施例中，本发明提供过了一种像素电路的发光时序控制方法，其特征在于，应用于利用驱动芯片的一根数据线驱动多条像素电路的显示器件中，所述方法包括：

通过一组时序控制信号依次控制同一根所述驱动芯片的数据线所连接的所述多条像素电路；其中

当任一所述多条像素电路接收的所述时序控制信号的时序为有效逻辑状态时，所述驱动芯片通过所述数据线发送数据电压信号至该像素电路；并且

所述多条像素电路中，相同发光颜色的像素电路所接收的所述时序控制信号中为有效逻辑状态的时序的顺序相邻。

优选的，上述的像素电路的发光时序控制方法，每条所述多条像素电路中均包括存储电容，所述方法还包括：

利用所述数据电压信号对所述存储电容进行充电，以驱动包含所述存储电容的所述多条像素电路工作。

优选的，上述的像素电路的发光时序控制方法，所述驱动芯片上设置有多根数据线，且每根所述数据线均通过多个晶体管分别与所述多条像素电路一一连接，所述方法还包括：

利用一个所述时序控制信号控制的一个所述晶体管，以藉由所述晶体管的接通状态来决定是否向与所述晶体管连接的所述多条像素电路之一提供所述数据电压信号。

优选的，上述的像素电路的发光时序控制方法，所述方法中：

在第一时间段，与多个具有第一发光颜色的所述像素电路相连的所述晶体管依次执行接通再关闭的响应动作；

在第二时间段，与多个具有第二发光颜色的所述像素电路相连的所述晶体管依次执行接通再关闭的响应动作；

在第三时间段，与多个具有第三发光颜色的所述像素电路相连的所述晶体管依次执行接通再关闭的响应动作。

优选的，上述的像素电路的发光时序控制方法，每条所述像素电路中均包括存储电容，所述方法中：

在所述第一时间段中，利用所述数据电压信号依次对所述多个具有第一发光颜色的所述像素电路各自所包含的所述存储电容进行充电；

在所述第二时间段中，利用所述数据电压信号依次对所述多个具有第二发光颜色的所述像素电路各自所包含的所述存储电容进行充电；以及

在所述第三时间段中，利用所述数据电压信号依次对所述多个具有第三发光颜色的所述像素电路各自所包含的所述存储电容进行充电。

优选的，上述的像素电路的发光时序控制方法中：

在同一时间段中，只对同一种发光颜色的所述多条像素电路所包含的所述存储电容进行充电；其中

同一种发光颜色的所述多条像素电路中不同像素电路所包含的存储电容之间的充电电压差不超过一个预设灰阶电压值。

优选的，上述的像素电路的发光时序控制方法中：

所述预设灰阶电压值为0.02V。

优选的，上述的像素电路的发光时序控制方法中：

所述第一发光颜色为红色，所述第二发光颜色为绿色，所述第三发光颜色为蓝色。

优选的，上述的像素电路的发光时序控制方法中：

所述晶体管皆为PMOS晶体管，则所述有效逻辑状态为逻辑低电平状态，所述方法中：

当所述晶体管的控制端所施加的所述时序控制信号为所述逻辑低电平状态，所述晶体管被接通。

优选的，上述的像素电路的发光时序控制方法中：

所述晶体管皆为NMOS晶体管，则所述有效逻辑状态为逻辑高电平状态，所述方法中：

当所述晶体管的控制端所施加的所述时序控制信号为所述逻辑低电平状态，所述晶体管被接通。

附图说明

阅读以下详细说明并参照以下附图之后，本发明的特征和优势将显而易见：

图1是现有技术利用多个开关向多个像素电路提供数据电压信号的基本时序图；

图2是多个数据线及其开关控制是否向像素电路提供数据电压信号的电路图；

图3是以一种现有的示范性像素电路；

图4A是本发明利用多个开关向多个像素电路提供数据电压信号的基本时序图；

图4B是本发明中数据线及其开关控制是否向像素电路提供数据电压信号的电路图；

图4C是本发明在第一、第二和第三阶段向各像素电路提供数据电压信号的时序图；

图5是本发明中各像素电路的存储电容进行充电的仿真图；

图6是基于图5的仿真图而放大同种颜色像素电路的充电电压曲线的示意图。

具体实施方式

下面将结合各实施例，对本发明的技术方案进行清楚完整的阐述，但所描述的实施例仅是本发明用作叙述说明所用的实施例而非全部的实施例，基于该等实施例，本领域的技术人员在没有做出创造性劳动的前提下所获得的方案都属于本发明的保护范围。

参见图1和图2，本案暂时以提供的六个时序控制信号S1至S6来对应控制的六个开关SW1至SW6为例来进行本发明精神的阐明，值得注意的是，这里时序控制信号或者开关的具体数量仅仅作为范例但并非构成本发明的限制条件。通常在业界一个驱动芯片101的一根数据线ICdataline会推动显示面板的多根数据线paneldataline，如在图2中，驱动芯片101的一根IC数据线同时耦合到显示面板的六根数据线D1～D6并向它们提供数据电压信号datavoltage，以此来降低驱动芯片101的输出端口数量，从而实现降低IC的成本。数据线D1～D6中的每一根数据线上都设置有一个电子开关，注意这里所谓的开关具有一个第一端、一个第二端及一个控制端，控制端可以控制开关的第一端与第二端之间的接通或关断。譬如以一个数据线D1上设置的一个开关SW1为例，该开关SW1的第一端用于接收驱动芯片101传输的数据电压信号，而开关SW1的第二端则对应连接到一个像素电路的数据电压信号输入端datainput，当开关SW1被接通时，驱动芯片101传输的数据电压信号就能够顺利的通过数据线D1传输到和该数据线D1相连的像素电路。其他的数据线D2～D6同样也如此，数据线D2～D6上对应分别设置有开关SW2～SW6，鉴于它们的工作机制与数据线D1上的开关SW1类似，因此不予赘述。

参见图3，是一个典型2T1C像素电路，因为本案后续将会涉及到像素电路内部存储电容的充电效应，因此虽然本发明是以该2T1C像素电路为例来阐明本申请的发明精神，但这绝非意味着本申请仅仅受限于2T1C像素电路，实质上，任何藉由存储电容的保持电压来实现发光二极管器件发光的相关像素电路均适用于本发明提供的方案，譬如现有的美国专利申请案US20110227893、US6847340等或中国专利申请CN104036714A等文献涉及的像素电路同样也适用于本案的发明精神。在图3的2T1C像素电路中，一个PMOS类型的薄膜TFT驱动晶体管M1和一个OLED发光二极管D1串联在高电位的第一电源电压VDD和低电位的第二电源电压VSS之间，一个存储电容Cs的一端连接于驱动晶体管M1的栅极控制端，存储电容Cs的相对另一端连接于驱动晶体管M1的源极，在该2T1C像素电路的数据电压信号输入端datainput和该驱动晶体管M1的栅极之间连接有一个PMOS类型的晶体管M2。其中晶体管M2的栅极受到扫描信号Sn的控制，当扫描信号Sn为低电平阶段，由驱动IC提供的数据电压信号Dm会通过导通的晶体管M2传输到存储电容Cs的连接于晶体管M1的栅极的一端实现数据写入，并且在一帧时间内数据电压信号由存储电容Cs保持稳定，直到下一次扫描信号Sn为低电平时就会再次重复以上响应动作。流经二极管D1的电流为1/2·μ·C_OX·W/L·(V_GS－V_TH)²，其中μ表示晶体管M1的载流子迁移率，C_OX表示晶体管M1的单位面积栅氧化层电容，W/L则表示晶体管M1的沟道宽长比，可以发现存储在晶体管M2的栅极的电压影响栅-源电压V_GS的值，并进一步影响流经二极管D1的电流，也与像素电路的显示亮度相关联。

我们引入最简单的2T1C像素电路是为了证明任何一种像素电路中存储电容的充电电压非常重要，它直接影响着发光二极管的亮度。试想，在具有相同发光颜色的多个像素电路中，如果它们各自的存储电容最终的充电电压值彼此间存在差异，那么就会导致同种发光颜色的多个像素电路之间的亮度不一致，并导致显示不均匀。因此，本发明后续在下文内容中介绍的方案就是要解决该疑虑，但必须强调的是，虽然基于篇幅的考虑而在上文中以2T1C像素电路为例进行叙述说明，但下文提及的像素电路将可以宽泛的指代/表示任何一种带有存储电容的像素电路，而不仅仅是限制于2T1C像素电路。

再参见图2，驱动芯片101通过数据线D1～D6可以分别向六个像素电路提供数据电压信号。在传统方案中，施加给像素电路的扫描信号Sn由高电平进入低电平时，数据线D1～D6上的数据电压信号准备传输至各个像素电路，但此阶段数据电压信号并非是直接输送给各个像素电路，而是用数据线D1～D6各自对应带有的六个开关SW6～SW1来分别控制是否通过数据线D1～D6向像素电路提供数据电压信号。

通常的时序是，施加在数据线D6上的第六晶体管SW6的栅极的一个时序控制信号S6由高电平翻转至低电平，将第六晶体管SW6接通之后，数据电压信号由驱动芯片101传送至与数据线D6相连的一个发红色光R的像素电路，实现将数据电压信号写入该像素电路，其后时序控制信号S6返回至高电平关断第六晶体管SW6。接着，施加在数据线D4上的第四晶体管SW4的栅极的时序控制信号S4由高电平翻转至低电平，将第四晶体管SW4接通之后，数据电压信号传送至与数据线D4相连的一个发绿色光G的像素电路，其后时序控制信号S4返回至高电平关断第四晶体管SW4。再接着，施加在数据线D5上的第五晶体管SW5的栅极的时序控制信号S5由高电平翻转至低电平，将第五晶体管SW5接通之后，数据电压信号传送至与数据线D5相连的一个发蓝色光B的像素电路，其后时序控制信号S5返回至高电平关断第五晶体管SW5。

可以发现，时序控制信号S6、S4、S5的低电平有效逻辑状态的时序设置为前后相邻，实现了依次点亮红色、绿色和蓝色(即RGB时序模式)。在后续的时序控制步骤中，施加在数据线D3上的第三晶体管SW3的栅极的一个时序控制信号S3由高电平翻转至低电平，将第三晶体管SW3接通之后，数据电压信号传送至与数据线D3相连的一个发红色光R的像素电路，其后时序控制信号S3返回至高电平关断第三晶体管SW3。紧接着，施加在数据线D1上的第一晶体管SW1的栅极的时序控制信号S1由高电平翻转至低电平，将第一晶体管SW1接通之后，数据电压信号传送至与数据线D1相连的一个发绿色光G的像素电路，其后时序控制信号S1返回至高电平关断第一晶体管SW1。再接着，施加在数据线D2上的第二晶体管SW2的栅极的时序控制信号S2由高电平翻转至低电平，将第二晶体管SW2接通之后，数据电压信号传送至与数据线D2相连的一个发蓝色光B的像素电路，其后时序控制信号S2返回至高电平关断第二晶体管SW2。在该控制程序中，时序控制信号S3、S1、S2的低电平有效逻辑状态的时序设置为前后相邻，实现了再次依次点亮红色、绿色和蓝色(即RGB时序模式)。从整体上来看，最终我们发现，六个时序控制信号S6、S4、S5、S3、S1、S2对应依次点亮红色、绿色和蓝色、红色、绿色和蓝色，也即最终时序控制采用的是RGBRGB时序模式。

问题在于，相同发光颜色的像素电路在时序上并非是相邻开始充电的，以发红色光的各个像素电路为例，体现在，在第一个红色像素电路(由时序控制信号S6控制)内的存储电容开始充电的时间节点和第二个红色像素电路(由时序控制信号S3控制)内的存储电容开始充电的时间节点之间，还穿插有一个发绿色光G的像素电路(由时序控制信号S4控制)的进行充电的步骤，和穿插有一个发蓝色光B的像素电路(由时序控制信号S5控制)进行充电的步骤。相当于，因为第一个红色像素电路内的存储电容的充电时间大于第二个红色像素电路内的存储电容的充电时间，这样就造成第一个红色像素电路和第二个红色像素电路亮度不一样，导致发红色光的各个像素电路显示不均匀。对于发绿色和蓝色的各个像素电路同样亦如此，存在着相同的显示不均匀问题。

为了解决该疑虑，本发明设计的时序方案在图4A中有所体现，取代RGBRGB时序模式的方案为RRGGBB时序模式，这在后文中将继续详细介绍。

参见图4B，数据线D1～D6分别连接到像素电路111～116，利用该一组数据线D1～D6一对一地为一组像素电路111～116提供数据电压信号。数据线D1～D6上对应分别设置有开关晶体管SW1～SW6，藉由晶体管SW1～SW6的接通与否来决定是否向相应的像素电路111～116提供数据电压信号。通过一组时序控制信号S1～S6来控制是否向该一组像素电路111～116提供数据电压信号，具体而言，将用于控制相同的第一发光颜色(例如红色R)的像素电路116、114的时序控制信号S6、S4的有效逻辑状态的时序设置为相邻，将用于控制相同的第二发光颜色(例如绿色G)的像素电路115、113的时序控制信号S5、S3的有效逻辑状态的时序设置为相邻，以及将用于控制相同的第三发光颜色(例如蓝色B)的像素电路111、112的时序控制信号S1、S2的有效逻辑状态的时序设置为相邻，这从图4C中很容易观察到。这里时序控制信号S1～S6的有效逻辑状态Enable是指时序控制信号从常规的第一逻辑状态翻转到有效的第二逻辑状态时，才会将对应的晶体管SW1～SW6接通，但第一逻辑状态下时序控制信号会关闭晶体管。如果晶体管SW1～SW6是PMOS，则第二逻辑状态是低电平有效(第一逻辑状态是高电平)，反之亦然，如果晶体管SW1～SW6是NMOS则第二逻辑状态是高电平有效(第一逻辑状态是低电平)。因此我们认为，针对时序控制信号S1～S6而言，当任意一个预设的时序控制信号(例如S_K，K取自然数1～6中的一个)处于有效逻辑状态时，受该预设的时序控制信号S_K控制的一个像素电路会接收到数据电压信号，是因为此阶段时序控制信号S_K输入到对应数据线D_K上的一个晶体管SW_K的栅极，并使该晶体管SW_K接通，所以数据电压信能够顺利通过数据线D_K传输到与数据线D_K相连的那一个像素电路上。

参见图4C，以在时间轴上前后连续的第一时间段T1、第二时间段T2和第三时间段T3为一个范例，来揭示本发明的新发光时序控制方法，是如何将具有相同发光颜色的像素电路中各存储电容之间充电电压的差异最小化。为了便于叙述，假设像素电路116、114具有第一发光颜色(例如红色R)，像素电路115、113具有第二发光颜色(例如绿色G)，像素电路112、111具有第三发光颜色(例如蓝色B)。

在第一时间段T1，施加在数据线D6上的第六晶体管SW6的栅极的时序控制信号S6由高电平翻转至低电平，将第六晶体管SW6接通之后，数据电压信号至与数据线D6相连的发红色光R的像素电路116，实现将数据电压信号写入该像素电路，其后时序控制信号S6返回至高电平关断第六晶体管SW6。接着，施加在数据线D4上的第四晶体管SW4的栅极的时序控制信号S4由高电平翻转至低电平，将第四晶体管SW4接通之后，数据电压信号传送至与数据线D4相连的一个发红色光R的像素电路114，其后时序控制信号S4返回至高电平关断第四晶体管SW4(即时段T1实现RR时序模式)。

接着在第二时间段T2，施加在数据线D5上的第五晶体管SW5的栅极的时序控制信号S5由高电平翻转至低电平，将第五晶体管SW5接通之后，数据电压信号传送至与数据线D5相连的一个发绿色光G的像素电路115，其后时序控制信号S5返回至高电平关断第五晶体管SW5。之后施加在数据线D3上的第三晶体管SW3的栅极的时序控制信号S3由高电平翻转至低电平，将第三晶体管SW3接通之后，数据电压信号传送至与数据线D3相连的一个发绿色光G的像素电路113，其后时序控制信号S3返回至高电平关断第三晶体管SW3(即时段T2实现GG时序模式)。

再接着在第三时间段T3，施加在数据线D1上的第一晶体管SW1的栅极的时序控制信号S1由高电平翻转至低电平，将第一晶体管SW1接通之后，数据电压信号传送至与数据线D1相连的一个发蓝色光B的像素电路111，其后时序控制信号S1返回至高电平关断第一晶体管SW1。再接着，施加在数据线D2上的第二晶体管SW2的栅极的时序控制信号S2由高电平翻转至低电平，将第二晶体管SW2接通之后，数据电压信号传送至与数据线D2相连的一个发蓝色光B的像素电路112，其后时序控制信号S2返回至高电平关断第二晶体管SW2(即时段T3实现BB时序模式)。

从整体上来观察，最终我们在图4C中可以发现，六个时序控制信号S6、S4、S5、S3、S1、S2对应先后依次点亮红色、红色(RR)，绿色、绿色(GG)，及蓝色和蓝色(BB)，也即最终时序控制采用的是RRGGBB时序模式。

这个时序控制过程可以总结为，在第一时间段T1，与具有第一发光颜色(红色R)的多个像素电路116、114一一对应相连的多个数据线D6、D4上的一系列晶体管SW6、SW4先后依次执行一次接通再关闭的响应动作；然后在第二阶段T2，与具有第二发光颜色(绿色G)的多个像素电路115、113一一对应相连的多个数据线D5、D3上的一系列晶体管SW5、SW3先后依次执行一次接通再关闭的响应动作；再然后，在第三时间段T3，与具有第三发光颜色(蓝色B)的多个像素电路111、112一一对应相连的多个数据线D1、D2上的一系列晶体管SW1、SW2先后依次执行一次接通再关闭的响应动作。

采用这样的时序方法目的在于，在第一时间段T1，具有第一发光颜色的像素电路116、114各自包含的存储电容利用数据电压信号依次执行充电。在第二时间段T2，具有第二发光颜色的像素电路115、113各自包含的存储电容利用数据电压信号依次执行充电。在第三时间段T3，具有第三发光颜色的像素电路111、112各自包含的存储电容利用数据电压信号依次执行充电。也即在任意一种发光颜色(例如红色R)的多个像素电路116、114依次接收数据电压信号的过程中，没有穿插另一种发光颜色(例如绿色G)的像素电路115、113接收数据电压信号的步骤，同样也没有穿插剩下的另外一种发光颜色(例如蓝色B)的像素电路111、112接收数据电压信号的步骤。从而通过这种时序控制的方法，藉此可以减小红色像素电路116、114中各自存储电容在充电过程中达到的电压值的差异，或者减小绿色像素电路115、113中各自存储电容在充电过程中达到的电压值的差异，或者减小蓝色像素电路112、111中各自存储电容在充电过程中达到的电压值的差异，从而实现同种颜色的像素电路之间的显示效果无差异。

参见图5所示，在第一时间段T1，数据电压信号(曲线201)为像素电路116、114各自的存储电容依次执行充电；在第二时间段T2，数据电压信号(曲线202)为像素电路115、113各自的存储电容依次执行充电；在第三时间段T3，数据电压信号(曲线203)为像素电路111、112各自的存储电容依次执行充电。在某一个时间节点处同步停止充电后，曲线201表征的数据电压信号为存储电容充电而最终能够达到的充电电压水准体现在曲线301上，曲线202表征的数据电压信号为存储电容充电最终能够达到的充电电压水准体现在曲线302上，曲线203表征的数据电压信号为存储电容充电最终能够达到的充电电压水准体现在曲线303上。一个事实是，因为曲线201表征的数据电压信号最早为对应的存储电容充电，而曲线204表征的数据电压信号最后才着手为对应的存储电容充电，所以曲线301、302、303体现出的电压值依次逐步递减，为了详细描述这种充电行为，图6特意放大了曲线301、302、303的充电结果。

参见图6的仿真图，在充电完成时间节点183.97us，曲线301a上像素电路116中存储电容最终达到的电压值为1.1072V，曲线301b上像素电路114中存储电容最终达到的电压值为1.1043V。在此时间节点，曲线302a上像素电路115中存储电容最终达到的电压值为1.0144V，曲线302b上像素电路113中存储电容最终达到的电压值为1.0105V。在此时间节点，曲线303a上像素电路111中存储电容最终达到的电压值为0.98354V，曲线303b上像素电路112中存储电容最终达到的电压值为0.97907V。注意这里具体的时间节点或者存储电容的具体充电电压仅仅作为范例但并非构成本发明的限制条件。

在整个一组像素电路116～111中，第一个输入数据电压信号的像素电路116中存储电容的达到的电压水准和第四个输入数据电压信号的像素电路113中存储电容的达到的电压水准相差大约0.09V。在AMOLED中一个灰阶电压值大概是0.02V，所以如果不按照本发明精神，而是按照传统的RGBRGB顺序，则第一个输入数据电压信号的像素电路116和第四个输入数据电压信号的像素电路113就会有较大的亮度差异，导致纯色画面出现亮暗线。与此同时，如果按照传统的RGBRGB顺序，第四个输入数据电压信号的像素电路113中存储电容的电压和第五个输入数据电压信号的像素电路111中存储电容的电压只相差大概0.03V，不同颜色间的灰阶区分不是十分理想。

在本发明中，相同颜色的多个像素电路中它们各自的存储电容在充电过程中达到的电压值的差异非常小，例如像素电路116、114各自的存储电容的电压差异，或像素电路115、113各自的存储电容的电压差异，或像素电路111、112各自的存储电容的电压差异，从而我们可以将具有相同发光颜色的多个像素电路中各存储电容之间充电电压的差异钳制在不超过一个预设灰阶电压值的水准，例如不超过一个灰阶电压值0.02V。这样可以大大降低纯色之间的电压差异，从而提升画面质量，而不同颜色像素电路的存储电容之间本来就需要具有一定的电压差异，所以不会导致画面出现不均匀现象。

以上，通过说明和附图，给出了具体实施方式的特定结构的典型实施例，上述发明提出了现有的较佳实施例，但这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (10)

1.一种像素电路的发光时序控制方法，其特征在于，应用于利用驱动芯片的一根数据线驱动多条像素电路的显示器件中，所述方法包括：

通过一组时序控制信号依次控制同一根所述驱动芯片的数据线所连接的所述多条像素电路；其中

当任一所述多条像素电路接收的所述时序控制信号的时序为有效逻辑状态时，所述驱动芯片通过所述数据线发送数据电压信号至该像素电路；并且

所述多条像素电路中，相同发光颜色的像素电路所接收的所述时序控制信号中为有效逻辑状态的时序的顺序相邻。

2.根据权利要求1所述的像素电路的发光时序控制方法，其特征在于，每条所述多条像素电路中均包括存储电容，所述方法还包括：

利用所述数据电压信号对所述存储电容进行充电，以驱动包含所述存储电容的所述多条像素电路工作。

3.根据权利要求2所述的像素电路的发光时序控制方法，其特征在于，所述驱动芯片上设置有多根数据线，且每根所述数据线均通过多个晶体管分别与所述多条像素电路一一连接，所述方法还包括：

利用一个所述时序控制信号控制的一个所述晶体管，以藉由所述晶体管的接通状态来决定是否向与所述晶体管连接的所述多条像素电路之一提供所述数据电压信号。

4.根据权利要求3所述的像素电路的发光时序控制方法，其特征在于，所述方法中：

在第一时间段，与多个具有第一发光颜色的所述像素电路相连的所述晶体管依次执行接通再关闭的响应动作；

在第二时间段，与多个具有第二发光颜色的所述像素电路相连的所述晶体管依次执行接通再关闭的响应动作；以及

在第三时间段，与多个具有第三发光颜色的所述像素电路相连的所述晶体管依次执行接通再关闭的响应动作。

5.根据权利要求4所述的像素电路的发光时序控制方法，其特征在于，所述方法中：

在所述第一时间段中，利用所述数据电压信号依次对所述多个具有第一发光颜色的所述像素电路各自所包含的所述存储电容进行充电；

在所述第二时间段中，利用所述数据电压信号依次对所述多个具有第二发光颜色的所述像素电路各自所包含的所述存储电容进行充电；

在所述第三时间段中，利用所述数据电压信号依次对所述多个具有第三发光颜色的所述像素电路各自所包含的所述存储电容进行充电。

6.根据权利要求5所述的像素电路的发光时序控制方法，其特征在于，所述方法中：

在同一时间段中，只对同一种发光颜色的所述多条像素电路所包含的所述存储电容进行充电；其中

同一种发光颜色的所述多条像素电路中不同像素电路所包含的存储电容之间的充电电压差不超过一个预设灰阶电压值。

7.根据权利要求6所述的像素电路的发光时序控制方法，其特征在于，所述预设灰阶电压值为0.02V。

8.根据权利要求4所述的像素电路的发光时序控制方法，其特征在于，所述第一发光颜色为红色，所述第二发光颜色为绿色，所述第三发光颜色为蓝色。

9.根据权利要求3所述的像素电路的发光时序控制方法，其特征在于，所述晶体管皆为PMOS晶体管，则所述有效逻辑状态为逻辑低电平状态，所述方法中：

当所述晶体管的控制端所施加的所述时序控制信号为所述逻辑低电平状态，所述晶体管被接通。

10.根据权利要求3所述的像素电路的发光时序控制方法，其特征在于，所述晶体管皆为NMOS晶体管，则所述有效逻辑状态为逻辑高电平状态，所述方法中：

当所述晶体管的控制端所施加的所述时序控制信号为所述逻辑低电平状态，所述晶体管被接通。