CN105182843A - 一种船用雷达控制系统 - Google Patents

Abstract

本发明公开了一种船用雷达控制系统，包括电源、交互控制电路、信号处理电路、伺服驱动电路和收发控制电路，电源、交互控制电路、信号处理电路、伺服驱动电路和收发控制电路均为采用数字器件设计的电路，电源分别与交互控制电路、信号处理电路、伺服驱动电路和收发控制电路连接，交互控制电路分别与信号处理电路和伺服驱动电路连接，信号处理电路分别与伺服驱动电路和收发控制电路连接，交互控制电路用于接入外部主机和外部SD卡，伺服驱动电路用于连接外部电机和外部光电码盘，收发控制电路用于连接外部发射机和外部接收机；优点是体积较小，功耗较低，便携性优，性能好和可维护性优。

Description

一种船用雷达控制系统

技术领域

本发明涉及一种雷达控制系统，尤其是涉及一种船用雷达控制系统。

背景技术

早期船用雷达控制系统的功能简单，分辨率低，体积大，性能差。控制信息流形式较为单一，大量的通讯手段是位线接口或串口，信息流多采用位控或简单编码两种形式。随着雷达技术发展，对船用雷达控制系统性能的要求在不断提高，其作用距离、分辨率、目标容量等都在进一步提高，这些就使得数据处理计算机的处理压力增大。进而造成了船用雷达控制系统的复杂度提高及数据流大量增加，这对于控制的有效性提出了新的要求。

现有的船用雷达控制系统存在以下问题：一、一般采用了大量的模拟器件，由此导致体积较大，便携性差；二、采用集中控制的办法将所有控制功能集中在一块控制电路板中，性能差，一旦出现故障难以维修，可维护性差。

发明内容

本发明所要解决的技术问题是提供一种体积较小，便携性优，且可维护性优的船用雷达控制系统。该船用雷达控制系统包括电源、交互控制电路、信号处理电路、伺服驱动电路和收发控制电路，各电路均为采用数字器件设计的电路，有效减小了控制系统的体积，提高了便携性，采用了分布式控制机制，将具体的雷达控制功能分布到多个电路中进行处理，提高了控制系统性能的同时，当控制系统在出现问题时能方便地通过电路替换使控制系统能继续工作，提高了控制系统的可维护性。

本发明解决上述技术问题所采用的技术方案为：一种船用雷达控制系统，包括电源、交互控制电路、信号处理电路、伺服驱动电路和收发控制电路；所述的电源、所述的交互控制电路、所述的信号处理电路、所述的伺服驱动电路和所述的收发控制电路均为采用数字器件设计的电路；所述的电源分别与所述的交互控制电路、所述的信号处理电路、所述的伺服驱动电路和所述的收发控制电路连接，所述的交互控制电路分别与所述的信号处理电路和所述的伺服驱动电路连接，所述的信号处理电路分别与所述的伺服驱动电路和所述的收发控制电路连接，所述的交互控制电路用于接入外部主机和外部SD卡，所述的伺服驱动电路用于连接外部电机和外部光电码盘，所述的收发控制电路用于连接外部发射机和外部接收机。

所述的交互控制电路包括ARM模块和网卡模块，所述的ARM模块包括型号为S3C2416的ARM芯片及外围电路，所述的网卡模块包括型号为DM9000的网卡芯片及其外围电路。该交互控制电路采用嵌入式微处理器芯片为控制核心，降低了系统的功耗及体积，同时实现了高性能的控制。

所述的ARM芯片具有SD接口、系统总线接口和两个RS232接口，两个RS232接口分别为第一RS232接口和第二RS232接口，所述的ARM芯片的第一RS232接口用于与外部主机连接，所述的ARM芯片的第二RS232接口和所述的伺服驱动电路连接，所述的ARM芯片的SD接口用于与外部SD卡连接，所述的ARM芯片的系统总线接口与所述的信号处理电路连接，所述的ARM芯片与所述的网卡芯片连接，所述的网卡芯片用于接入外部主机。

所述的信号处理电路包括FPGA模块、SRAM模块和NANDFLASH模块；所述的FPGA模块分别与所述的SRAM模块和所述的NANDFLASH模块连接。该信号处理电路采用了FPGA为控制核心，FPGA的高实时性保证了对于控制功能的响应速度，提高了系统的性能。

所述的FPGA模块包括型号为XC6SLX150-2FG484C的FPGA芯片及其外围电路；所述的FPGA模块的第2脚，第3脚，第4脚，第5脚，第6脚，第7脚，第8脚，第9脚，第10脚，第11脚，第12脚，第13脚，第14脚，第15脚，第16脚，第17脚，第18脚，第19脚，第20脚，第21脚，第22脚，第23脚，第24脚和第27脚构成系统总线接口与ARM芯片连接，所述的FPGA芯片的第2脚与所述的ARM芯片的第31脚连接，所述的FPGA芯片的第3脚与所述的ARM芯片的第30脚连接，所述的FPGA芯片的第4脚与所述的ARM芯片的第47脚连接，所述的FPGA芯片的第5脚与所述的ARM芯片的第36脚连接，所述的FPGA芯片的第6脚与所述的ARM芯片的第34脚连接，所述的FPGA芯片的第7脚与所述的ARM芯片的第35脚连接，所述的FPGA芯片的第8脚与所述的ARM芯片的第33脚连接，所述的FPGA芯片的第9脚与所述的ARM芯片的第29脚连接，所述的FPGA芯片的第10脚与所述的ARM芯片的第28脚连接，所述的FPGA芯片的第11脚与所述的ARM芯片的第27脚连接，所述的FPGA芯片的第12脚与所述的ARM芯片的第26脚连接，所述的FPGA芯片的第13脚与所述的ARM芯片的第25脚连接，所述的FPGA芯片的第14脚与所述的ARM芯片的第24脚连接，所述的FPGA芯片的第15脚与所述的ARM芯片的第23脚连接，所述的FPGA芯片的第16脚与所述的ARM芯片的第22脚连接，所述的FPGA芯片的第17脚与所述的ARM芯片的第21脚连接，所述的FPGA芯片的第18脚与所述的ARM芯片的第20脚连接，所述的FPGA芯片的第19脚与所述的ARM芯片的第19脚连接，所述的FPGA芯片的第20脚与所述的ARM芯片的第18脚连接，所述的FPGA芯片的第21脚与所述的ARM芯片的第17脚连接，所述的FPGA芯片的第22脚与所述的ARM芯片的第16脚连接，所述的FPGA芯片的第23脚与所述的ARM芯片的第15脚连接，所述的FPGA芯片的第24脚与所述的ARM芯片的第14脚连接，所述的FPGA芯片的第27脚与所述的ARM芯片的第3脚连接，所述的FPGA芯片的第37脚、第38脚、第39脚和第40脚构成SPI接口，所述的FPGA芯片的SPI接口与所述的收发控制电路连接，所述的FPGA芯片的第25脚与所述的伺服驱动电路连接。

所述的伺服驱动电路包括单片机模块、电机驱动模块和码盘信号产生模块；所述的单片机模块分别与所述的电机驱动模块和所述的码盘信号产生模块连接。该伺服驱动电路采用了单片机作为控制核心，具有控制操作简单、反应速度快和实时性好的优点。

所述的单片机模块包括型号为C8051F340的单片机芯片及其外围电路；所述的单片机芯片的第1脚和第2脚构成RS232接口，所述的单片机芯片的RS232接口与所述的交互控制电路连接，所述的单片机芯片的第1脚与所述的码盘信号产生模块连接，所述的单片机芯片的第18脚、第19脚、第20脚、第21脚、第22脚和第48脚分别与所述的电机驱动模块连接。

所述的码盘信号产生模块包括型号为TCPT1300X01的光电转换芯片、型号LM311的比较器芯片、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻和第六电阻；所述的光电转换芯片的第1脚和第6脚均接入5V电压，所述的光电转换芯片的第3脚和所述的第一电阻的一端连接，所述的第一电阻的另一端接地，所述的光电转换芯片的第4脚、所述的第二电阻的一端、所述的第三电阻的一端和所述的比较器芯片的第2脚连接，所述的第二电阻的另一端接地，所述的第三电阻的另一端与所述的比较器芯片的第7脚连接，所述的比较器芯片的第1脚和第4脚均接地，所述的比较器芯片的第3脚、所述的第五电阻的一端与所述的第六电阻的一端连接，所述的第五电阻的另一端接5V电压，所述的第六电阻的另一端接地，所述的比较器芯片的第7脚与所述的第四电阻的一端连接、所述的FPGA芯片的第26脚与所述的单片机芯片的第1脚连接，所述的第四电阻的另一端接入5V电压。该码盘信号产生模块可以实现电机转速的精准反馈以及对电机方位的定位，使转速控制更加精确。

所述的电机驱动模块包括型号为drv8818的驱动芯片、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第十六电阻、第十七电阻、第十八电阻、第十九电阻、第一电容、第二电容、第三电容、第四电容、第五电容、第六电容和第七电容；所述的驱动芯片第1脚、所述的第七电阻的一端、所述的第八电阻的一端和所述的第一电容的一端连接，所述的第七电阻的另一端、所述的第八电阻的另一端和所述的第一电容的另一端均接地，所述的驱动芯片的第3脚与所述的第九电阻的一端连接，所述的第九电阻的另一端与所述的单片机芯片的第22脚连接，所述的驱动芯片的第6脚、所述的第十电阻的一端与所述的第二电容的一端连接，所述的第十电阻的另一端和所述的第二电容的另一端均接地，所述的驱动芯片的第7脚、第21脚和第29脚均接地，所述的驱动芯片的第8脚、第10脚和第27脚均接入3.3V电压，所述的驱动芯片的第9脚、所述的第十一电阻的一端与所述的第三电容的一端连接，所述的第十一电阻的另一端和所述的第三电容的另一端均接地，所述的驱动芯片的第12脚与所述的第十二电阻的一端连接，所述的第十二电阻的另一端与所述的单片机芯片的第21脚连接，所述的驱动芯片的第13脚与所述的第十三电阻的一端连接，所述的第十三电阻的另一端与所述的单片机芯片的第20脚连接，所述的驱动芯片的第14脚、所述的第十四电阻的一端、所述的第十五电阻的一端和所述的第四电容的一端连接，所述的第十四电阻的另一端、所述的第十五电阻的另一端的和所述的第四电容的另一端均接地，所述的驱动芯片的第15脚和所述的驱动芯片的第28脚均接入24V电压，所述的驱动芯片的第16脚与所述的第十九电阻的一端连接，所述的第十九电阻的另一端接地，所述的驱动芯片的第17脚与所述的第十八电阻的一端连接，所述的第十八电阻的另一端与所述的单片机芯片的第19脚连接，所述的驱动芯片的第19脚与所述的第十七电阻的一端连接，所述的第十七电阻的另一端与所述的单片机芯片的第48脚连接，所述的驱动芯片的第20脚与所述的第七电容的一端连接，所述的第七电容的另一端接地，所述的驱动芯片的第22脚与所述的第六电容的一端连接，所述的第六电容的另一端接地，所述的驱动芯片的第23脚与所述的第七电容的一端连接，所述的第七电容的另一端与所述的驱动芯片的第24脚连接，所述的驱动芯片的第26脚、所述的第十四电阻的一端与所述的单片机芯片的第18脚连接，所述的第十四电阻的另一端接地，所述的驱动芯片的第4脚、第11脚、第18脚和第25脚分别用于与外部电机连接。该电机驱动电路，接收单片机的控制信号产生高精度的频率来控制电机转速，使电机升降速时变速更加平稳。

所述的收发控制电路包括DSP模块、回波信号采集模块和发射信号频率发生模块；所述的DSP模块包括型号为TMS320F2808的DSP芯片及其外围电路；所述的DSP芯片具有三个SPI接口，所述的DSP芯片的三个SPI接口分别为第一SPI接口、第二SPI接口和第三SPI接口，所述的DSP芯片的第一SPI接口与所述的信号处理电路连接，所述的DSP芯片的第二SPI接口与所述的回波信号采集模块连接，所述的DSP芯片的第三SPI接口与所述的发射信号频率发生模块连接，所述的回波信号采集模块用于连接外部发射机，所述的发射信号频率发生模块用于连接外部接收机。该收发控制电路，使用了DSP芯片作为控制核心，处理速度高、功耗低、性能强，能实时的对回波信号采样以及对发射频率控制。

所述的回波信号采集模块包括型号为ADS8327的模数转换芯片及其外围电路；所述的模数转换芯片的第3脚用于连接外部接收机。

所述的发射信号频率发生模块包括频率合成模块、第一本振模块、第二本振模块、鉴相模块、压控振荡模块、第一运放模块、第二运放模块、倍频模块和混频模块；所述的鉴相模块具有第一输入端、第二输入端和输出端，所述的混频模块具有第一输入端、第二输入端和输出端；所述的第一本振模块的输出端与所述的频率合成模块的输入端连接，所述的频率合成模块的输出端与所述的鉴相模块的第一输入端连接，所述的鉴相模块的输出端与所述的压控振荡模块的输入端连接，所述的压控振荡模块的输出端、所述的倍频模块的输入端和所述的第二运放模块的输入端连接，所述的倍频模块的输出端用于与外部发射机连接，所述的第二运放模块的输出端与所述的混频模块的第二输入端连接，所述的第二本振模块的输出端与所述的第一运放模块的输入端连接，所述的第一运放模块的输出端与所述的混频模块的第一输入端连接，所述的混频模块的输出端与所述的鉴相模块的第二输入端连接；该发射信号频率发生模块，能实现高精度的信号频率产生，通过使用集成数字芯片，有效降低了功耗和系统体积。

所述的频率合成模块包括型号为AD9956的直接频率合成器芯片及其外围电路，所述的第一本振模块包括型号为ADF4360_1的本振芯片及其外围电路，所述的第二本振模块包括型号为ADF4360_1的本振芯片及其外围电路，所述的鉴相模块包括型号为ADF4002的鉴相器芯片及其外围电路，所述的压控振荡模块包括型号为HMC385LP4的压控振荡器芯片及其外围电路，所述的第一运放模块包括型号为HMC213的运算放大器芯片及其外围电路，所述的第二运放模块包括型号为HMC213的运算放大器芯片及其外围电路，所述的倍频模块包括型号为HMC917LP3的倍频器及其外围电路，所述的混频模块包括型号为MGA30689的混频器及其外围电路。

与现有技术相比，本发明的优点在于雷达控制系统包括电源、交互控制电路、信号处理电路、伺服驱动电路和收发控制电路五个子电路，五个子电路之间可通过标准接口连接；交互控制电路负责接收外部主机指令，并将外部主机信号转换后分别传递给信号处理电路、伺服驱动电路和收发控制电路；信号处理电路负责数字信号处理；伺服驱动电路负责控制电机转速；收发控制电路负责控制信号采集和发射波形产生；通过将整个雷达控制系统的控制功能分布到这五个子电路中，一方面大大增强了雷达控制系统的处理能力，提高了整个系统的性能，在另一方面，各个子电路间可以采用标准接口来连接，一旦某个子电路检测出故障，可以方便的进行替换使系统继续使用，大大方便了系统维护；雷达控制系统的五个子电路均为采用数字器件设计的电路，大大减小了系统体积，提高了便携性。

附图说明

图1为本发明的船用雷达控制系统的结构框图；

图2为本发明的交互控制电路的结构框图；

图3为本发明的ARM芯片的引脚连接的电路图；

图4为本发明的信号处理电路的结构框图；

图5为本发明的FPGA芯片的引脚连接的电路图；

图6为本发明的伺服驱动电路的结构框图；

图7为本发明的单片机芯片的引脚连接的电路图；

图8为本发明的码盘信号产生模块的电路图；

图9为本发明的电机驱动模块的电路图；

图10为本发明的收发控制模块的结构框图；

图11为本发明的发射信号频率产生模块的结构框图。

具体实施方式

以下结合附图实施例对本发明作进一步详细描述。

实施例一：如图1所示，一种船用雷达控制系统，包括电源、交互控制电路、信号处理电路、伺服驱动电路和收发控制电路；电源、交互控制电路、信号处理电路、伺服驱动电路和收发控制电路均为采用数字器件设计的电路；电源分别与交互控制电路、信号处理电路、伺服驱动电路和收发控制电路连接，交互控制电路分别与信号处理电路和伺服驱动电路连接，信号处理电路分别与伺服驱动电路和收发控制电路连接，交互控制电路用于接入外部主机和外部SD卡，伺服驱动电路用于连接外部电机和外部光电码盘，收发控制电路用于连接外部发射机和外部接收机。

本实施例中，电源、交互控制电路、信号处理电路、伺服驱动电路和收发控制电路均采用其技术领域的成熟产品。

实施例二：如图1所示，一种船用雷达控制系统，包括电源、交互控制电路、信号处理电路、伺服驱动电路和收发控制电路，电源分别与交互控制电路、信号处理电路、伺服驱动电路和收发控制电路连接，交互控制电路分别与信号处理电路和伺服驱动电路连接，信号处理电路分别与伺服驱动电路和收发控制电路连接，交互控制电路用于接入外部主机和外部SD卡，伺服驱动电路用于连接外部电机和外部光电码盘，收发控制电路用于连接外部发射机和外部接收机。

本实施例中，如图2和图3所示，交互控制电路包括ARM模块和网卡模块；ARM模块与网卡模块连接；ARM模块包括型号为S3C2416的ARM芯片U1A及其外围电路，网卡模块包括型号为DM9000的网卡芯片及其外围电路。ARM芯片U1A具有SD接口、系统总线接口和两个RS232接口，两个RS232接口分别为第一RS232接口和第二RS232接口，ARM芯片U1A的第一RS232接口用于与外部主机连接，ARM芯片U1A的第二RS232接口和伺服驱动电路连接，ARM芯片U1A的SD接口用于与外部SD卡连接，ARM芯片U1A的系统总线接口与信号处理电路连接，ARM芯片U1A与网卡芯片连接，网卡芯片用于接入外部主机。

本实施例中，如图4所示，信号处理电路包括FPGA模块、SRAM模块和NANDFLASH模块；FPGA模块分别与SRAM模块和NANDFLASH模块连接；如图5所示，FPGA模块包括型号为XC6SLX150-2FG484C的FPGA芯片U2B及其外围电路；FPGA芯片U2B的第2脚，第3脚，第4脚，第5脚，第6脚，第7脚，第8脚，第9脚，第10脚，第11脚，第12脚，第13脚，第14脚，第15脚，第16脚，第17脚，第18脚，第19脚，第20脚，第21脚，第22脚，第23脚，第24脚和第27脚构成系统总线接口与ARM芯片U1A连接，FPGA芯片U2B的第2脚与ARM芯片U1A的第31脚连接，FPGA芯片U2B的第3脚与ARM芯片U1A的第30脚连接，FPGA芯片U2B的第4脚与ARM芯片U1A的第47脚连接，FPGA芯片U2B的第5脚与ARM芯片U1A的第36脚连接，FPGA芯片U2B的第6脚与ARM芯片U1A的第34脚连接，FPGA芯片U2B的第7脚与ARM芯片U1A的第35脚连接，FPGA芯片U2B的第8脚与ARM芯片U1A的第33脚连接，FPGA芯片U2B的第9脚与ARM芯片U1A的第29脚连接，FPGA芯片U2B的第10脚与ARM芯片U1A的第28脚连接，FPGA芯片U2B的第11脚与ARM芯片U1A的第27脚连接，FPGA芯片U2B的第12脚与ARM芯片U1A的第26脚连接，FPGA芯片U2B的第13脚与ARM芯片U1A的第25脚连接，FPGA芯片U2B的第14脚与ARM芯片U1A的第24脚连接，FPGA芯片U2B的第15脚与ARM芯片U1A的第23脚连接，FPGA芯片U2B的第16脚与ARM芯片U1A的第22脚连接，FPGA芯片U2B的第17脚与ARM芯片U1A的第21脚连接，FPGA芯片U2B的第18脚与ARM芯片U1A的第20脚连接，FPGA芯片U2B的第19脚与ARM芯片U1A的第19脚连接，FPGA芯片U2B的第20脚与ARM芯片U1A的第18脚连接，FPGA芯片U2B的第21脚与ARM芯片U1A的第17脚连接，FPGA芯片U2B的第22脚与ARM芯片U1A的第16脚连接,FPGA芯片U2B的第23脚与ARM芯片U1A的第15脚连接，FPGA芯片U2B的第24脚与ARM芯片U1A的第14脚连接，FPGA芯片U2B的第27脚与ARM芯片U1A的第3脚连接，FPGA芯片U2B的第37脚、第38脚、第39脚和第40脚构成SPI接口，FPGA芯片U2B的SPI接口与收发控制电路连接，FPGA芯片U2B的第25脚与伺服驱动电路连接。

本实施例中，SRAM模块和NANDFLASH模块均采用其技术领域的成熟产品。

本实施例中，如图6所示,伺服驱动电路包括单片机模块、电机驱动模块和码盘信号产生模块；单片机模块分别与电机驱动模块和码盘信号产生模块连接。

本实施例中，如图7所示,单片机模块包括型号为C8051F340的单片机芯片U3及其外围电路；单片机芯片U3的第1脚和第2脚构成RS232接口，单片机芯片U3的RS232接口与交互控制电路连接，单片机芯片U3的第1脚与码盘信号产生模块连接，单片机芯片U3的第18脚、第19脚、第20脚、第21脚、第22脚和第48脚分别与电机驱动模块连接。

本实施例中，如图8所示，码盘信号产生模块包括型号为TCPT1300X01的光电转换芯片U4、型号LM311的比较器芯片U5、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5和第六电阻R6；光电转换芯片U4的第1脚和第6脚均接入5V电压，光电转换芯片U4的第3脚和第一电阻R1的一端连接，第一电阻R1的另一端接地，光电转换芯片U4的第4脚、第二电阻R2的一端、第三电阻R3的一端和比较器芯片U5的第2脚连接，第二电阻R2的另一端接地，第三电阻R3的另一端与比较器芯片U5的第7脚连接，比较器芯片U5的第1脚和第4脚均接地，比较器芯片U5的第3脚、第五电阻R5的一端与第六电阻R6的一端连接，第五电阻R5的另一端接5V电压，第六电阻R6的另一端接地，比较器芯片U5的第7脚与第四电阻R4的一端连接、FPGA芯片U2B的第26脚与单片机芯片U3的第1脚连接，第四电阻R4的另一端接入5V电压。

本实施例中，如图9所示，电机驱动模块包括型号为drv8818的驱动芯片U6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13、第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18、第十九电阻R19、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C7和第七电容C7；驱动芯片U6的第1脚、第七电阻R7的一端、第八电阻R8的一端和第一电容C1的一端连接，第七电阻R7的另一端、第八电阻R8的另一端和第一电容C1的另一端均接地，驱动芯片U6的第3脚与第九电阻R9的一端连接，第九电阻R9的另一端与单片机芯片U3的第22脚连接，驱动芯片U6的第6脚、第十电阻R10的一端与第二电容C2的一端连接，第十电阻R10的另一端和第二电容C2的另一端均接地，驱动芯片U6的第7脚、第21脚和第29脚均接地，驱动芯片U6的第8脚、第10脚和第27脚均接入3.3V电压，驱动芯片U6的第9脚、第十一电阻R11的一端与第三电容C3的一端连接，第十一电阻R11的另一端和第三电容C3的另一端均接地，驱动芯片U6的第12脚与第十二电阻R12的一端连接，第十二电阻R12的另一端与单片机芯片U3的第21脚连接，驱动芯片U6的第13脚与第十三电阻R13的一端连接，第十三电阻R13的另一端与单片机芯片U3的第20脚连接，驱动芯片U6的第14脚、第十四电阻R14的一端、第十五电阻R15的一端和第四电容C4的一端连接，第十四电阻R14的另一端、第十五电阻R15的另一端的和第四电容C4的另一端均接地，驱动芯片U6的第15脚和驱动芯片U6的第28脚均接入24V电压，驱动芯片U6的第16脚与第十九电阻R19的一端连接，第十九电阻R19的另一端接地，驱动芯片U6的第17脚与第十八电阻R18的一端连接，第十八电阻R18的另一端与单片机芯片U3的第19脚连接，驱动芯片U6的第19脚与第十七电阻R17的一端连接，第十七电阻R17的另一端与单片机芯片U3的第48脚连接，驱动芯片U6的第20脚与第七电容C7的一端连接，第七电容C7的另一端接地，驱动芯片U6的第22脚与第六电容C6的一端连接，第六电容C6的另一端接地，驱动芯片U6的第23脚与第七电容C7的一端连接，第七电容C7的另一端与驱动芯片U6的第24脚连接，驱动芯片U6的第26脚、第十四电阻R14的一端与单片机芯片U3的第18脚连接，第十四电阻R14的另一端接地,驱动芯片U6的第4脚、第11脚、第18脚和第25脚分别用于与外部电机连接。

本实施例中，如图10所示，收发控制电路包括DSP模块、回波信号采集模块和发射信号频率发生模块；DSP模块包括型号为TMS320F2808的DSP芯片及其外围电路；DSP芯片具有三个SPI接口，DSP芯片的三个SPI接口分别为第一SPI接口、第二SPI接口和第三SPI接口，DSP芯片的第一SPI接口与信号处理电路连接，DSP芯片的第二SPI接口与回波信号采集模块连接，DSP芯片的第三SPI接口与发射信号频率发生模块连接，回波信号采集模块用于连接外部发射机，发射信号频率发生模块用于连接外部接收机。

本实施例中，回波信号采集模块包括型号为ADS8327的模数转换芯片及其外围电路；模数转换芯片的第3脚用于连接外部接收机。

本实施例中，如图11所示，发射信号频率发生模块包括频率合成模块、第一本振模块、第二本振模块、鉴相模块、压控振荡模块、第一运放模块、第二运放模块、倍频模块和混频模块；鉴相模块具有第一输入端、第二输入端和输出端，混频模块具有第一输入端、第二输入端和输出端；第一本振模块的输出端与频率合成模块的输入端连接，频率合成模块的输出端与鉴相模块的第一输入端连接，鉴相模块的输出端与压控振荡模块的输入端连接，压控振荡模块的输出端、倍频模块的输入端和第二运放模块的输入端连接，倍频模块的输出端用于与外部发射机连接，第二运放模块的输出端与混频模块的第二输入端连接，第二本振模块的输出端与第一运放模块的输入端连接，第一运放模块的输出端与混频模块的第一输入端连接，混频模块的输出端与鉴相模块的第二输入端连接；频率合成模块包括型号为AD9956的直接频率合成器芯片及其外围电路，第一本振模块包括型号为ADF4360_1的本振芯片及其外围电路，第二本振模块包括型号为ADF4360_1的本振芯片及其外围电路，鉴相模块包括型号为ADF4002的鉴相器芯片及其外围电路，压控振荡模块包括型号为HMC385LP4的压控振荡器芯片及其外围电路，第一运放模块包括型号为HMC213的运算放大器芯片及其外围电路，第二运放模块包括型号为HMC213的运算放大器芯片及其外围电路，倍频模块包括型号为HMC917LP3的倍频器及其外围电路，混频模块包括型号为MGA30689的混频器及其外围电路。

本发明的船用雷达控制系统的工作原理为：船用雷达控制系统中交互控制电路负责接收指令、转换指令、分发指令、状态信息反馈和数据传输，信号处理电路负责根据控制指令选择合适的工作模式来处理采样后雷达数据和向交互控制电路传递控制指令，伺服驱动电路负责根据控制指令实现对雷达转速的精确控制，收发控制电路通过信号处理模块间接的接收到交互控制电路的控制指令，负责对回波信号采集模块的工作模式和射信号频率发生模块的工作模式的配置。

交互控制电路接收外部主机的用户控制指令，解析控制指令，分析出对信号处理电路、伺服驱动电路和收发控制电路工作模式的设定信息，并按照交互控制电路与信号处理电路、伺服驱动电路和收发控制电路的通信协议，将控制指令分发给信号处理电路和伺服驱动电路，接收信号处理电路、伺服驱动电路和收发控制电路的反馈信息并生成合适的状态信息后传递给外部主机，此外交互控制电路还负责接收信号处理电路输出的雷达数据，并发送给外部主机供其显示。

信号处理电路通过系统总线接收来自交互控制电路的控制指令有两种，包括信号处理指令和收发控制指令，对于信号处理指令，交互控制电路根据指令选择对应的数字信号处理算法对采样得到的雷达数据进行处理，并将处理完成的数据存放其RAM模块中，在存放了设定大小的数据量后，将通过中断信号通知交互控制电路去读取，对于收发控制指令，交互控制指令在接收到指令后，按约定的通信协议通过SPI接口向收发控制模块发送控制指令。

伺服驱动电路通过RS232串口与交互控制电路，交互控制电路通过解析量程信息得到对应的电机转速设定信息，并通过RS232串口发送给伺服驱动电路的单片机模块，单片机模块根据接收到的指令产生一定频率的波形到电机驱动模块以控制电机转速，同时单片机模块接收码盘信号产生模块的信号，用来判定电机的实际转速及电机的方位角，从而形成闭环控制，使电机的转速控制更加精准，电机的方位角度信息会发送给信号处理电路供其进行数字信号处理时使用。

收发控制电路通过DSP模块的SPI接口接收信号处理电路的控制信息，DSP模块接收到的控制信息可分为两种，一种是采样控制指令，一种是频率产生控制指令；对于采样控制指令，DSP模块根据接收到的控制指令，对回波信号采集模块配置合适的的采样位数、采样频率、采集触发方式以及读取中断，DSP模块会在中断处理中对回波信号采集模块进行数据读取、存储和数据预处理，然后通过SPI接口发送给信号处理电路；对于频率产生控制指令，收发控制电路根据接收到的控制指令，配置发射信号频率发生模块中的频率合成模块使产生合适的频率，配置由鉴相器、压控振荡器构成的锁相环路，配置倍频器使能输出所要求的信号频率。

Claims (10)

1.一种船用雷达控制系统，其特征在于包括电源、交互控制电路、信号处理电路、伺服驱动电路和收发控制电路；所述的电源、所述的交互控制电路、所述的信号处理电路、所述的伺服驱动电路和所述的收发控制电路均为采用数字器件设计的电路；所述的电源分别与所述的交互控制电路、所述的信号处理电路、所述的伺服驱动电路和所述的收发控制电路连接，所述的交互控制电路分别与所述的信号处理电路和所述的伺服驱动电路连接，所述的信号处理电路分别与所述的伺服驱动电路和所述的收发控制电路连接，所述的交互控制电路用于接入外部主机和外部SD卡，所述的伺服驱动电路用于连接外部电机和外部光电码盘，所述的收发控制电路用于连接外部发射机和外部接收机。

2.根据权利要求1所述的一种船用雷达控制系统，其特征在于所述的交互控制电路包括ARM模块和网卡模块；所述的ARM模块包括型号为S3C2416的ARM芯片及外围电路，所述的网卡模块包括型号为DM9000的网卡芯片及其外围电路；

所述的ARM芯片具有SD接口、系统总线接口和两个RS232接口，两个RS232接口分别为第一RS232接口和第二RS232接口，所述的ARM芯片的第一RS232接口用于与外部主机连接，所述的ARM芯片的第二RS232接口和所述的伺服驱动电路连接，所述的ARM芯片的SD接口用于与外部SD卡连接，所述的ARM芯片的系统总线接口与所述的信号处理电路连接，所述的ARM芯片与所述的网卡芯片连接，所述的网卡芯片用于接入外部主机。

3.根据权利要求2所述的一种船用雷达控制系统，其特征在于所述的信号处理电路包括FPGA模块、SRAM模块和NANDFLASH模块；所述的FPGA模块分别与所述的SRAM模块和所述的NANDFLASH模块连接；

所述的FPGA模块包括型号为XC6SLX150-2FG484C的FPGA芯片及其外围电路；所述的FPGA模块的第2脚，第3脚，第4脚，第5脚，第6脚，第7脚，第8脚，第9脚，第10脚，第11脚，第12脚，第13脚，第14脚，第15脚，第16脚，第17脚，第18脚，第19脚，第20脚，第21脚，第22脚，第23脚，第24脚和第27脚构成系统总线接口与ARM芯片连接，所述的FPGA芯片的第2脚与所述的ARM芯片的第31脚连接，所述的FPGA芯片的第3脚与所述的ARM芯片的第30脚连接，所述的FPGA芯片的第4脚与所述的ARM芯片的第47脚连接，所述的FPGA芯片的第5脚与所述的ARM芯片的第36脚连接，所述的FPGA芯片的第6脚与所述的ARM芯片的第34脚连接，所述的FPGA芯片的第7脚与所述的ARM芯片的第35脚连接，所述的FPGA芯片的第8脚与所述的ARM芯片的第33脚连接，所述的FPGA芯片的第9脚与所述的ARM芯片的第29脚连接，所述的FPGA芯片的第10脚与所述的ARM芯片的第28脚连接，所述的FPGA芯片的第11脚与所述的ARM芯片的第27脚连接，所述的FPGA芯片的第12脚与所述的ARM芯片的第26脚连接，所述的FPGA芯片的第13脚与所述的ARM芯片的第25脚连接，所述的FPGA芯片的第14脚与所述的ARM芯片的第24脚连接，所述的FPGA芯片的第15脚与所述的ARM芯片的第23脚连接，所述的FPGA芯片的第16脚与所述的ARM芯片的第22脚连接，所述的FPGA芯片的第17脚与所述的ARM芯片的第21脚连接，所述的FPGA芯片的第18脚与所述的ARM芯片的第20脚连接，所述的FPGA芯片的第19脚与所述的ARM芯片的第19脚连接，所述的FPGA芯片的第20脚与所述的ARM芯片的第18脚连接，所述的FPGA芯片的第21脚与所述的ARM芯片的第17脚连接，所述的FPGA芯片的第22脚与所述的ARM芯片的第16脚连接，所述的FPGA芯片的第23脚与所述的ARM芯片的第15脚连接，所述的FPGA芯片的第24脚与所述的ARM芯片的第14脚连接，所述的FPGA芯片的第27脚与所述的ARM芯片的第3脚连接，所述的FPGA芯片的第37脚、第38脚、第39脚和第40脚构成SPI接口，所述的FPGA芯片的SPI接口与所述的收发控制电路连接，所述的FPGA芯片的第25脚与所述的伺服驱动电路连接。

4.根据权利要求1所述的一种船用雷达控制系统，其特征在于所述的伺服驱动电路包括单片机模块、电机驱动模块和码盘信号产生模块；所述的单片机模块分别与所述的电机驱动模块和所述的码盘信号产生模块连接。

5.根据权利要求4所述的一种船用雷达控制系统，其特征在于所述的单片机模块包括型号为C8051F340的单片机芯片及其外围电路；所述的单片机芯片的第1脚和第2脚构成RS232接口，所述的单片机芯片的RS232接口与所述的交互控制电路连接，所述的单片机芯片的第1脚与所述的码盘信号产生模块连接，所述的单片机芯片的第18脚、第19脚、第20脚、第21脚、第22脚和第48脚分别与所述的电机驱动模块连接。

6.根据权利要求5所述的一种船用雷达控制系统，其特征在于所述的码盘信号产生模块包括型号为TCPT1300X01的光电转换芯片、型号LM311的比较器芯片、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻和第六电阻；所述的光电转换芯片的第1脚和第6脚均接入5V电压，所述的光电转换芯片的第3脚和所述的第一电阻的一端连接，所述的第一电阻的另一端接地，所述的光电转换芯片的第4脚、所述的第二电阻的一端、所述的第三电阻的一端和所述的比较器芯片的第2脚连接，所述的第二电阻的另一端接地，所述的第三电阻的另一端与所述的比较器芯片的第7脚连接，所述的比较器芯片的第1脚和第4脚均接地，所述的比较器芯片的第3脚、所述的第五电阻的一端与所述的第六电阻的一端连接，所述的第五电阻的另一端接5V电压，所述的第六电阻的另一端接地，所述的比较器芯片的第7脚与所述的第四电阻的一端连接、所述的FPGA芯片的第26脚与所述的单片机芯片的第1脚连接，所述的第四电阻的另一端接入5V电压。

7.根据权利要求5所述的一种船用雷达控制系统，其特征在于所述的电机驱动模块包括型号为drv8818的驱动芯片、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第十六电阻、第十七电阻、第十八电阻、第十九电阻、第一电容、第二电容、第三电容、第四电容、第五电容、第六电容和第七电容；所述的驱动芯片第1脚、所述的第七电阻的一端、所述的第八电阻的一端和所述的第一电容的一端连接，所述的第七电阻的另一端、所述的第八电阻的另一端和所述的第一电容的另一端均接地，所述的驱动芯片的第3脚与所述的第九电阻的一端连接，所述的第九电阻的另一端与所述的单片机芯片的第22脚连接，所述的驱动芯片的第6脚、所述的第十电阻的一端与所述的第二电容的一端连接，所述的第十电阻的另一端和所述的第二电容的另一端均接地，所述的驱动芯片的第7脚、第21脚和第29脚均接地，所述的驱动芯片的第8脚、第10脚和第27脚均接入3.3V电压，所述的驱动芯片的第9脚、所述的第十一电阻的一端与所述的第三电容的一端连接，所述的第十一电阻的另一端和所述的第三电容的另一端均接地，所述的驱动芯片的第12脚与所述的第十二电阻的一端连接，所述的第十二电阻的另一端与所述的单片机芯片的第21脚连接，所述的驱动芯片的第13脚与所述的第十三电阻的一端连接，所述的第十三电阻的另一端与所述的单片机芯片的第20脚连接，所述的驱动芯片的第14脚、所述的第十四电阻的一端、所述的第十五电阻的一端和所述的第四电容的一端连接，所述的第十四电阻的另一端、所述的第十五电阻的另一端的和所述的第四电容的另一端均接地，所述的驱动芯片的第15脚和所述的驱动芯片的第28脚均接入24V电压，所述的驱动芯片的第16脚与所述的第十九电阻的一端连接，所述的第十九电阻的另一端接地，所述的驱动芯片的第17脚与所述的第十八电阻的一端连接，所述的第十八电阻的另一端与所述的单片机芯片的第19脚连接，所述的驱动芯片的第19脚与所述的第十七电阻的一端连接，所述的第十七电阻的另一端与所述的单片机芯片的第48脚连接，所述的驱动芯片的第20脚与所述的第七电容的一端连接，所述的第七电容的另一端接地，所述的驱动芯片的第22脚与所述的第六电容的一端连接，所述的第六电容的另一端接地，所述的驱动芯片的第23脚与所述的第七电容的一端连接，所述的第七电容的另一端与所述的驱动芯片的第24脚连接，所述的驱动芯片的第26脚、所述的第十四电阻的一端与所述的单片机芯片的第18脚连接，所述的第十四电阻的另一端接地，所述的驱动芯片的第4脚、第11脚、第18脚和第25脚分别用于与外部电机连接。

8.根据权利要求1所述的一种船用雷达控制系统，其特征在于所述的收发控制电路包括DSP模块、回波信号采集模块和发射信号频率发生模块；所述的DSP模块包括型号为TMS320F2808的DSP芯片及其外围电路；所述的DSP芯片具有三个SPI接口，所述的DSP芯片的三个SPI接口分别为第一SPI接口、第二SPI接口和第三SPI接口，所述的DSP芯片的第一SPI接口与所述的信号处理电路连接，所述的DSP芯片的第二SPI接口与所述的回波信号采集模块连接，所述的DSP芯片的第三SPI接口与所述的发射信号频率发生模块连接，所述的回波信号采集模块用于连接外部发射机，所述的发射信号频率发生模块用于连接外部接收机。

9.根据权利要求8所述的一种船用雷达控制系统，其特征在于所述的回波信号采集模块包括型号为ADS8327的模数转换芯片及其外围电路；所述的模数转换芯片的第3脚用于连接外部接收机。

10.根据权利要求8所述的一种船用雷达控制系统，其特征在于所述的发射信号频率发生模块包括频率合成模块、第一本振模块、第二本振模块、鉴相模块、压控振荡模块、第一运放模块、第二运放模块、倍频模块和混频模块；所述的鉴相模块具有第一输入端、第二输入端和输出端，所述的混频模块具有第一输入端、第二输入端和输出端；所述的第一本振模块的输出端与所述的频率合成模块的输入端连接，所述的频率合成模块的输出端与所述的鉴相模块的第一输入端连接，所述的鉴相模块的输出端与所述的压控振荡模块的输入端连接，所述的压控振荡模块的输出端、所述的倍频模块的输入端和所述的第二运放模块的输入端连接，所述的倍频模块的输出端用于与外部发射机连接，所述的第二运放模块的输出端与所述的混频模块的第二输入端连接，所述的第二本振模块的输出端与所述的第一运放模块的输入端连接，所述的第一运放模块的输出端与所述的混频模块的第一输入端连接，所述的混频模块的输出端与所述的鉴相模块的第二输入端连接；

所述的频率合成模块包括型号为AD9956的直接频率合成器芯片及其外围电路，所述的第一本振模块包括型号为ADF4360_1的本振芯片及其外围电路，所述的第二本振模块包括型号为ADF4360_1的本振芯片及其外围电路，所述的鉴相模块包括型号为ADF4002的鉴相器芯片及其外围电路，所述的压控振荡模块包括型号为HMC385LP4的压控振荡器芯片及其外围电路，所述的第一运放模块包括型号为HMC213的运算放大器芯片及其外围电路，所述的第二运放模块包括型号为HMC213的运算放大器芯片及其外围电路，所述的倍频模块包括型号为HMC917LP3的倍频器及其外围电路，所述的混频模块包括型号为MGA30689的混频器及其外围电路。