CN105163797B - 三维多电极阵列 - Google Patents

Abstract

公开了具有单独隔离的电极、其中每个电极都可配置用于包含目标的载体的多电极阵列以及用于制造该阵列的方法。在示例性实施例中，所述阵列包括：基板；及布置在基板上的多个电极。所述多个电极中的每个电极都具有导电的尖端和绝缘的剩余部分。所述多个电极中的第一电极具有选为使第一电极的导电尖端接近第一目标结构的第一配置，并且所述多个电极中的第二电极具有选为使第二电极的导电尖端接近第二目标结构的第二配置。第一配置和第二配置是不同的。多个触点中的第一触点可以通过基板电耦合到第一电极。

Description

三维多电极阵列

技术领域

本公开内容涉及三维电隔离的多电极阵列(MEA)以及形成该阵列的方法。在一些实施例中，该阵列包括对齐以与诸如在一组神经组织内的各个神经元的各个解剖结构接触的多个不同高度和间隔的电极。

背景技术

制造日益小型化集成电路(IC)设备的进步恰好与使用半导体来形成机械和机电结构的进步相一致。一般被称为微机电系统(MEMS)的这些微型设备经由通常与集成电路和对MEMS自身唯一的过程相关联的制造过程形成。MEMS发展产生了在尺寸上远远小于以前所实现的尺寸的微型设备并且总的来看产生了完全新的设备。MEMS设备被用于发电、光投射、力感测、开关和运动，这仅仅是提到的几个例子，并且MEMS设备已在家庭和实验室中都找到了应用。

MEMS设备的一个有前途的应用包括使用在IC基板上形成的纳米级和微米级电极来测量和刺激活组织。MEMS电极可以用来提供电刺激和用来测量电活动。这些电势可以表示感官知觉、肌肉控制和其它神经信号，并且这些电极可以提供途径来通过刺激目标神经元恢复失去的神经功能。但是，该有前途的益处尚未被完全地实现。关键的复杂性包括提供定域测量和电隔离感兴趣的区域。由于这些以及其它的原因，现有的MEMS设备一般而言已经足够，但是还没有在所有方面都完全令人满意。

发明内容

根据本公开的一个方面，提供了一种多电极阵列，所述阵列包括：基板；以及放置在基板上的多个电极，其中所述多个电极中的每个电极都具有导电的尖端和绝缘的剩余部分；其中所述多个电极中的第一电极具有选为使第一电极的导电尖端接近第一目标结构的第一配置；以及其中所述多个电极中的第二电极具有选为使第二电极的导电尖端接近第二目标结构的第二配置，第一配置具有第一电极的导电尖端的第一轮廓，并且第二配置具有第二电极的导电尖端的第二轮廓，第一轮廓和第二轮廓在形状上是不同的。

根据本公开的一个方面，提供了一种电接口设备，包括：具有前表面和与前表面相对的后表面的基板；从后表面延伸穿过基板并且直到高于前表面的高度的第一电极，其中第一电极整个导电；以及从后表面延伸穿过基板并且直到高于前表面的高度的第二电极，其中第二电极整个导电，其中第一电极、第二电极和基板由相同材料形成，其中第一电极的延伸穿过基板的一部分通过形成在基板中的隔离特征件与基板分离，以及其中第一电极具有第一尖端轮廓，并且第二电极具有与第一尖端轮廓不同的第二尖端轮廓。

根据本公开的一个方面，提供了一种制造电极阵列的方法，所述方法包括：接纳具有正面和背面的基板；在基板的背面上形成隔离特征件；以及在基板的正面上执行抗蚀剂转印工艺，所述抗蚀剂转印工艺能够操作为在基板的正面上形成多个电极，其中所述抗蚀剂转印工艺还能够操作为形成所述多个电极中具有第一配置的第一电极和所述多个电极中具有第二配置的第二电极，第一配置具有第一尖端轮廓，第二配置具有第二尖端轮廓，其中第一尖端轮廓和第二尖端轮廓不同，以及其中第一配置和第二配置基于包含目标的载体介质选择。

附图说明

本公开内容的示例性实施例将参考附图进行描述。需要强调的是，根据业内的标准做法，各种特征未按比例绘制并且仅用于说明的目的。应当理解，为了清楚起见，各种特征的尺寸可以被任意地放大或缩小。

图1A、1B、1C和1D是根据本公开内容的各个方面的多电极阵列(MEA)的横截面图。

图2是根据本公开内容的各个方面的用于视觉缺陷的治疗的示意图。

图3A和3B是根据本公开内容的各个方面的用于形成多电极阵列的方法的流程图。

图4是根据本公开内容的各个方面的包含目标的载体的示意横截面图。

图5-19是根据本公开内容的各个方面的经历用于形成阵列的方法的多电极阵列的示意横截面图。

图20-24是根据本公开内容的各个方面的多电极阵列的俯视图。

图25是根据本公开内容的各个方面用于沿电极的主体形成导电区域的方法的流程图。

图26-29是根据本公开内容的各个方面经历用于沿电极的主体形成导电区域的方法的电极的示意横截面图。

具体实施方式

为了促进对本公开内容的原理的理解，现在将参考在附图中示出的实施例，并且将使用特定的语言来描述这些实施例。但是，应当理解，没有意图要限制本公开内容的范围。如对于本公开内容涉及的技术领域的普通技术人员来说将会是容易想到的，对所描述的方法、设备和系统的任何更改和进一步修改以及本公开内容的原理的任何进一步应用都是充分预期的并且包括在本公开内容内。特别地，应当可以完全预期，相对于一种实施例描述的步骤、特征和/或组件可以与相对于本公开内容的其它实施例描述的步骤、特征和/或组件进行组合。但是，为简洁起见，这些组合的许多重复将不进行单独描述。

此外，空间相对的术语，诸如“在...下”、“在...之下”、“下部”、“在...之上”、“上部”等，可以在本文用来方便描述，以描述如在图中示出的一个元件或特征与(一个或多个)其它元件或特征的关系。空间相对的术语意图涵盖在使用或操作中的设备的除图中所绘出的朝向之外的其它不同朝向。例如，如果图中的设备被反过来，则被描述为在其它元件或特征“之下”或“以下”的元件将被定向为在所述其它元件或特征“之上”。因此，示例性术语“在...之下”可以涵盖之上和之下的朝向二者。装置可以以别的方式进行定向(旋转90度或者以别的朝向)并且本文所使用的空间相对描述符可以同样被相应地解释。

图1A是根据本公开内容的各个方面的多电极阵列(MEA)100的横截面图。为了清楚起见，只示出了阵列100的三个电极102。但是，阵列100可以包含任意合适数量的电极102。在各种示例性实施例中，阵列100包括以各种图案放置的在1和20,000个之间的电极102，其中各种图案诸如是线性MxN布置、诸如平行四边形或其它多边形的规则几何图案、不规则的布置和/或其它合适的图案。阵列100的电极102充当电导管并且可以用来在电极的尖端104处测量电特性和/或传递电刺激。因此，在一些实施例中，电极102可操作为在尖端104处测量电特性。在一些实施例中，电极102可操作为在尖端104处提供电刺激。在还有的其它实施例中，电极102可操作为在尖端104处测量电特性和传递电刺激。每个电极102可以与阵列的每个其它电极102电隔离。

电极102的大小和结构被调整为与位于载体介质112中的目标结构110接触。在这方面，目标结构110可以是任何合适的电或电-化学结构，并且可以分布在整个包括有机和无机载体介质的任何合适的载体介质112上。在一些实施例中，包含目标的载体112是生物组织，诸如视网膜组织、神经组织、脑组织、肌肉组织、上皮组织和/或对本领域普通技术人员已知的其它类型的生物组织。例如，在实施例中，目标结构110是位于神经组织载体112中的神经体。在一些实施例中，载体112包括不同类型的多层，诸如覆盖肌肉组织层的上皮组织层。在还有的实施例中，载体112包括无机材料。应当理解，本公开内容不限于任何特定的目标结构110或载体介质112，并且预期和提供可替代的目标结构110和载体介质112二者。

为了提供定域测量和/或刺激，每个电极102的尖端104包括导电接口层106，而电极104的剩余部分被护套层108绝缘。因此，当尖端104被放置成接近目标结构110时，接口层106在电极102的尖端和目标结构110之间提供低阻抗电接口，而护套层108抑制电极102的主体和相邻结构之间的电交换。护套层108可以具有多层成分，例如，具有二氧化硅外层的氮化硅内层。一个或多个内层可以提供支撑、可以减少应变和/或比外层具有更好的间隙填充特性，而外层可以具有更好的生物相容性。

电极的导电芯118将电极102的尖端104电耦合到在电极102的背面处的触点或结合焊盘120。在一些实施例中，导电芯118是整个导电的。这在目标结构110和结合焊盘120之间提供了电连接。将芯118耦合到结合焊盘120的导电迹线122允许其中结合焊盘120与芯118直接对齐的配置以及其中结合焊盘120和导电芯118被偏置的配置。在各种实施例中，结合焊盘120用来使阵列100的电极102与诸如ASIC、FPGA、DSP、微控制器、CPU、系统上芯片(SOC)和/或其它计算设备的集成电路对接。这允许集成电路在尖端104处取得传感器测量值和/或传递针对性的刺激。在示例性实施例中，阵列100的电极102被引入到神经组织载体112中。耦合到阵列100的计算设备利用电极102来测量和监控该组织内的神经电活动。计算设备还利用电极102向神经组织的区域，特别是接近电极102的尖端104的区域，提供针对性的电刺激。

阵列100的电极102中的每个都可以基于相关联的目标结构110的特性、载体介质112的特性、电极102功能的特性及其它考虑进行单独配置。这可以包括定制电极102的物理和电特性二者。提供以下电极102配置的例子是为了阐明本公开内容的概念而不是要进行限制。因为目标结构110的大小和形状可以变化并且可以分布在整个载体介质112上，因此可以配置包括高度114、宽度116、被导电接口层106覆盖的电极102的量、电极形状、电极102之间的间隔和/或其它电极特性的电极102的各方面，以使尖端104接近特定的目标结构110。在一个这种实施例中，电极102的高度114直接对应于目标结构110在载体介质112中的深度。在还有的示例性实施例中，电极之间的间隔对应于目标结构110之间的间隔。在另一种示例性实施例中，宽度116对应于目标结构110的大小。

如本领域技术人员将认识到的，载体介质112可以是不均匀的。在许多实施例中，预期的载体介质112包含多个层或组织层(stratum)，每层都具有唯一的成分。因此，阵列100的电极102可以延伸穿过不同的载体材料并且导电的尖端104可以贯穿不同的层放置。因此，在一些实施例中，每个电极102都基于载体介质112的相应层进行单独配置。

电极102的特性也可以是基于电极102的预期功能。在还有的例子中，因为电极表面区域与界面阻抗成反比，因此，在一些实施例中，电极102的宽度116是基于待传递的刺激量、要刺激的目标结构110的敏感性和/或电极102对目标结构110的电行为的敏感性来选择的。在另一种实施例中，电极的轮廓适于穿透载体介质112，以使得更尖锐的电极102轮廓与更有弹性的载体介质112相关联，而更圆的轮廓与更易碎的载体介质112相关联。在还有的实施例中，电极102的特性是基于以上考虑、其它相关的考虑和/或其组合来选择的。以这种方式，本公开内容提供了可单独配置的电极102的阵列100，其中每个电极都适于各自的电极环境和功能。

参考图1B、1C和1D进一步详细公开了电极102的配置。由于阵列的每个电极102都可以被单独配置，因此特定的阵列可以包括对应于图1B、1C和1D的轮廓中的一个、若干个或全部的电极102。图1B是根据本公开内容的各个方面的多电极阵列(MEA)130的横截面图。多电极阵列130包括一个或多个针型电极102。针型电极102具有到尖端104处的点逐渐变细的细长主体。窄的尖端104允许电极102容易地穿透载体介质112并且为精细的测量和针对性的刺激提供狭窄聚焦的导电头。在这方面中，针型电极102可以包括基本上类似于图1A的导电接口层106、护套层108和电极芯118。在一些实施例中，电极102包括物理上与尖端104和导电接口层106分离的二级导电区域132。这些二级导电区域提供了额外的刺激和测量地点。这些二级导电区域132可以是规则或不规则形状的并且可以采用在暴露电极芯118的护套层108中的腔体的形式。腔体可以用电耦合到电极芯118的导电材料填充或者腔体可以被保留为开放的孔。

图1C是根据本公开内容的各个方面的多电极阵列(MEA)140的横截面图。多电极阵列140包括一个或多个柱型电极102。柱型电极102具有带有钝的尖端104的细长主体。钝的尖端104减小了电极102过度穿透载体介质112的倾向并且提供了大的接触面积，因此在尖端104处减小了电阻和电荷密度二者。这种类型的轮廓可以很好地适于敏感的测量和大的刺激电压。在这方面，柱型电极102可以包括基本上类似于图1A的导电接口层106、护套层108和电极芯118。在一些实施例中，电极102包括物理上与尖端104和导电接口层106分离的二级导电区域132。这些二级导电区域提供了额外的刺激和测量地点。这些二级导电区域132可以是规则或不规则形状的并且可以采用在暴露电极芯118的护套层108中的腔体的形式。腔体可以用电耦合到电极芯118的导电材料填充或者腔体可以被保留为开放的孔。

图1D是根据本公开内容的各个方面的多电极阵列(MEA)150的横截面图。多电极阵列150包括一个或多个双锥型电极102。双锥形电极102具有带有尖端104的细长主体，其中尖端104包括大致的截头圆锥形区域152和在相对方向对齐的大致圆锥形区域154。双锥形尖端104穿透载体介质112并允许介质112在截头圆锥形区域152的后面重新扩展以将尖端104保持在位置中。这种保持力使双锥形电极102适于用作固定机构，以将阵列150锚定到介质112。因此，在一些实施例中，多电极阵列150在锚的位置处(诸如围绕阵列150的外围)包括双锥形电极102。双锥形电极102可以包括基本上类似于图1A的导电接口层106、护套层108和电极芯118。在一些实施例中，电极102包括物理上与尖端104和导电接口层106分离的二级导电区域132。这些二级导电区域提供了额外的刺激和测量地点。这些二级导电区域132可以是规则或不规则形状的并且可以采用在暴露电极芯118的护套层108中的腔体的形式。腔体可以用电耦合到电极芯118的导电材料填充或者腔体可以被保留为开放的孔。

图2是根据本公开内容的各个方面的用于视觉缺陷的治疗200的示意图。为了清楚起见，图2已被简化以更好地示出本公开内容的发明性概念。一些视觉障碍，诸如黄斑变性和色素性视网膜炎，使得视网膜无法响应光，但是保持了视网膜、视神经和其它视觉处理结构的神经通路完好。黄斑变性和色素性视网膜炎通常是渐进的，以视力逐渐下降开始，但是累积导致严重的视力丧失。该影响往往是不可逆的，随着时间的推移，缺陷变得更加严重。在用于这种障碍的治疗200的一些实施例中，多电极阵列100用来电刺激视网膜区域，以便给大脑提供视觉信息。在一个这种实施例中，多电极阵列100的电极102围绕或穿过视网膜202的退化区域做出刺激。

首先分析眼睛204的视网膜202，以确定要刺激的视网膜202的区域。一旦该区域被识别，多电极阵列100的电极102就配置为向目标区域传递电刺激。目标区域可以在视网膜202内位于不同的深度和不同的间隔处，并且每个电极102的各方面可以被单独定制。这可以包括规定电极的高度、宽度、形状、间隔、被导电接口层106覆盖的电极头的量和/或其它电极特性，以使得电极102的导电部分与特定的目标区域接触。因此，多电极阵列100可以就患者的视网膜202进行定制。

一旦配置的阵列100被组装，阵列100就被手术地植入与视网膜202接触。其中可以采用ASIC、FPGA、DSP、微控制器、CPU、系统上芯片(SOC)和/或其它合适的计算设备的形式的集成电路设备206利用阵列100向视网膜202发送电信号。电信号刺激目标结构视网膜202，以便模拟正常的视觉。在示例性实施例中，集成电路设备206从诸如电荷耦合器件(CCD)阵列的光学传感器208接收图像。接收到的图像被转换为通过阵列100给予视网膜202的电脉冲序列。这些脉冲刺激视网膜202并且创建类似于自然视觉的视觉信息。以这种方式，治疗200允许患者“看见”由光学传感器208捕获的图像的表示，从而在否则将会失明的患者中恢复视觉的假象(semblance)。当然，应当理解，示例性治疗200仅仅是多电极阵列100的一种可能的用途，并且可以预期和提供其它的用途，诸如深度脑刺激、肌电控制和神经肌肉电刺激。

参考图3A和3B以及图4-19公开了形成适于特定载体112的多电极阵列100的方法300。图3A和3B是根据本公开内容的各个方面用于形成多电极阵列100的方法300的流程图。应当理解，可以在方法300之前、过程中和之后提供附加的步骤，并且所描述的一些步骤对于方法300的其它实施例可以被替换或去除。图4是根据本公开内容的各个方面的包含目标的载体112的示意横截面图。图5-19是根据本公开内容的各个方面的多电极阵列100的示意横截面图。为了清楚起见，图4-19已被简化以便更好地示出本公开内容的发明性概念。

参考图4和图3A的方框302，特征化包含目标的载体112。在一些实施例中，包含目标的载体112是生物组织，诸如视网膜组织、神经组织、脑组织、肌肉组织、上皮组织和/或对本领域普通技术人员已知的其它类型的生物组织。在一些实施例中，载体112包括不同成分的多层，诸如覆盖肌肉组织层的上皮组织层。在还有的实施例中，载体112包括无机材料。

分散在整个载体112上的是一个或多个目标结构110。目标结构110识别其中要放置电极头的区域。在各种实施例中，目标结构110对应于其中要采取测量和/或要提供刺激的区域。特征化载体112可以包括确定各个目标结构110在载体112内的空间朝向。在一些实施例中，为每个目标结构110取得在载体112内的目标大小、目标间隔、目标深度和/或其它空间测量值。特征化载体112还可以包括确定载体112和/或目标结构110对尖锐电极的弹性。例如，弹性载体112可以建议使用较尖锐的电极，而更易碎的载体112或目标结构110可以建议使用具有钝的轮廓的电极。在一些实施例中，特征化载体112包括确定电极不接触的最接近目标结构110的载体112的区域。在各种还有的实施例中，特征化载体112包括确定载体112和/或目标结构110的其它合适的和相关的特性。

参考图5和图3A的方框304，接纳用于在形成多电极阵列100中使用的基板500。在各种实施例中，基板500包括诸如硅或锗和/或复合半导体的基本半导体，所述复合半导体诸如是硅锗、碳化硅、砷化镓、砷化铟、氮化镓和磷化铟。在一些实施例中，基板500包括合金半导体，诸如硅锗碳化物、砷化镓磷化物和磷化铟镓。基板500还可以包括非半导体材料，包括钠钙玻璃、熔融硅石、熔融石英、氟化钙(CaF₂)和/或其它合适的材料。在各种实施例中，基板500可以采用平面基板、翅片(fin)、纳米线的形式和/或对本领域普通技术人员已知的其它形式。为了公开内容的清晰起见，基板500包括指定为正面502的表面和指定为背面504的表面。

基板500包括对应于要从基板500形成的电极的区域506。因此，包括大小、形状、间隔和/或其它合适的方面的区域506的各方面可以取决于在图3A的方框302中确定的载体112的特性。在示例性实施例中，在两个区域506之间的间隔508对应于在载体112内放置的两个目标结构110之间的间隔。在示例性实施例中，区域506的宽度510对应于载体112的目标结构110的宽度。在还有的实施例中，区域506的其它特性对应于载体112的其它方面。每个区域506都包含导电材料，并且在一些实施例中，导电材料从基板500的正面502延伸到背面504。在一些实施例中，基板500的主体是不导电的，而区域506是导电的。在还有的实施例中，基板500是整个导电的。因为导电基板500会引起电极之间电短路，因此可以在基板500中形成隔离结构，以使导电区域506与基板500的主体以及彼此之间绝缘。

参考图3A的方框306，在基板500的背面504上形成隔离沟槽512。隔离沟槽512被配置为使得当电极102最终在区域506中形成时，电极102与基板的主体以及与其它区域506中的其它电极电隔离。在一些实施例中，当把区域506中的一组或多组彼此电隔离时，隔离沟槽会使这些组保留电耦合。换句话说，电极102可以通过电短路分组中的电极102来进行分组，同时使所述电极与其它分组中的电极隔离。

形成隔离沟槽512可以包括形成和显影光致抗蚀剂涂层。例如，在实施例中，利用旋涂(spin-on)技术应用光致抗蚀剂涂层。光致抗蚀剂涂层然后在可包括软烘烤、掩模对准、曝光、曝光后烘烤、显影光致抗蚀剂、漂洗、干燥(例如，硬烘烤)和/或其它合适的光刻步骤的工艺中被曝光和显影。可替代地，光刻工艺可以通过其它方法来实现、补充或代替，所述其它方法诸如是无掩模光刻法、电子束写入和离子束写入。在示例性实施例中，光致抗蚀剂涂层的显影暴露基板500要被蚀刻以形成隔离沟槽512的区域。基板500然后利用包括干蚀刻、湿蚀刻和/或其它蚀刻方法(例如，灰化、反应离子蚀刻等)的任何合适的去除工艺进行蚀刻。在示例性蚀刻工艺中，利用氢氧化钾(KOH)执行各向异性蚀刻。在还有的示例性蚀刻工艺中，执行各向异性深反应离子蚀刻(DRIE)。蚀刻可以被执行到任何合适的深度，并且在示出的实施例中，隔离沟槽512延伸到基板500的部分厚度。例如，在利用具有大约400微米厚度的基板500的实施例中，隔离沟槽512被蚀刻到大约250微米的深度。

参考图6和图3A的方框308，隔离沟槽512用介电材料602填充以形成隔离特征件。隔离特征件将成品阵列102的电极108彼此电隔离。介电材料602可以包括半导体氧化物、半导体氮氧化物、半导体氮化物、其它合适的介电填充材料、非介电填充材料和/或其组合。介电材料602可以利用高密度等离子化学气相沉积(HDP)、高宽深比工艺(HARP)、其它合适的工艺和/或其组合来形成。在一些实施例中，介电材料602具有多层结构，诸如衬垫和在该衬垫上形成的填充材料。示例性衬垫包括半导体氧化物并且可以通过热氧化、化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、其它合适的工艺和/或其组合来形成。

参考图7和图3A的方框310，在基板500的正面502上形成抗蚀剂702。可以利用任何合适的工艺将抗蚀剂702形成为任何合适的厚度。在示例性实施例中，抗蚀剂702是光致抗蚀剂并且利用旋涂工艺来形成。抗蚀剂702用来限定电极芯118，其可以在诸如参考图8A和8B所公开的工艺的单次通过蚀刻工艺中，或者在诸如参考图9A、9B、9C和9D所公开的工艺的迭代蚀刻工艺中执行。为了简明起见，图9A、9B、9C和9D的工艺公开了蚀刻的两次迭代，但是本公开内容的原理同样适于具有任何数量的迭代的实施例。

首先参考图8A和图3A的方框312，抗蚀剂702被图案化。因为由图案化的抗蚀剂702形成的结构与在基板500的背面504上形成的结构接口，因此图案化可以包括前后对准，以确保在基板的正面502上形成的结构被正确地定位。这可以利用任何合适的对准技术，以任何合适的公差来执行。

在一些实施例中，抗蚀剂702的图案化包括软烘烤、掩模对准、曝光、曝光后烘烤、显影光致抗蚀剂、漂洗、干燥(例如，硬烘烤)和/或其它合适的光刻步骤。可替代地，光刻工艺可以通过其它方法来实现、补充或代替，所述其它方法诸如是无掩模光刻法、电子束写入和离子束写入。在示例性实施例中，光致抗蚀剂涂层702的显影暴露基板500要被蚀刻的区域。剩余抗蚀剂702区域的图案确定要被形成的电极102的特性。因此，剩余抗蚀剂702区域的物理特性可以被配置为控制电极的宽度、高度、形状和/或如由目标结构110和载体112确定的其它电极特性。剩余抗蚀剂702的特性(与背面隔离特征件结合)也可以被配置为控制电极间隔或间距。方法300的光刻电极102的形成允许比例如锯或切割工艺更紧密的电极102间隔。在示例性实施例中，电极102被形成为在相邻电极102之间的小于或等于大约100微米的间距，并且可以实现亚微米的电极102间距。

在一些实施例中，抗蚀剂702的图案化还限定了一个或多个支撑结构802。支撑结构802在制造和运输过程中为电极102提供物理保护并且可以在背面处理期间用作处理晶圆(handle wafer)的安装点。

参考图8B和图3A的方框314，基板500被图案化以形成阵列100的电极芯118，并且在一些实施例中，形成支撑结构802。该工艺可以被称为抗蚀剂转印工艺。基板500的图案化可以包括利用包括干蚀刻、湿蚀刻和/或其它蚀刻方法(例如，灰化、反应离子蚀刻等)的任何合适的工艺蚀刻基板500。在示例性蚀刻工艺中，利用氢氧化钾(KOH)执行各向异性蚀刻。在还有的示例性蚀刻工艺中，执行各向异性深反应离子蚀刻(DRIE)。蚀刻可以被执行到任何合适的深度。例如，在利用具有大约400微米厚度的基板500的实施例中，基板500被蚀刻到150微米的深度。剩余的抗蚀剂702可以随着基板500的图案被去除。

没有必要同时形成电极芯118。在许多实施例中，图3A的方框310-314的图案化被重复，并且图案化的每次迭代都形成电极芯118的子集。工艺变量可以在迭代之间被修改，以便产生更多样化的电极芯118的属性。例如，在图3A的方框314中使用的，包括时间、温度、蚀刻剂浓度、等离子场强和其它工艺变量的蚀刻参数可以在迭代之间不同。在还有的例子中，图3A的方框314的蚀刻技术在迭代之间不同，诸如在第一迭代中使用的湿蚀刻工艺而在后续迭代中使用的DRIE工艺。因此，图3A的方框310-314的图案化可以根据需要重复，以形成电极芯118。

参考图9A和图3A的方框312，抗蚀剂702被图案化以限定电极芯118的子集并且保护对应于剩余电极芯118的基板区域。图案化可以基本上类似于参考图8A和图3A的方框312所公开的工艺进行。参考图9B和图3A的方框314，基板500被图案化以形成由抗蚀剂702限定的电极芯118的子集。图案化可以基本上类似于参考图8B和图3A的方框314所公开的工艺进行，并且可以包括利用包括干蚀刻、湿蚀刻和/或其它蚀刻方法(例如，灰化、反应离子蚀刻等)的任何合适的工艺蚀刻基板500。剩余的抗蚀剂702可以随着基板500的图案化而被去除。

参考图9C和图3A的方框310，后续迭代包括应用另一抗蚀剂902。抗蚀剂902可以选择为具有良好间隙填充特性，以便填充在形成的电极芯118和基板500的未图案化部分之间的空间。仍然参考图9C并且现在参考图3A的方框312，抗蚀剂902被图案化以限定电极芯118的第二子集。图案化可以基本上类似于参考图8A和图3A的方框312所公开的工艺进行。最后，参考图9D和图3A的方框314，基板500被再次图案化以形成阵列100的电极芯118的第二子集。剩余的抗蚀剂902可以随着基板500的图案化而被去除。

在形成芯118之后，参考图10和图3A的方框316，护套层108可以在基板500的正面502的至少一部分上形成。除了电绝缘基板500的导电部分之外，护套层108还可以充当基板500和生物或其它环境之间的物理屏障。护套层108也可以用来在背面504的处理期间保护基板500的正面502。因此，在许多实施例中，护套层108包括防电、耐用、生物相容并且化学上惰性的材料。适于护套层108的材料包括半导体氧化物、半导体碳化物、聚对二甲苯材料、金刚石涂层材料和/或对本领域普通技术人员已知的其它材料。护套层108可以具有多层成分，例如具有氧化硅外层的氮化硅内层。一个或多个内层可以提供支撑、降低应变和/或比外层具有更好的间隙填充特性。在实施例中，技术上不生物相容的内层被生物相容的外层覆盖。(一个或多个)护套层108可以被形成为任何合适的厚度并且可以通过任何合适的工艺来形成，包括热氧化、化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、其它合适的工艺和/或其组合。在各种实施例中，护套层108被形成为在大约50纳米和大约5微米之间的厚度。

在一些实施例中，护套层108完全覆盖电极芯118。在这些实施例中，如下文所公开的，护套层108可以被随后回蚀刻。

参考图11和图3A的方框318，背面介电层1102可以在基板500的背面上形成。背面介电层1102可以包括半导体氧化物、半导体氮氧化物、半导体氮化物、聚酰亚胺、聚对二甲苯C、其它合适的介电材料和/或其组合。在实施例中，背面介电层1102包括热氧化物并且通过在大约1000℃和大约1100℃之间的温度氧化形成。

在一些实施例中，诸如原生氧化物和/或其它保护性电介质的中间介电层(未示出)在基板500的背面504上形成并且充当在晶圆处理和基板处理期间使用的临时保护层。当一些基板500材料在环境条件下暴露于空气时，在其上自然地产生原生氧化物，因此，中间介电层的形成可能是有意的或偶然的。由于中间介电材料会阻碍高质量背面介电层1102的形成，因此，在一些实施例中，通过蚀刻去除中间介电层并且在其之后沉积背面介电层1102。

在图3A的方框320中，背面介电层1102被图案化以暴露电极核118的一部分。背面介电层1102的图案化可以包括光刻工艺(例如，形成光致抗蚀剂涂层、软烘烤、掩模对准、曝光、曝光后烘烤、显影光致抗蚀剂、漂洗、干燥和/或其它合适的光刻步骤)，并且可以包括合适的蚀刻工艺(例如，干蚀刻、湿蚀刻、灰化和/或其它蚀刻方法)。图案化允许经基板500的背面504与电极芯118进行电接触。

参考图12和图3B的方框322，执行背面金属化。背面金属化形成电耦合到电极芯118的导电迹线1202。导电迹线1202可以包括铜、铝、铝/硅/铜合金、钛、氮化钛、钨、镍、多晶硅、金属硅化物、其它金属和非金属导电材料和/或其组合。导电迹线1202可以具有多层成分，因此，在示例性实施例中，导电迹线包括形成为至少大约90纳米厚度的钛层和形成为大约1微米厚度的铝层。导电迹线1202可以通过一个或多个工艺来形成，包括溅射、PVD、CVD、热退火(通常用于形成金属硅化物)、光刻、蚀刻和/或其组合。

参考图13和图3B的方框324，钝化层1302可以在导电迹线1202上形成。钝化层1302可以包括诸如半导体氧化物、半导体氮氧化物、半导体氮化物或其组合的电介质。在一些实施例中，钝化层1302包括诸如陶瓷材料、聚合物材料和/或塑料材料的绝缘体材料。钝化层1302可以通过一个或多个工艺来形成，所述工艺包括PVD、偏振电化学气相沉积(PECVD)、CVD、热退火(通常用于形成金属硅化物)、光刻、蚀刻和/或其组合。在示例性实施例中，钝化层1302是PECVD氮化物并且被形成为大约1微米的厚度。钝化层1302被图案化为暴露导电迹线1202的部分，从而允许形成结合焊盘和/或在包装过程中容纳熔融焊料(moltensolder)。

参考图14和图3B的方框326，结合焊盘120在导电迹线1202上形成。结合焊盘经由导电迹线1202电耦合到电极芯118，并由此提供用于将电极芯118耦合到其它电路(未示出)的接触点。在示出的实施例中，导电迹线1202将芯118耦合到结合焊盘120，并且允许其中结合焊盘120直接与芯118对齐的配置和其中结合焊盘120和导电芯118被偏置的配置。作为对照，在其中电极芯118与结合焊盘120对齐的实施例中，焊盘120直接在芯118上形成而没有中间的导电迹线1202。

在一些实施例中，形成结合焊盘120包括图案化钝化层1302以暴露导电迹线1202和/或结合焊盘120要耦合到的电极芯118的部分。结合焊盘120可以包括导电材料，诸如铜、铝、铝/硅/铜合金、钛、氮化钛、钨、镍、多晶硅、金属硅化物、其它金属和非金属导电材料和/或其组合，并且可以具有多层成分。在示例性实施例中，结合焊盘120包括镍/铝合金。结合焊盘120的材料可以通过一个或多个工艺进行沉积，所述工艺包括溅射、PVD、CVD、热退火(通常用于形成金属硅化物)、光刻、蚀刻和/或其组合。

参考图15和图3B的方框328，抗蚀剂1502在被包括在电极102之间的基板500的正面502上形成。抗蚀剂1502用于制备电极102的尖端，因此，抗蚀剂1502暴露电极芯118的尖的部分。在实施例中，抗蚀剂1502在电极芯118的尖端处暴露大约30微米。由于电极阵列100的电极芯118可以具有不同的物理配置，因此，在一些实施例中，抗蚀剂1502暴露不同量的各个电极芯118。例如，抗蚀剂1502可以暴露大约30微米的第一电极芯和100微米的第二电极芯。抗蚀剂1502可以利用任何合适的工艺来形成，所述工艺包括旋涂沉积、PVD、CVD、HDP-CVD、ALD、喷墨沉积、其它合适的沉积工艺和/或其组合。

参考图16和图3B的方框330，护套层108从电极芯118的暴露部分去除。护套层108可以通过干蚀刻、湿蚀刻和/或其它蚀刻方法(例如，灰化、反应离子蚀刻等)去除。在示例性蚀刻工艺中，护套层108利用灰化工艺去除。护套层108的去除暴露导电电极芯118的一部分。

在一些实施例中，电极芯118的暴露部分被保持裸露。在可替代的实施例中，导电头在电极芯118的暴露部分上方形成。参考图17和图3B的方框332，电极芯118的暴露部分被金属化。金属化不一定局限于形成纯金属材料，因此，金属化可以包括形成包含铜、铝、铝/硅/铜合金、钛、氮化钛、钨、镍、多晶硅、金属硅化物、诸如PEDOT的其它金属和非金属导体和/或其组合的导电接口层106。导电接口层106减小了在电极102和目标结构110之间的接口处的电阻抗，因此，可以为接口层106选择具有高比率的电化学活性表面积与几何表面积的材料。也可以为了生物相容性、弹性、耐用性和其它电和/或电化学因素为接口层106选择材料。因此，在示例性实施例中，导电头包括氮化钛(TiN)、铂、铱氧化物、包括碳石墨烯的碳结构、碳纳米管、功能化的碳纳米管和/或其它合适的材料中的一个或多个。接口层106可以通过溅射、PVD、CVD、热退火(通常用于形成金属硅化物)、光刻、蚀刻、激光烧蚀和/或其组合来形成。

为了进一步减小在电极102和目标结构110之间的接口处的电阻抗，接口层106可以被图案化或粗糙化，以进一步增加电化学活性表面积。在实施例中，激光烧蚀被用于图案化接口层106的表面。在还有的实施例中，使用蚀刻剂在接口层106中创建表面缺陷。也可以使用包括化学粗糙化、机械粗糙化、沉积和/或电镀的其它合适的工艺来形成接口层106的表面。

参考图3B的方框334，抗蚀剂1502被剥离。在一些实施例中，抗蚀剂1502在图3B的方框332的金属化之前被剥离。在可替代的实施例中，抗蚀剂1502在图3B的方框332的金属化之后被剥离。

参考图18和图3B的方框336，可以在电极102上执行第二金属化。第二金属化在接口层106上方应用第二导电层1802。第二导电层1802物理地增强电极102的尖端并且可以填充在接口层106和护套层108之间的接口处出现的任何间隙。在这方面，第二导电层1802可以包括铜、铝、铝/硅/铜合金、钛、氮化钛、钨、镍、多晶硅、金属硅化物、诸如PEDOT的其它金属和非金属导体和/或其组合，并且第二导电层1802的导电材料可以与接口层106的材料相同或者不同。在示例性实施例中，第二导电层1802包括氮化钛(TiN)、铂、铱氧化物、包括碳石墨烯的碳结构、碳纳米管、功能化的碳纳米管和/或其它合适的材料中的一个或多个。第二导电层1802可以通过溅射、PVD、CVD、热退火(通常用于形成金属硅化物)、光刻、蚀刻、激光烧蚀、化学功能化和/或其组合来形成。

参考图19和图3B的方框338，支撑结构802可以从阵列100中去除。在一些实施例中，支撑结构802是在把阵列100从基板500的剩余部分中分离的分割期间去除。在一个这种实施例中，分割胶带被应用到阵列100以在机械锯切过程中保持和固定阵列100。在其它这种实施例中，使用激光切割和/或深反应离子蚀刻来去除支撑结构802。在还有的实施例中，去除支撑结构802包括对本领域普通技术人员已知的其它合适的分割工艺。

图20是根据本公开内容的各个方面的多电极阵列100的俯视图。阵列100可以是基本上类似于参考图1-19所公开的阵列。在这方面，阵列100包括布置在基板500上的多个电极102。在示出的实施例中，阵列100包括12x12布置的电极102。但是，阵列100可以包括任何合适布置的任何合适数量的电极102。例如，在还有的实施例中，阵列100包括128x128布置的电极。

电极102的大小和结构被调整为与位于载体介质(例如，图1和4的载体介质112)中的目标结构接触。因为目标结构可以在大小和形状上变化并且可以分布在整个载体介质上，因此，包括高度、宽度、被导电接口层106覆盖的电极的量、电极形状、电极之间的间隔和/或其它电极特性的电极102的各方面可以被配置为使电极102与特定的目标结构接触。仅仅作为一个例子，电极间隔可以在整个阵列中变化。也就是说，基于包括载体介质和/或各自目标结构的特性的考虑，第一电极间隔2002A可以不同于或基本上类似于第二电极间隔2002B。同样，在第一方向上的电极间隔(例如，间隔2002A)可以基于类似的考虑不同于或基本上类似于在第二方向上的电极间隔(例如，间隔2004)。以这种方式，电极102可以适于包含特定目标的介质。

图21是根据本公开内容的各个方面的多电极阵列100的俯视图。阵列100可以基本上类似于参考图1-20所公开的阵列。在这方面，阵列100包括布置在基板500上的多个电极102。阵列100可以采用非矩形布置的电极的形式，诸如所示出实施例的六边形配置。本领域普通技术人员应该认识到，阵列100不限于任何特定的布置，并且可以预期和提供其它的配置。

如参考图1-20所公开的，电极间隔可以在整个阵列100中变化。也就是说，基于包括载体介质和/或各自目标结构的特性的考虑，第一电极间隔可以不同于或基本上类似于第二电极间隔。同样，在第一方向上的电极间隔可以基于类似的考虑不同于或基本上类似于在第二方向上的电极间隔。以这种方式，电极102可以适于包含特定目标的介质。

图22是根据本公开内容的各个方面的多电极阵列100的俯视图。阵列100可以基本上类似于参考图1-21所公开的阵列。在这方面，阵列100包括布置在基板500上的多个电极102。在示出的实施例中，阵列100包括不规则分布的电极102。不规则分布可以部分地通过包含目标的介质来确定，其中每个电极102的布置被配置为与介质112内的特定目标接触。

图23是根据本公开内容的各个方面的多电极阵列100的俯视图。阵列100可以基本上类似于参考图1-22所公开的阵列。在这方面，阵列100包括布置在基板500上的多个电极102。在示出的实施例中，阵列100包括对称配对的电极102。这种配置可以被称为相邻回转(adjancent-return)配置。电极102对的配对和定位可以部分地通过包含目标的介质来确定，其中每个电极102的布置被配置为与介质112内的特定目标接触。

图24是根据本公开内容的各个方面的多电极阵列100的俯视图。阵列100可以基本上类似于参考图1-23所公开的阵列。在这方面，阵列100包括布置在基板500上的多个电极102。在示出的实施例中，阵列100包括六边形的电极102阵列。电极102的行和列被偏置以增加电极102的密度。每个单独的电极102的定位可以部分地通过包含目标的介质来确定，其中每个电极102的布置被配置为与介质112内的特定目标接触。本领域普通技术人员应该认识到，上述的阵列仅仅是示例性的而不是限制性的。可以预期和提供其它的配置。

在阵列100的制造期间的任何时间，可以在阵列100的一个或多个电极102上形成附加的触点，诸如图1A、1B、1C和1D的二级导电区域132。这些附加的触点被耦合到各自的电极芯118，并且相应地，触点的位置和形状可以针对阵列100的每个电极102进行单独定制，以便将各自的目标结构110电耦合到电极芯118。形成这些附加触点的方法参考图25-29公开。图25是根据本发明的各个方面用于沿电极102的主体形成导电区域的方法2500的流程图。图26-29是根据本公开内容的各个方面的经历用于沿电极102的主体形成导电区域的方法2500的电极102的示意横截面图。

在示出的实施例中，接口层106已在电极102上在尖端处形成，并且护套层108已沿电极的主体形成。在这方面，电极102包括基本上类似于参考图1A、1B、1C和1D所公开的接口层106、护套层108和电极芯118。在还有的实施例中，在形成附加触点的同时，接口层106在尖端处形成。

参考图25的方框2502和图26，在电极102上方形成抗蚀剂2602。抗蚀剂2602可以通过任何合适的工艺形成，所述工艺包括旋涂沉积、喷射沉积、PVD、CVD、HDP-CVD、ALD、喷墨沉积、其它合适的沉积工艺和/或其组合。参考图25的方框2504并且仍然参考图26，抗蚀剂2602被图案化以限定用于触点的腔体2604。在喷墨沉积的情况下，沉积工艺也可以图案化抗蚀剂2602。在还有的实施例中，抗蚀剂2602的图案化包括软烘烤、掩模对准、曝光、曝光后烘烤、显影光致抗蚀剂、漂洗、干燥(例如，硬烘烤)和/或其它合适的光刻步骤。可以利用离轴或倾斜光刻执行任何光刻步骤。可替代地，光刻工艺可以通过其它方法来实现、补充或代替，所述方法诸如是无掩模光刻法、电子束写入和离子束写入。

参考图25的方框2506和图27，护套层108被图案化以暴露电极芯118并进一步限定腔体2604。图案化可以包括任何合适的去除工艺，包括干蚀刻、湿蚀刻和/或其它蚀刻方法(例如，反应离子蚀刻等)。抗蚀剂2602可以随着护套层108的图案化而被去除。

参考图25的方框2508和图28及29，在一些实施例中，导电材料2802被沉积在腔体2604内并且通过金属化工艺耦合到电极芯118。金属化不一定局限于形成纯金属材料并且可以包括沉积铜、铝、铝/硅/铜合金、钛、氮化钛、钨、镍、多晶硅、金属硅化物、诸如PEDOT的其它金属和非金属导体和/或其组合。可以使用任何合适的金属化工艺。在一种示例性金属化工艺中，如在图28中所示出的，导电材料2802在电极102上方进行沉积。参考图29，导电材料2802被回蚀刻，使导电材料2802留在腔体内以形成触点(例如，二级导电区域132)。

因此，本公开内容提供了配置为用于包含目标的载体的多电极阵列和用于制造该阵列的方法。以上概述了若干种实施例的特征，使得本领域普通技术人员可以更好地理解本公开内容的各方面。在一些实施例中，提供了多电极阵列。该阵列包括：基板；以及放置在基板上的多个电极，其中所述多个电极中的每个电极都具有导电的尖端和绝缘的剩余部分；其中所述多个电极中的第一电极具有选为使第一电极的导电尖端接近第一目标结构的第一配置；以及其中所述多个电极中的第二电极具有选为使第二电极的导电尖端接近第二目标结构的第二配置，第一配置和第二配置是不同的。

在还有的实施例中，提供了电接口设备。该设备包括：具有前表面和与前表面相对的后表面的基板；从后表面延伸穿过基板并且直到高于前表面的高度的第一电极，其中第一电极是整个导电的；以及从后表面延伸穿过基板并且直到高于前表面的高度的第二电极，其中第二电极是整个导电的，其中第一电极具有第一配置并且第二电极具有与第一配置不同的第二配置。

在仍然还有的实施例中，提供了制造电极阵列的方法。该方法包括：接纳具有正面和背面的基板；在基板的背面上形成隔离特征件；以及在基板的正面上执行抗蚀剂转印工艺，抗蚀剂转印工艺可以被操作为在基板的正面上形成多个电极，其中抗蚀剂转印工艺还可以被操作为形成所述多个电极中具有第一配置的第一电极和所述多个电极中具有第二配置的第二电极，其中第一配置和第二配置不同，以及其中第一配置和第二配置基于包含目标的载体介质选择。

本领域普通技术人员应当理解，他们可以容易地使用本公开内容作为用于设计或修改用来执行相同目的和/或实现本文所介绍的实施例的相同优点的其它处理和结构的基础。本领域普通技术人员还应当认识到，这种等效的构造没有背离本公开内容的精神和范围，并且在不背离本公开内容的精神和范围的情况下，他们可以进行各种改变、替换和更改。

Claims (20)

1.一种多电极阵列，所述阵列包括：

基板；以及

放置在基板上的多个电极，

其中所述多个电极中的每个电极都具有导电的尖端和绝缘的剩余部分；

其中所述多个电极中的第一电极具有选为使第一电极的导电尖端接近第一目标结构的第一配置；以及

其中所述多个电极中的第二电极具有选为使第二电极的导电尖端接近第二目标结构的第二配置，第一配置具有第一电极的导电尖端的第一轮廓，并且第二配置具有第二电极的导电尖端的第二轮廓，第一轮廓和第二轮廓在形状上是不同的。

2.如权利要求1所述的多电极阵列，其中，第一轮廓包括比第一电极的基底宽的区域。

3.如权利要求1所述的多电极阵列，还包括放置在基板上的与所述多个电极相对的多个触点。

4.如权利要求3所述的多电极阵列，其中，所述多个触点中的第一触点通过基板电耦合到第一电极，并且其中，所述多个触点中的第二触点通过基板电耦合到第二电极。

5.如权利要求1所述的多电极阵列，其中，第一配置和第二配置附加地在以下中至少之一不同：电极高度和电极宽度。

6.如权利要求1所述的多电极阵列，其中，所述多个电极中的每个电极的导电尖端都包括生物相容性材料。

7.如权利要求1所述的多电极阵列，其中，所述多个电极中的相邻电极之间的间距小于或等于100微米。

8.如权利要求1所述的多电极阵列，其中，第一电极还包括放置成远离第一电极的导电尖端并且物理上与第一电极的导电尖端分离的导电区域，其中所述导电区域被电耦合到导电尖端。

9.一种电接口设备，包括：

具有前表面和与前表面相对的后表面的基板；

从后表面延伸穿过基板并且直到高于前表面的高度的第一电极，其中第一电极整个导电；以及

从后表面延伸穿过基板并且直到高于前表面的高度的第二电极，其中第二电极整个导电，

其中第一电极、第二电极和基板由相同材料形成，

其中第一电极的延伸穿过基板的一部分通过形成在基板中的隔离特征件与基板分离，以及

其中第一电极具有第一尖端轮廓，并且第二电极具有与第一尖端轮廓不同的第二尖端轮廓。

10.如权利要求9所述的电接口设备，其中，第一配置被预定为将第一电极电耦合到第一生物区域，并且其中第二配置被预定为将第二电极电耦合到第二生物区域。

11.如权利要求9所述的电接口设备，其中，第一电极是与第二电极电隔离的。

12.如权利要求9所述的电接口设备，还包括在第一电极的尖端上形成的导电接口层和在第一电极的主体区域上形成的放置在尖端与基板之间的绝缘层，以及其中形成在主体区域上的绝缘层包括限定二级导电区域的腔体。

13.如权利要求9所述的电接口设备，其中，第一配置和第二配置在以下中至少之一不同：在所述前表面之上延伸的电极高度、电极宽度、电极的导电部分的物理尺寸和电极轮廓。

14.如权利要求9所述的电接口设备，其中，所述多个电极中的相邻电极之间的间距小于或等于100微米。

15.如权利要求9所述的电接口设备，其中，第一电极还包括放置成远离第一电极的导电尖端并且物理上与第一电极的导电尖端分离的导电区域，其中所述导电区域被电耦合到第一电极。

16.一种制造电极阵列的方法，所述方法包括：

接纳具有正面和背面的基板；

在基板的背面上形成隔离特征件；以及

在基板的正面上执行抗蚀剂转印工艺，所述抗蚀剂转印工艺能够操作为在基板的正面上形成多个电极，

其中所述抗蚀剂转印工艺还能够操作为形成所述多个电极中具有第一配置的第一电极和所述多个电极中具有第二配置的第二电极，第一配置具有第一尖端轮廓，第二配置具有第二尖端轮廓，

其中第一尖端轮廓和第二尖端轮廓不同，以及

其中第一配置和第二配置基于包含目标的载体介质选择。

17.如权利要求16所述的方法，其中，所述隔离特征件将第一电极与第二电极电隔离。

18.如权利要求16所述的方法，还包括在基板的背面上形成第一结合焊盘和第二结合焊盘，其中第一结合焊盘被电耦合到第一电极并且第二结合焊盘被电耦合到第二电极。

19.如权利要求16所述的方法，其中，所述抗蚀剂转印工艺包括至少两次迭代的抗蚀剂转印工艺。

20.如权利要求19所述的方法，其中，所述至少两次迭代中的第一迭代形成第一电极并且所述至少两次迭代中的第二迭代形成第二电极。