CN105163123B - 一种hevc帧间预测子块mv信息的存取方法和装置 - Google Patents
一种hevc帧间预测子块mv信息的存取方法和装置 Download PDFInfo
- Publication number
- CN105163123B CN105163123B CN201510559724.4A CN201510559724A CN105163123B CN 105163123 B CN105163123 B CN 105163123B CN 201510559724 A CN201510559724 A CN 201510559724A CN 105163123 B CN105163123 B CN 105163123B
- Authority
- CN
- China
- Prior art keywords
- sub
- block
- data
- memory cell
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
本发明公开了一种HEVC帧间预测子块MV信息的存取方法和装置,通过预先存储各个子块的MV数据和各个MV数据所需要读取的次数,并通过第三存储单元对各个子块的MV信息进行寻址。当多个子块的MV信息一致时,在读取MV信息过程中,可以同时读取多个子块的MV信息,相较于一一读取MV信息的方式,大大提升了读取效率,提升了产品性能,同时由于降低了整个宏块解码过程中读取MV信息的次数,因而也节约了功耗。
Description
技术领域
本发明涉及集成电路领域,尤其涉及一种HEVC帧间预测子块MV信息的存取方法和装置。
背景技术
HEVC解码器在进行视频解码时,是以帧为单位对视频进行解码,而某一帧图像又包含有多个子块。在进行帧间预测时,对某一子块进行解码需要存储该子块相邻的子块的MV信息,所述MV信息为运动矢量信息。
目前HEVC解码器存储的机制都是按照子块固定的大小,依次存储所有子块的MV信息。在读取MV信息时,也是依次逐个读取子块的MV信息。例如4K级别的解码器而言,其在解码4K大小的图像时,在最小子块大小为4x4的情况下,每一行可以得出1024个MV信息。在读取这些MV信息时,则是逐个读取,也就是需要读取1024次MV信息。不仅大大降低了解码效率,影响了解码器的整体信能,同时过于频繁地读取每一子块的MV信息,也导致HEVC解码器在进行视频解码时功耗增加,浪费资源。
发明内容
为此,需要提供一种HEVC帧间预测子块MV信息的存取的技术方案,用以解决HEVC解码器在进行视频解码时读取效率低下、功耗大等问题。
为实现上述目的,发明人提供了一种HEVC帧间预测子块MV信息的存取方法,所述方法包括步骤:
预先将待预测的宏块划分为多个子块,并将多个子块对应的MV数据存储于第一存储单元,所述第一存储单元包括多个第一存储子模块,所述第一存储子模块对应存储一子块的MV数据;
预先将各个子块的MV数据所需要读取的次数存储于第二存储单元,所述第二存储单元包括多个第二存储子模块,所述第二存储子模块对应存储一子块的MV数据所需要读取的次数;
将当前需要读取的MV数据对应的第一存储子模块的存储地址存储于第三存储单元;
根据第三存储单元的存储地址,同时读取一定次数的该存储地址对应的第一存储子模块中的MV数据,所述一定次数为第二存储子模块存储的该MV数据所需要读取的次数。
进一步地,所述MV数据所需要读取的次数基于子块的长度。
进一步地,所述方法还包括步骤:
在所有需要读取的MV数据全部读取完成后,输出结束信号。
进一步地,所述MV数据包括第一MV数据和第二MV数据,所述第一MV数据为当前子块相对于与其相邻的上一子块的MV数据,所述第二MV数据为当前子块相对于与其相邻的下一子块的MV数据。
发明人还提供了一种HEVC帧间预测子块MV信息的存取装置,所述装置包括预设单元、存储单元、读取单元,所述预设单元包括MV数据预设模块和读取次数预设模块,所述存储单元包括第一存储单元、第二存储单元和第三存储单元;
所述MV数据预设模块用于预先将待预测的宏块划分为多个子块,并将多个子块对应的MV数据存储于第一存储单元;所述第一存储单元包括多个第一存储子模块,所述第一存储子模块用于对应存储一子块的MV数据;
所述读取次数预设模块用于预先将各个子块的MV数据所需要读取的次数存储于第二存储单元;所述第二存储单元包括多个第二存储子模块,所述第二存储子模用于块对应存储一子块的MV数据所需要读取的次数;
所述第三存储单元用于存储当前需要读取的MV数据对应的第一存储子模块的存储地址;
所述读取单元用于根据第三存储单元的存储地址,同时读取一定次数的该存储地址对应的第一存储子模块中的MV数据,所述一定次数为第二存储子模块存储的该MV数据所需要读取的次数。
进一步地,所述MV数据所需要读取的次数基于子块的长度。
进一步地,所述装置还包括信号指示单元,所述信号指示单元用于在所有需要读取的MV数据读取完成后,输出结束信号。
进一步地,所述MV数据包括第一MV数据和第二MV数据,所述第一MV数据为当前子块相对于与其相邻的上一子块的MV数据,所述第二MV数据为当前子块相对于与其相邻的下一子块的MV数据。
区别于现有技术,上述技术方案所述的HEVC帧间预测子块MV信息的存取方法和装置,通过预先存储各个子块的MV信息(即MV数据)和各个需要读取的次数,并通过第三存储单元对各个子块的MV信息进行寻址。当多个子块的MV信息一致时,在读取MV信息过程中,可以同时读取多个子块的MV信息,相较于一一读取MV信息的方式,大大提升了读取效率,提升了产品性能,同时由于降低了整个宏块解码过程中读取MV信息的次数,因而也节约了功耗。
附图说明
图1为本发明一实施例涉及的HEVC帧间预测子块MV信息的存取方法的流程示意图;
图2为本发明一实施例涉及的HEVC帧间预测子块MV信息的存取装置的结构示意图;
图3为本发明另一实施例涉及的HEVC帧间预测子块MV信息的存取装置的结构示意图。
附图标记说明:
101、预设单元;111、MV数据预设模块;121、读取次数预设模块;
102、存储单元;112、第一存储单元;122、第二存储单元;132、第三存储单元;
103、读取单元;
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果,以下结合具体实施例并配合附图详予说明。
请参阅图1,为本发明一实施例涉及的HEVC帧间预测子块MV信息的存取方法的流程示意图。所述方法包括步骤:
S101:预先将待预测的宏块划分为多个子块,并将多个子块对应的MV数据存储于第一存储单元。所述第一存储单元包括多个第一存储子模块,所述第一存储子模块对应存储一子块的MV数据。
S102:预先将各个子块的MV数据所需要读取的次数存储于第二存储单元。所述第二存储单元包括多个第二存储子模块,所述第二存储子模块对应存储一子块的MV数据所需要读取的次数;
S103:将当前需要读取的MV数据对应的第一存储子模块的存储地址存储于第三存储单元;
S104:根据第三存储单元的存储地址,同时读取一定次数的该存储地址对应的第一存储子模块中的MV数据,所述一定次数为第二存储子模块存储的该MV数据所需要读取的次数。
下面以解码某一帧4K图像为例,对上述方法作具体说明。对于HEVC解码而言,其解码的最小子块为4x4子块,即4K图像(4096位)最多可以包含有1024个子块,每个子块对应于一个MV信息(即MV数据),总共有1024个MV信息。基于此,可以将这1024个MV信息分别存储于第一存储单元的1024个第一存储子模块中。同时,还可以将这1024个MV信息所对应的读取次数分别存储于第二存储单元的第二存储子模块中。并用10位地址(2的10次方为1024)来存储MV信息对应的存储地址,便于通过寻址的方式获取所述MV信息。在进行MV信息读取操作时,根据第三存储单元的存储地址,同时读取一定次数的该存储地址对应的第一存储子模块中的MV数据,所述一定次数为第二存储子模块存储的该MV数据所需要读取的次数。例如所给出的第三存储单元的地址为5,该地址表征的是第一存储单元中第5个第一存储子模块中存储的MV信息,而该MV信息在第二存储单元对应的第二存储子模块中对应的读取次数为10次,那么在读取时,则会同时10次读取第一存储单元中第5个第一存储子模块中存储的MV信息,而不是一次次地读取,从而提高读取效率,优化产品性能。
在本实施方式中,所述MV数据所需要读取的次数基于子块的长度。同样以4K图像为例,该图像被划分为1024个子块,每个子块的大小为4x4,则可以对这些子块的长度进行坐标标记。例如第一个子块的坐标可以标记为0~4,第二个子块的坐标可以标记为4~8,以此类推,第1024个子块的坐标可以标记为4092~4096。当坐标4至坐标16其所对应的MV信息均相同时,假设其所对应的是地址为5的第一存储子模块中存储的MV信息,则在读取坐标4至坐标16(即第二个到第四个子块)的MV信息,将第三存储单元中所存储的地址赋值为5,而后同时一次读取性读取地址为5的第一存储子模块中存储的MV信息3次,分别对应于第二个到第四个子块,而不需要逐次读取,从而提高了效率。
在某些实施例中,所述方法还包括步骤:在所有需要读取的MV数据全部读取完成后,输出结束信号。技术人员可以通过结束信号清楚知悉MV数据是否全部读取完成。
在某些实施例中,所述MV数据包括第一MV数据和第二MV数据,所述第一MV数据为当前子块相对于与其相邻的上一子块的MV数据,所述第二MV数据为当前子块相对于与其相邻的下一子块的MV数据。MV数据可以通过以下形式存储:采用74bit的第一存储子模块来存储每一子块对应的MV数据,第一MV数据和第二MV数据各用37bit来存储,下面以第一MV数据为例作具体说明,第一MV数据的37bit中,1bit用于表征该参考帧是否为有效,例如可以将有效值设置为1,无效值设置为0.4bit用于表征该子块为参考帧的哪一位置的子块,16bit用于存储当前子块相对于与其相邻的上一子块在x方向上的MV数据,剩下16bit用于存储当前子块相对于与其相邻的上一子块在y方向上的MV数据。同理,第二MV数据的存储与第一MV数据类似。在读取MV信息时,可以依据1bit的参考帧有效值来判断,是读取前向参考帧子块(与当前子块相邻的上一子块)还是后项参考帧子块(与当前子块相邻的下一子块)的MV数据。
以及发明人还提供了一种HEVC帧间预测子块MV信息的存取装置。请参阅图2,为本发明一实施例涉及的HEVC帧间预测子块MV信息的存取装置的结构示意图。所述装置包括预设单元101、存储单元102、读取单元103,所述预设单元包括MV数据预设模块111和读取次数预设模块121,所述存储单元包括第一存储单112元、第二存储单元122和第三存储单元132;
所述MV数据预设模块111用于预先将待预测的宏块划分为多个子块,并将多个子块对应的MV数据存储于第一存储单元112;所述第一存储单元包括多个第一存储子模块,所述第一存储子模块用于对应存储一子块的MV数据;
所述读取次数预设模块121用于预先将各个子块的MV数据所需要读取的次数存储于第二存储单元122;所述第二存储单元包括多个第二存储子模块,所述第二存储子模用于块对应存储一子块的MV数据所需要读取的次数;
所述第三存储单元132用于存储当前需要读取的MV数据对应的第一存储子模块的存储地址;
所述读取单元103用于根据第三存储单元的存储地址,同时读取一定次数的该存储地址对应的第一存储子模块中的MV数据,所述一定次数为第二存储子模块存储的该MV数据所需要读取的次数。
下面以解码某一帧4K图像为例,对上述方法作具体说明。对于HEVC解码而言,其解码的最小子块为4x4子块,即4K图像(4096位)最多可以包含有1024个子块,每个子块对应于一个MV信息(即MV数据),总共有1024个MV信息。基于此,可以将这1024个MV信息分别存储于第一存储单元的1024个第一存储子模块中。同时,还可以将这1024个MV信息所对应的读取次数分别存储于第二存储单元的第二存储子模块中。并用10位地址(2的10次方为1024)来存储MV信息对应的存储地址,便于通过寻址的方式获取所述MV信息。在进行MV信息读取操作时,根据第三存储单元的存储地址,同时读取一定次数的该存储地址对应的第一存储子模块中的MV数据,所述一定次数为第二存储子模块存储的该MV数据所需要读取的次数。如图3所示,所给出的第三存储单元的地址为4,该地址表征的是第4个第一存储子模块(即图中的第一存储子模块4)中存储的MV信息的存储地址,而该MV信息在第二存储单元对应的第二存储子模块中对应的读取次数存储于第2个第二存储子模块(即图中的第二存储子模块2)中,假设多读取的次数为10次。那么在读取时,装置会同时10次读取第一存储单元中第5个第一存储子模块中存储的MV信息,而不是一次次地读取,从而提高读取效率,优化产品性能。
在本实施方式中,所述MV数据所需要读取的次数基于子块的长度。同样以4K图像为例,该图像被划分为1024个子块,每个子块的大小为4x4,则可以对这些子块的长度进行坐标标记。例如第一个子块的坐标可以标记为0~4,第二个子块的坐标可以标记为4~8,以此类推,第1024个子块的坐标可以标记为4092~4096。当坐标4至坐标16其所对应的MV信息均相同时,假设其所对应的是地址为5的第一存储子模块中存储的MV信息,则在读取坐标4至坐标16(即第二个到第四个子块)的MV信息,将第三存储单元中所存储的地址赋值为5,而后同时一次读取性读取地址为5的第一存储子模块中存储的MV信息3次,分别对应于第二个到第四个子块,而不需要逐次读取,从而提高了效率。
在某些实施例中,所述装置还包括信号指示单元,所述信号指示单元用于在所有需要读取的MV数据读取完成后,输出结束信号。技术人员可以通过结束信号清楚知悉MV数据是否全部读取完成。
在某些实施例中,所述MV数据包括第一MV数据和第二MV数据,所述第一MV数据为当前子块相对于与其相邻的上一子块的MV数据,所述第二MV数据为当前子块相对于与其相邻的下一子块的MV数据。MV数据可以通过以下形式存储:采用74bit的第一存储子模块来存储每一子块对应的MV数据,第一MV数据和第二MV数据各用37bit来存储,下面以第一MV数据为例作具体说明,第一MV数据的37bit中,1bit用于表征该参考帧是否为有效,例如可以将有效值设置为1,无效值设置为0.4bit用于表征该子块为参考帧的哪一位置的子块,16bit用于存储当前子块相对于与其相邻的上一子块在x方向上的MV数据,剩下16bit用于存储当前子块相对于与其相邻的上一子块在y方向上的MV数据。同理,第二MV数据的存储与第一MV数据类似。在读取MV信息时,可以依据1bit的参考帧有效值来判断,是读取前向参考帧子块(与当前子块相邻的上一子块)还是后项参考帧子块(与当前子块相邻的下一子块)的MV数据。
上述技术方案所述的HEVC帧间预测子块MV信息的存取方法和装置,通过预先存储各个子块的MV信息(即MV数据)和各个需要读取的次数,并通过第三存储单元对各个子块的MV信息进行寻址。当多个子块的MV信息一致时,在读取MV信息过程中,可以同时读取多个子块的MV信息,相较于一一读取MV信息的方式,大大提升了读取效率,提升了产品性能,同时由于降低了整个宏块解码过程中读取MV信息的次数,因而也节约了功耗。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下,由语句“包括……”或“包含……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的要素。此外,在本文中,“大于”、“小于”、“超过”等理解为不包括本数;“以上”、“以下”、“以内”等理解为包括本数。
本领域内的技术人员应明白,上述各实施例可提供为方法、装置、或计算机程序产品。这些实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。上述各实施例涉及的方法中的全部或部分步骤可以通过程序来指令相关的硬件来完成,所述的程序可以存储于计算机设备可读取的存储介质中,用于执行上述各实施例方法所述的全部或部分步骤。所述计算机设备,包括但不限于:个人计算机、服务器、通用计算机、专用计算机、网络设备、嵌入式设备、可编程设备、智能移动终端、智能家居设备、穿戴式智能设备、车载智能设备等;所述的存储介质,包括但不限于:RAM、磁碟、磁带、光盘、闪存、U盘、移动硬盘、存储卡、记忆棒、网络服务器存储、网络云存储等。
上述各实施例是参照根据实施例所述的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到计算机设备的处理器以产生一个机器,使得通过计算机设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机设备以特定方式工作的计算机设备可读存储器中,使得存储在该计算机设备可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机设备上,使得在计算机设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已经对上述各实施例进行了描述,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例做出另外的变更和修改,所以以上所述仅为本发明的实施例,并非因此限制本发明的专利保护范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围之内。
Claims (6)
1.一种HEVC帧间预测子块MV信息的存取方法,其特征在于,所述方法包括步骤:
预先将待预测的宏块划分为多个子块,并将多个子块对应的MV数据存储于第一存储单元,所述第一存储单元包括多个第一存储子模块,所述第一存储子模块对应存储一子块的MV数据;
预先将各个子块的MV数据所需要读取的次数存储于第二存储单元,所述第二存储单元包括多个第二存储子模块,所述第二存储子模块对应存储一子块的MV数据所需要读取的次数;某一子块的MV数据所需要读取的次数为待预测的宏块内与该子块使用相同的MV数据的连续子块的个数;
将当前需要读取的MV数据对应的第一存储子模块的存储地址存储于第三存储单元;
根据第三存储单元的存储地址,同时读取一定次数的该存储地址对应的第一存储子模块中的MV数据,所述一定次数为第二存储子模块存储的该MV数据所需要读取的次数。
2.根据权利要求1所述的HEVC帧间预测子块MV信息的存取方法,其特征在于,所述方法还包括步骤:
在所有需要读取的MV数据全部读取完成后,输出结束信号。
3.根据权利要求1所述的HEVC帧间预测子块MV信息的存取方法,其特征在于,所述MV数据包括第一MV数据和第二MV数据,所述第一MV数据为当前子块相对于与其相邻的上一子块的MV数据,所述第二MV数据为当前子块相对于与其相邻的下一子块的MV数据。
4.一种HEVC帧间预测子块MV信息的存取装置,其特征在于,所述装置包括预设单元、存储单元、读取单元,所述预设单元包括MV数据预设模块和读取次数预设模块,所述存储单元包括第一存储单元、第二存储单元和第三存储单元;
所述MV数据预设模块用于预先将待预测的宏块划分为多个子块,并将多个子块对应的MV数据存储于第一存储单元;所述第一存储单元包括多个第一存储子模块,所述第一存储子模块用于对应存储一子块的MV数据;
所述读取次数预设模块用于预先将各个子块的MV数据所需要读取的次数存储于第二存储单元;所述第二存储单元包括多个第二存储子模块,所述第二存储子模用于块对应存储一子块的MV数据所需要读取的次数;某一子块的MV数据所需要读取的次数为待预测的宏块内与该子块使用相同的MV数据的连续子块的个数;
所述第三存储单元用于存储当前需要读取的MV数据对应的第一存储子模块的存储地址;
所述读取单元用于根据第三存储单元的存储地址,同时读取一定次数的该存储地址对应的第一存储子模块中的MV数据,所述一定次数为第二存储子模块存储的该MV数据所需要读取的次数。
5.根据权利要求4所述的HEVC帧间预测子块MV信息的存取装置,其特征在于,所述装置还包括信号指示单元,所述信号指示单元用于在所有需要读取的MV数据读取完成后,输出结束信号。
6.根据权利要求4所述的HEVC帧间预测子块MV信息的存取装置,其特征在于,所述MV数据包括第一MV数据和第二MV数据,所述第一MV数据为当前子块相对于与其相邻的上一子块的MV数据,所述第二MV数据为当前子块相对于与其相邻的下一子块的MV数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510559724.4A CN105163123B (zh) | 2015-09-06 | 2015-09-06 | 一种hevc帧间预测子块mv信息的存取方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510559724.4A CN105163123B (zh) | 2015-09-06 | 2015-09-06 | 一种hevc帧间预测子块mv信息的存取方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105163123A CN105163123A (zh) | 2015-12-16 |
CN105163123B true CN105163123B (zh) | 2018-02-13 |
Family
ID=54803863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510559724.4A Active CN105163123B (zh) | 2015-09-06 | 2015-09-06 | 一种hevc帧间预测子块mv信息的存取方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105163123B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101783958A (zh) * | 2010-02-10 | 2010-07-21 | 中国科学院计算技术研究所 | Avs视频标准中时域直接模式运动矢量的计算方法和装置 |
CN102316316A (zh) * | 2010-07-07 | 2012-01-11 | 中国科学院微电子研究所 | 一种嵌入式视频解码的运动补偿参考块数据读取装置及方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4114859B2 (ja) * | 2002-01-09 | 2008-07-09 | 松下電器産業株式会社 | 動きベクトル符号化方法および動きベクトル復号化方法 |
-
2015
- 2015-09-06 CN CN201510559724.4A patent/CN105163123B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101783958A (zh) * | 2010-02-10 | 2010-07-21 | 中国科学院计算技术研究所 | Avs视频标准中时域直接模式运动矢量的计算方法和装置 |
CN102316316A (zh) * | 2010-07-07 | 2012-01-11 | 中国科学院微电子研究所 | 一种嵌入式视频解码的运动补偿参考块数据读取装置及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105163123A (zh) | 2015-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103609117B (zh) | 编码和解码图像的方法及装置 | |
CN102968390B (zh) | 基于预先解码分析的配置信息缓存管理方法及系统 | |
CN102176750B (zh) | 高性能自适应二进制算术编码器 | |
CN101252694A (zh) | 基于块的视频解码的帧存储压缩和地址映射系统 | |
CN103997650A (zh) | 一种视频解码的方法和视频解码器 | |
CN101261740A (zh) | 一种图像的存储处理方法 | |
CN102255687B (zh) | 速率匹配方法与装置 | |
CN104125458A (zh) | 内存数据无损压缩方法及装置 | |
CN1589028B (zh) | 基于像素流水的帧内预测装置及预测方法 | |
CN102088610B (zh) | 视频编解码器及运动估计方法 | |
CN105163126A (zh) | 一种基于hevc协议的硬件解码方法和装置 | |
CN105163123B (zh) | 一种hevc帧间预测子块mv信息的存取方法和装置 | |
CN103974069B (zh) | 可重用的视频编码方法和编码器 | |
CN110324668A (zh) | 图像块编码中的变换方法、解码中的反变换方法及装置 | |
CN101996142B (zh) | 一种访问存储器的方法及装置 | |
CN105072447B (zh) | 一种用于vp9解码器运动矢量预测的方法和装置 | |
CN103458244B (zh) | 一种视频压缩方法及视频压缩器 | |
CN104618715A (zh) | 一种获取最小率失真代价的方法及装置 | |
CN109040755A (zh) | 一种适用于视频编码的图像前处理装置 | |
CN104093020B (zh) | 变换系数的编码方法、变换系数的解码方法,和装置 | |
CN112911285B (zh) | 硬件编码器帧内模式决策电路、方法、装置、设备及介质 | |
CN109005410A (zh) | 一种系数存取方法和装置及机器可读介质 | |
CN102176204B (zh) | 一种输入和输出数据的设备 | |
Zuo et al. | A Cache Hardware design for H. 264 encoder | |
Yang et al. | An effective dictionary-based display frame compressor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: 350003 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China Patentee after: Ruixin Microelectronics Co., Ltd Address before: 350003 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China Patentee before: Fuzhou Rockchips Electronics Co.,Ltd. |
|
CP01 | Change in the name or title of a patent holder |