CN105161489B - 硅基低漏电流固支梁栅金属氧化物场效应晶体管或非门 - Google Patents
硅基低漏电流固支梁栅金属氧化物场效应晶体管或非门 Download PDFInfo
- Publication number
- CN105161489B CN105161489B CN201510379658.2A CN201510379658A CN105161489B CN 105161489 B CN105161489 B CN 105161489B CN 201510379658 A CN201510379658 A CN 201510379658A CN 105161489 B CN105161489 B CN 105161489B
- Authority
- CN
- China
- Prior art keywords
- clamped beam
- nmos tube
- gate
- grid
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 27
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 27
- 239000010703 silicon Substances 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 title claims abstract description 22
- 230000005669 field effect Effects 0.000 title claims abstract description 8
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 8
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 15
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 230000005611 electricity Effects 0.000 claims description 5
- 238000013461 design Methods 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000011161 development Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000013021 overheating Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明的硅基低漏电流固支梁栅金属氧化物场效应晶体管或非门由两个固支梁栅NMOS管即第一NMOS管(1)和第二NMOS管(2)以及一个负载电阻(3)组成，两个NMOS管的源极连接在一起共同接地，漏极也连接在一起随后通过负载电阻(3)与电源电压相连接，两路输入信号A、B分别在两个NMOS管的栅极上输入，输出信号在两个NMOS管的漏极和负载电阻(3)之间输出；NMOS管的固支梁栅的下拉电压设计得与NMOS管的阈值电压相等，只有当固支梁栅上所加的电压大于NMOS管的阈值电压，该固支梁栅才能下拉并接触二氧化硅层从而使固支梁栅NMOS管反型导通，当所加电压小于NMOS管的阈值电压时固支梁栅就不能下拉，使或非门具有较小的直流漏电流。
Description
技术领域
本发明提出了硅基低漏电流固支梁栅金属氧化物半导体场效应晶体管(MOSFET)或非门，属于微电子机械系统(MEMS)的技术领域。
背景技术
集成电路技术的出现使得整个IT行业的发展出现了巨大的飞跃，大大缩小了计算机的体积，使得人类加速进入了信息时代，这一切都得益于将微小的晶体管集成在单片电路中伴随着微电子技术的深入发展，如今晶体管的尺寸已经发展至纳米级别，相应的集成电路单位面积的集成度仍然在不断地提升，芯片的功能也日趋复杂，呈现出了数模混合的状态，同时芯片的处理速度越来越高。随之而来的就是集成电路的功耗问题，而过高的功耗会使得芯片过热，晶体管的工作特性会受到温度的影响而发生改变，所以过热的芯片温度不仅会使芯片寿命降低，而且会影响芯片的稳定性。由于电池技术的发展遭遇了前所未有的技术瓶颈，所以找到一种低功耗的解决方案就显得十分重要。
或非门电路作为数字电路的重要组成部分，它能够实现两个输入端所输入的数字信号的或非逻辑功能，或非门电路在中央处理器等数字式电路中有巨大的应用，由常规MOS管组成的或非门，随着集成度的提升，功耗变得越来越严重，功耗过大带来的芯片过热问题会严重影响集成电路的性能，MEMS技术的发展使得制造具有可动栅的晶体管成为可能，具有可动栅的晶体管可以有效降低栅极电压带来的栅极漏电流，进而降低或非门电路的功耗。
发明内容
技术问题：本发明的目的是提供一种硅基低漏电流固支梁栅MOSFET或非门，将传统或非门中采用的两个常规MOS管换为两个具有固支梁栅的MOS管，可以有效地减小栅极漏电流从而降低电路的功耗。
技术方案：本发明的硅基低漏电流固支梁栅金属氧化物场效应晶体管或非门由两个固支梁栅NMOS管即第一NMOS管和第二NMOS管以及一个负载电阻组成，两个NMOS管的源极连接在一起共同接地，漏极也连接在一起随后通过负载电阻与电源电压相连接，两路输入信号A、B分别在两个NMOS管的栅极上输入，输出信号在两个NMOS管的漏极和负载电阻之间输出；引线用Al制作，NMOS管的栅极悬浮在二氧化硅层的上方形成固支梁栅，固支梁栅的两端分别固定在两个锚区上，锚区用多晶硅制作在二氧化硅层上，N+有源区是NMOS管的源极和漏极，源极和漏极通过通孔与引线连接，下拉电极在固支梁栅下的部分被二氧化硅层覆盖，整个或非门电路制作在P型硅衬底上。
所述的NMOS管的固支梁栅的下拉电压设计的与NMOS管的阈值电压相等，只有当NMOS管的固支梁栅上所加的电压大于NMOS管的阈值电压时，其固支梁栅才能下拉并接触二氧化硅层从而使固支梁栅NMOS管反型导通，当所加电压小于NMOS管的阈值电压时固支梁栅就不能下拉，当该或非门在输入信号的作用下处于工作态时，两个NMOS管就在导通或者截止状态之间变化，当NMOS管处于关断态时其固支梁栅6就处于悬浮态，正因为如此，就使或非门具有较小的直流漏电流。
该或非门负载电阻的阻值设置为当其中任意一个NMOS管导通时，相比于导通的NMOS管，该电阻3的阻值足够大可使得输出为低电平，当两个NMOS管都不能导
通时，相比于截止的NMOS管，该电阻的阻值足够小可使得输出为高电平。
有益效果：本发明的硅基低漏电流固支梁栅MOSFET或非门由于具有可动的固支梁栅，该NMOS管处于关断状态时，其固支梁栅及就处于悬浮状态，减小了栅极直流漏电流，使本发明中的或非门的功耗得到了有效地降低。
附图说明
图1是硅基低漏电流固支梁栅MOSFET或非门的俯视图，
图2是硅基低漏电流固支梁栅MOSFET或非门的A-A'向的剖面图，
图3是硅基低漏电流固支梁栅MOSFET或非门的B-B'向的剖面图，
图4是硅基低漏电流固支梁栅MOSFET或非门的原理图。
图中包括：第一NMOS管1、第二NMOS管2、负载电阻3、引线4、二氧化硅层5、固支梁栅6、锚区7、N+有源区8、通孔9、下拉电极10、P型硅衬底11。
具体实施方式
本发明的硅基低漏电流固支梁栅MOSFET或非门主要是由两个固支梁栅NMOS管即第一NMOS管1和第二NMOS管2以及一个阻值合适的负载电阻3组成，两个NMOS管的源极连接在一起共同接地，两个NMOS管的漏极也连接在一起随后与负载电阻3相连接，该负载电阻3的阻值与NMOS管导通或者截止状态下的阻值决定电源电压的分压比，进而决定输出为高电平还是低电平，负载电阻3与电源电压相连接。两路输入信号分别在两个NMOS管的栅极上输入，输出信号在两个NMOS管的漏极和电阻3之间输出；引线4用Al制作，NMOS管的栅极悬浮在二氧化硅层5的上方形成固支梁栅6，固支梁栅6的两个锚区7用多晶硅制作在二氧化硅层5上，N+有源区8是NMOS管的源极和漏极，源极和漏极通过通孔9与引线4连接，下拉电极10在固支梁栅6下的部分被二氧化硅层5覆盖，整个电路制作在P型硅衬底11上。
处于工作状态时，该或非门的两个NMOS管的下拉电极10都是接地的，将高电平或者低电平通过锚区7分别加在两个NMOS管的固支梁栅极6上，高电平即数字信号“1”的电压足够大，能够使加载了高电平的NMOS管的固支梁栅6下拉并且导通，而低电平不能使NMOS管的固支梁栅6下拉，所以当两个NMOS管的栅极都加载低电平时，两个NMOS管都不能导通，则输出为高电平；当其中任意一个NMOS管或者两个NMOS管都加载高电平时，则输出为低电平，实现对输入信号进行或非的功能，对应的公式为并且该或非门中的NMOS管随着输入信号的变化其状态也在导通与关断之间变化，当NMOS管处于关断态时其固支梁栅6就处于悬浮状态，这就意味着此刻该或非门中的MOSFET上不存在栅极漏电流，降低了电路的功耗。或非门的真值表：
| A | B | Y |
| 0 | 0 | 1 |
| 1 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 1 | 0 |
硅基低漏电流固支梁栅MOSFET或非门的制备方法包括以下几个步骤：
1)准备P型硅衬底11；
2)底氧生长，通过热氧化在平整的硅表面生长一层均匀的氧化层，作为缓冲层；
3)沉积氮化硅，然后光刻和刻蚀氮化硅层，保留有源区的氮化硅，场区的氮化硅去除；
4)场氧化，对硅片进行高温热氧化，在场区生长了所需的厚氧化层5；
5)去除氮化硅和底氧层，采用干法刻蚀技术将硅片表面的的氮化硅和底氧全部去除；
6)在硅片上涂覆一层光刻胶，光刻和刻蚀光刻胶，去除需要制作固支梁电极板位置的光刻胶。然后淀积一层Al，去除光刻胶以及光刻胶上的Al，形成下拉电极10；
7)进行栅氧化，形成高质量的氧化层；
8)离子注入，调整NMOS的阈值电压；
9)利用CVD技术沉积多晶硅，光刻栅图形和多晶硅引线图形，通过干法刻蚀技术刻蚀多晶硅，保留输入引线4和固支梁栅的锚区7位置的多晶硅。
10)通过旋涂方式形成PMGI牺牲层，然后光刻牺牲层，仅保留固支梁栅6下方的牺牲层；
11)蒸发生长Al；
12)涂覆光刻胶，保留固支梁栅6上方的光刻胶；
13)反刻Al，形成固支梁栅6；
14)涂覆光刻胶，光刻并刻蚀出磷的注入孔，注入磷，形成NMOS管的有源区8；
15)制作通孔9和引线4；
16)释放PMGI牺牲层，形成悬浮的固支梁栅6；
本发明与现有技术的区别：
在本发明中的或非门所用的固支梁栅MOSFET的栅极并不是直接紧贴在二氧化硅层上方，而是依靠锚区的支撑悬浮在二氧化硅层上方。NMOS管的固支梁栅的下拉电压设计得与NMOS管的阈值电压相等，只有当NMOS管的固支梁栅上所加的电压大于NMOS管的阈值电压时，其固支梁栅才能下拉并接触二氧化硅层从而使固支梁栅NMOS管反型导通，当所加电压小于NMOS管的阈值电压时固支梁栅就不能下拉，当该或非门在输入信号的作用下处于工作态时，两个NMOS管就在导通或者截止状态之间变化，当NMOS管处于关断态时其固支梁栅就处于悬浮态，正因为如此，就使本发明中的或非门具有较小的直流漏电流。
满足以上条件的结构即可视为本发明的硅基低漏电流固支梁栅MOSFET或非门。
Claims (3)
1.一种硅基低漏电流固支梁栅金属氧化物场效应晶体管或非门，其特征在于该或非门由两个固支梁栅NMOS管即第一NMOS管（1）和第二NMOS管（2）以及一个负载电阻（3）组成，两个NMOS管的源极连接在一起共同接地，漏极也连接在一起随后通过负载电阻（3）与电源电压相连接，两路输入信号A、B分别在两个NMOS管的栅极上输入，输出信号在两个NMOS管的漏极和负载电阻（3）之间输出；引线（4）用Al制作，NMOS管的栅极悬浮在二氧化硅层（5）的上方形成固支梁栅（6），固支梁栅（6）的两端分别固定在两个锚区（7）上，锚区（7）用多晶硅制作在二氧化硅层（5）上，N+有源区（8）是NMOS管的源极和漏极，源极和漏极通过通孔（9）与引线（4）连接，下拉电极（10）在固支梁栅（6）下的部分被二氧化硅层（5）覆盖，整个或非门电路制作在P型硅衬底（11）上。
2.根据权利要求1所述的硅基低漏电流固支梁栅金属氧化物场效应晶体管或非门，其特征在于所述的NMOS管的固支梁栅（6）的下拉电压设计的与NMOS管的阈值电压相等，只有当NMOS管的固支梁栅（6）上所加的电压大于NMOS管的阈值电压时，其固支梁栅（6）才能下拉并接触二氧化硅层（5）从而使固支梁栅NMOS管反型导通，当所加电压小于NMOS管的阈值电压时固支梁栅（6）就不能下拉，当该或非门在输入信号的作用下处于工作态时，两个NMOS管就在导通或者截止状态之间变化，当NMOS管处于关断态时其固支梁栅（6）就处于悬浮态，使或非门具有较小的直流漏电流。
3.根据权利要求1所述的硅基低漏电流固支梁栅金属氧化物场效应晶体管或非门，其特征在于该或非门负载电阻（3）的阻值设置为当其中任意一个NMOS管导通时，相比于导通的NMOS管，该负载电阻（3）的阻值足够大可使得输出为低电平，当两个NMOS管都不能导通时，相比于截止的NMOS管，该电阻的阻值足够小
可使得输出为高电平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510379658.2A CN105161489B (zh) | 2015-07-01 | 2015-07-01 | 硅基低漏电流固支梁栅金属氧化物场效应晶体管或非门 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510379658.2A CN105161489B (zh) | 2015-07-01 | 2015-07-01 | 硅基低漏电流固支梁栅金属氧化物场效应晶体管或非门 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105161489A CN105161489A (zh) | 2015-12-16 |
| CN105161489B true CN105161489B (zh) | 2017-12-19 |
Family
ID=54802303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510379658.2A Expired - Fee Related CN105161489B (zh) | 2015-07-01 | 2015-07-01 | 硅基低漏电流固支梁栅金属氧化物场效应晶体管或非门 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105161489B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5587343A (en) * | 1994-03-09 | 1996-12-24 | Nippondenso Co., Ltd. | Semiconductor sensor method |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007130913A2 (en) * | 2006-05-01 | 2007-11-15 | The Regents Of The University Of California | Metal-insulator-metal (mim) switching devices |
-
2015
- 2015-07-01 CN CN201510379658.2A patent/CN105161489B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5587343A (en) * | 1994-03-09 | 1996-12-24 | Nippondenso Co., Ltd. | Semiconductor sensor method |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105161489A (zh) | 2015-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104992942A (zh) | 垂直层叠应变Si/SiGe异质结CMOS器件结构及其制备方法 | |
| CN106449744B (zh) | 一种具有栅极内嵌二极管的沟槽栅igbt及其制备方法 | |
| CN107644878B (zh) | 反相器及其制作方法 | |
| CN105161489B (zh) | 硅基低漏电流固支梁栅金属氧化物场效应晶体管或非门 | |
| CN105024649B (zh) | 硅基低漏电流悬臂梁栅金属氧化物场效应晶体管或非门 | |
| CN104935298B (zh) | 硅基低漏电流悬臂梁栅mosfet或非门的rs触发器 | |
| CN104967439B (zh) | 氮化镓基低漏电流固支梁开关场效应晶体管或非门 | |
| CN206134689U (zh) | 高集成度的低压沟槽栅dmos器件 | |
| CN104992941B (zh) | 硅基低漏电流固支梁栅cmos传输门及制备方法 | |
| CN105141261B (zh) | 硅基低漏电流悬臂梁栅场效应晶体管差分放大器 | |
| CN104967410B (zh) | 硅基低漏电流固支梁栅场效应晶体管差分放大器 | |
| CN105007061B (zh) | 硅基低漏电流固支梁栅mosfet或非门的rs触发器 | |
| CN209029387U (zh) | 一种超低功耗半导体功率器件 | |
| CN104954008B (zh) | 硅基低漏电流双悬臂梁可动栅mos管或非门 | |
| CN105140225B (zh) | 硅基低漏电流固支梁栅mos管倒相器及制备方法 | |
| CN102738152B (zh) | 一种双多晶的应变Si BiCMOS集成器件及制备方法 | |
| CN104967437B (zh) | 硅基低漏电流悬臂梁栅cmos传输门及制备方法 | |
| CN205542794U (zh) | 沟槽式金属氧化物半导体场效应晶体管 | |
| CN105140224B (zh) | 硅基低漏电流悬臂梁栅cmos管倒相器及制备方法 | |
| CN104935300B (zh) | 硅基低漏电流四悬臂梁可动栅mos管的rs触发器 | |
| CN102916015B (zh) | 一种基于SOI SiGe HBT的应变Si BiCMOS集成器件及制备方法 | |
| CN103745930B (zh) | 一种节省中低电压的vdmosfet芯片面积的方法 | |
| CN205177854U (zh) | 一种沟槽式mosfet | |
| CN102751292B (zh) | 一种基于三多晶SiGe HBT的混合晶面应变BiCMOS集成器件及制备方法 | |
| CN104835787A (zh) | 双栅氧器件的制造方法和双栅氧器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20171219 |