CN105159379B - 一种基于多电压基准的校准装置及方法 - Google Patents
一种基于多电压基准的校准装置及方法 Download PDFInfo
- Publication number
- CN105159379B CN105159379B CN201510492327.XA CN201510492327A CN105159379B CN 105159379 B CN105159379 B CN 105159379B CN 201510492327 A CN201510492327 A CN 201510492327A CN 105159379 B CN105159379 B CN 105159379B
- Authority
- CN
- China
- Prior art keywords
- voltage reference
- calibrated
- voltage
- calibration
- benchmark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Read Only Memory (AREA)
Abstract
本发明公开了一种基于多电压基准的校准装置及方法,装置包括:基准产生电路,用于产生若干个电压基准;测量单元,用于测量第一电压基准;控制电路,用于通过数字编码调整所述基准产生电路产生的若干个电压基准;优化单元,通过所述控制电路调整第一电压基准,及根据测量单元所获得的第一电压基准和目标值,选择第一最佳数字编码;非易失性存储单元,用于存储第一最佳数字编码;自动校准电路,用于根据校准后的第一电压基准自动校准基准产生电路所产生的其他待校准电压基准。本发明采用少量的非易失性存储单元完成多电压基准的校准,降低非易失性存储单元的面积,增强可靠性,并降低芯片自动测试时间。
Description
技术领域
本发明涉及一种电压基准的校准装置,尤其涉及一种基于多电压基准的校准装置及方法,属于芯片设计的技术领域。
背景技术
电压基准是芯片基本的单元,起着非常重要的作用。在工业控制领域,电压基准及其精度与数模转换、模数转换、检测阈值、时钟频率、过流保护等密切相关。与此同时,由于所需功能的复杂性,芯片通常具有多个需要校准的电压基准。
电压校准过程通常是通过测量电压获取最佳的电压调整编码,然后将调整编码写入非易失性存储单元。如果每个基准电压都通过类似方式校准,那么所需的非易失性存储单元较多且可能占用较多面积,尤其采用诸如多晶硅熔丝之类的单位面积较大的非易失性存储单元时;同时,这种校准会占用较多的测试时间,从而增加芯片成本。
发明内容
本发明所要解决的技术问题在于克服现有技术的不足,提供一种基于多电压基准的校准装置及方法,解决现有的芯片的电压基准校准所需的非易失性存储单元较多且可能占用较多面积、占时多的问题。
本发明具体采用以下技术方案解决上述技术问题:
一种基于多电压基准的校准装置,包括:
基准产生电路,用于产生若干个电压基准;
测量单元,用于将基准产生电路所产生的任意一个电压基准作为第一电压基准进行测量;
控制电路,用于通过数字编码调整所述基准产生电路产生的若干个电压基准;
优化单元,通过所述控制电路调整第一电压基准,及根据测量单元所获得的第一电压基准和第一电压基准的目标值,选择第一最佳数字编码并将第一最佳数字编码写入非易失性存储单元;
非易失性存储单元,用于存储所述第一最佳数字编码;
自动校准电路,用于根据校准后的第一电压基准自动校准基准产生电路所产生的其他待校准电压基准。
进一步地,作为本发明的一种优选技术方案,所述非易失性存储单元采用多晶硅熔丝。
进一步地,作为本发明的一种优选技术方案,所述自动校准电路在所述装置上电后对其他待校准电压基准进行自动校准。
进一步地,作为本发明的一种优选技术方案,所述自动校准电路包括:
电压比较电路,用于获取所述校准后的第一电压基准与待校准电压基准之间的比例关系;
自动优化电路,用于预设第一电压基准与待校准电压基准之间的目标比例,及根据该目标比例与所述电压比较电路获取的比例关系获得目标比例自动选择待校准电压基准的最佳数字编码,并通过所述控制电路调整待校准电压基准。
进一步地,作为本发明的一种优选技术方案,所述自动校准电路还包括用于逐一选择电压基准的通道选择电路。
进一步地,作为本发明的一种优选技术方案,所述电压比较电路采用模数转换器或模拟比较器。
进一步地,作为本发明的一种优选技术方案,所述自动校准电路采用寄存器存储待校准电压基准的最佳数字编码。
本发明还提供了一种基于上述基于多电压基准的校准装置的校准方法,所述方法包括:
将任意一个电压基准作为第一电压基准进行测量;
根据测量获得的第一电压基准和第一电压基准的目标值,选择第一最佳数字编码,及根据第一最佳数字编码校准第一电压基准;
将所述第一最佳数字编码写入非易失性存储单元;
根据所述校准后的第一电压基准对其他待校准电压基准进行自动校准。
进一步地,作为本发明的一种优选技术方案,所述对其他待校准电压基准进行自动校准包括:
获取待校准电压基准与已校准的第一电压基准之间的比例关系;
预设第一电压基准与待校准电压基准之间的目标比例,及根据该目标比例与已获取的比例关系自动选择并锁存待校准电压基准的最佳数字编码;
根据所锁存待校准电压基准的最佳数字编码调整其所对应的待校准电压基准。
进一步地,作为本发明的一种优选技术方案,所述方法中对第一电压基准至少进行一次校准。
本发明采用上述技术方案,能产生如下技术效果:
本发明所提供的基于多电压基准的校准装置及方法,采用少量的非易失性存储单元完成多电压基准的校准,具体而言在于只校准其中一个电压基准并将校准码写入非易失性存储单元,其他待校准电压基准以该校准后的电压为基础自动校准并锁存校准码。从而降低非易失性存储单元的面积,增强可靠性,并降低芯片自动测试时间。
本发明可广泛应用于芯片中电压基准的校准,尤其是多个电压基准需要同时校准的时候。可以广泛应用于对芯片上多个电压基准进行校准的设计中。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种基于多电压基准的校准装置的框图。
图2为本发明实施例提供的电压基准自动校准电路的框图。
图3为本发明实施例提供的电压基准调整的电路图。
图4为本发明实施例提供的一种基于多电压基准的校准方法的流程图。
具体实施方式
下面结合附图对本发明实施例进行详细描述。应当明确,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例一提供了一种多电压基准校准装置,如图1所示,所述装置包括:测量单元110、基准产生电路120、自动校准电路130、优化单元140、控制电路150和非易失性存储单元160。
首先,校准第一个电压基准,并将校准码写入非易失性存储单元中。具体为:基准产生电路120产生若干个电压基准,测量其中任意一个电压基准作为第一电压基准,其他的电压基准则为待校准电压基准;控制电路150通过一位或多位数字编码调整测量基准电压产生电路120的第一电压基准,测量单元110对相应的第一电压基准进行测量;优化单元140根据不同数字编码及其对应的第一电压基准的测量值选择第一最佳数字编码,并将其写入非易失性存储单元160中。控制电路150还根据第一最佳数字编码校准所述第一电压基准,及通过一位或多位数字编码调整所述基准产生电路120产生的其他待校准电压基准;然后,自动校准电路130根据基于已经校准的第一电压基准,自动校准电路130自动校准其他待校准电压基准,并锁存相应的数字编码。
需要指出的是,所述第一电压基准的校准可以是只进行一次,也可以是进行多次;所述其他待校准电压基准的自动校准可以是每次所述装置上电后自动进行一次,其获得的待校准电压基准的最佳数字编码通过寄存器锁存,而不采用非易失性存储单元。
更进一步地,自动校准电路130可由图2所示的电路构成。具体地:包括电压比较电路、自动优化电路350、通道选择电路320。所述电压比较电路用于获取所述校准后的第一电压基准与其他待校准电压基准之间的比例关系,可以优选采用可以是模数转换器,也可以是模拟比较器,本实施例中所采用的是模数转换器330;通过控制电路150可以产生由基准产生电路120产生的同一个电压基准在不同的数字编码下的电压;通过模数转换器330,可以获取该电压基准与已经校准过的第一电压基准之间的比例关系,进而由自动优化电路350预设该电压基准与所比较的基准电压的目标比例,根据该目标比例与所述电压比较电路获取的比例关系自动选择对应的最佳数字编码;通过通道选择电路320,可以进一步实现逐一选择和校准除已经校准的第一电压基准外所有电压基准。
以及,对于所述自动优化电路350选择的最佳数字编码可以通过寄存器作用于对应电压基准的校准控制。所述非易失性存储单元可以是多晶硅熔丝。
更进一步地,以2位数字编码为例说明电压基准的调整及其电路实现,如图3所示。图3中,Vrefin为基准产生电路120产生的电压基准,通过运算放大器OPAMP的反馈控制,即使得电压Vfb等于Vrefin。由电阻分压关系,可以得到:Vref0=(1+(R3+R2)/(R1+R0))·Vfb,Vref1=(1+R2/(R1+R0))·Vfb,Vref2=Vfb,Vref3=R0/(R1+R0))·Vfb。通过数字编码CODE<1:0>可选择输出的电压基准,即可以实现电压基准的调整。
需要说明的是,对于基准产生电路120产生的任何一个电压基准,都有与图3相同或相似的电路来实现基准的调节。
本发明实施例二提供了一种基于多电压基准的校准方法,如图4所示,所述方法包括:
步骤410,将任意一个电压基准作为第一电压基准进行测量;
步骤420,根据步骤410测量获得的第一电压基准和第一电压基准的目标值,选择第一最佳数字编码,及根据第一最佳数字编码校准第一电压基准;
步骤430,将步骤420所述第一最佳数字编码写入非易失性存储单元;
步骤440,根据步骤420所述校准后的第一电压基准对其他待校准电压基准进行自动校准。
进一步地,所述步骤420中第一电压基准的校准可以是只进行一次,也可以是进行多次;所述步骤440中其他待校准电压基准的自动校准可以是装置上电后自动进行一次。
以及,所述自动校准首先通过一个或多个模拟比较器或模数转换器获取待校准电压基准与已校准的第一电压基准之间的比例关系;再预设第一电压基准与待校准电压基准之间的目标比例,及根据该目标比例与已获取的比例关系自动选择并锁存待校准电压基准的最佳数字编码;然后,根据所锁存待校准电压基准的最佳数字编码对其所对应的待校准电压基准自动校准。
所述自动校准可以通过寄存器存储待校准电压基准的最佳数字编码,使其作用于所述其他电压基准的校准控制中,使得校准效果提高。
综上,本发明采用少量的非易失性存储单元完成多电压基准的校准,具体而言在于只校准其中一个电压基准并将校准码写入非易失性存储单元,其他待校准电压基准以该校准后的电压为基础自动校准并锁存校准码。
专业人员应该还可以进一步意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件来实现,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明实施例的范围。具体地,所述运算和控制部分都可以通络逻辑硬件实现,其可以是使用集成电路工艺制造出来的逻辑集成电路,本实施例对此不作限定。
结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块,或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上所述的具体实施方式,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施方式而已,并不用于限定本发明的保护范围,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种基于多电压基准的校准装置,其特征在于,包括:
基准产生电路,用于产生若干个电压基准;
测量单元,用于将基准产生电路所产生的任意一个电压基准作为第一电压基准进行测量;
控制电路,用于通过数字编码调整所述基准产生电路产生的若干个电压基准;
优化单元,通过所述控制电路调整第一电压基准,及根据测量单元所获得的第一电压基准和第一电压基准的目标值,选择第一最佳数字编码并将第一最佳数字编码写入非易失性存储单元;
非易失性存储单元,用于存储所述第一最佳数字编码;
自动校准电路,用于根据校准后的第一电压基准自动校准基准产生电路所产生的其他待校准电压基准。
2.根据权利要求1所述基于多电压基准的校准装置,其特征在于,所述非易失性存储单元采用多晶硅熔丝。
3.根据权利要求1所述基于多电压基准的校准装置,其特征在于,所述自动校准电路在所述装置上电后对其他待校准电压基准进行自动校准。
4.根据权利要求1所述基于多电压基准的校准装置,其特征在于,所述自动校准电路包括:
电压比较电路,用于获取所述校准后的第一电压基准与待校准电压基准之间的比例关系;
自动优化电路,用于预设第一电压基准与待校准电压基准之间的目标比例,及根据该目标比例与所述电压比较电路获取的比例关系自动选择待校准电压基准的最佳数字编码,并通过所述控制电路调整待校准电压基准。
5.根据权利要求4所述基于多电压基准的校准装置,其特征在于,所述自动校准电路还包括用于逐一选择和校准除已经校准的第一电压基准外所有电压基准的通道选择电路。
6.根据权利要求4所述基于多电压基准的校准装置,其特征在于,所述电压比较电路采用模数转换器或模拟比较器。
7.根据权利要求4所述基于多电压基准的校准装置,其特征在于,所述自动校准电路采用寄存器存储待校准电压基准的最佳数字编码。
8.一种基于权利要求1所述基于多电压基准的校准装置的校准方法,其特征在于,所述方法包括:
将任意一个电压基准作为第一电压基准进行测量;
根据测量获得的第一电压基准和第一电压基准的目标值,选择第一最佳数字编码,及根据第一最佳数字编码校准第一电压基准;
将所述第一最佳数字编码写入非易失性存储单元;
根据所述校准后的第一电压基准对其他待校准电压基准进行自动校准。
9.根据权利要求8所述基于多电压基准的校准装置的校准方法,其特征在于,所述对其他待校准电压基准进行自动校准包括:
获取待校准电压基准与已校准的第一电压基准之间的比例关系;
预设第一电压基准与待校准电压基准之间的目标比例,及根据该目标比例与已获取的比例关系选择并锁存待校准电压基准的最佳数字编码;
根据所锁存待校准电压基准的最佳数字编码调整其所对应的待校准电压基准。
10.根据权利要求8所述基于多电压基准的校准装置的校准方法,其特征在于,所述方法中对第一电压基准至少进行一次校准。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510492327.XA CN105159379B (zh) | 2015-08-12 | 2015-08-12 | 一种基于多电压基准的校准装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510492327.XA CN105159379B (zh) | 2015-08-12 | 2015-08-12 | 一种基于多电压基准的校准装置及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105159379A CN105159379A (zh) | 2015-12-16 |
CN105159379B true CN105159379B (zh) | 2016-08-31 |
Family
ID=54800262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510492327.XA Active CN105159379B (zh) | 2015-08-12 | 2015-08-12 | 一种基于多电压基准的校准装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105159379B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108153544A (zh) * | 2017-12-19 | 2018-06-12 | 福州瑞芯微电子股份有限公司 | 自动配置芯片的方法、存储介质及系统 |
CN111381623A (zh) * | 2018-12-29 | 2020-07-07 | 无锡华润矽科微电子有限公司 | 用于基准电压修调的系统及相应的基准电压修调的方法 |
CN110265081B (zh) * | 2019-06-26 | 2021-04-23 | 建荣半导体(深圳)有限公司 | 校准芯片电压的方法、装置、烧录器及存储介质 |
CN112578840B (zh) * | 2020-12-09 | 2022-04-19 | 杭州米芯微电子有限公司 | 一种利用温度校准基准电压的方法、系统及存储介质 |
CN113125940B (zh) * | 2021-04-16 | 2022-08-23 | 桥弘数控科技(上海)有限公司 | 一种电路板校正方法、装置及电子设备 |
-
2015
- 2015-08-12 CN CN201510492327.XA patent/CN105159379B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN105159379A (zh) | 2015-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105159379B (zh) | 一种基于多电压基准的校准装置及方法 | |
US7545209B2 (en) | Gain adjustment for programmable gain amplifiers | |
US6714449B2 (en) | Sense amplifier suitable for analogue voltage levels | |
US7301807B2 (en) | Writable tracking cells | |
TWI261261B (en) | Sensing circuit for multi-level flash memory | |
US7283414B1 (en) | Method for improving the precision of a temperature-sensor circuit | |
US20070007942A1 (en) | Automatic non-linear phase response calibration and compensation for a power measurement device | |
US7269092B1 (en) | Circuitry and device for generating and adjusting selected word line voltage | |
US20140316735A1 (en) | Protection Device and Calibration Method Thereof | |
US20140218123A1 (en) | Temperature compensation for oscillator | |
US8363477B2 (en) | Method of setting trim codes for a flash memory and related device | |
KR20210002635A (ko) | 개선된 정밀도를 갖는 열식 매스 플로우 센서 | |
US20120062275A1 (en) | Interface circuit | |
CN104360300A (zh) | 一种电压校准设备的电压精度自动修正调校方法 | |
US20110267893A1 (en) | Non-volatile semiconductor memory and memory system | |
US10983546B1 (en) | Circuits and methods providing bandgap calibration | |
US10297558B1 (en) | Trimming method, trimming circuity, and trimming system for integrated circuit with memory usage reduction | |
US7518930B2 (en) | Method for generating and adjusting selected word line voltage | |
JP7097649B2 (ja) | フィラメント電流制御方法及び装置 | |
US11781918B2 (en) | Systems and methods for reducing temperature sensor reading variation due to device mismatch | |
US20090121742A1 (en) | Apparatus and method of calibrating on-die termination for semiconductor integrated circuit | |
US8824701B2 (en) | Determining automatic gain control levels | |
CN204833036U (zh) | 一种基于多电压基准的校准装置 | |
CN103293505A (zh) | 一种拓宽工作温度范围的温度补偿方法及其电子校准件 | |
US20190377377A1 (en) | Compensation circuit for generating read/program/erase voltage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20160711 Address after: 100020, No. 3, 1 gate, No. 102, 1 North Hospital, eight Li Li village, Beijing, Chaoyang District Applicant after: Jin Xuecheng Address before: 702, room 210011, block A, No. 611, Gulou, Nanjing, Zhongshan North Road, Jiangsu Applicant before: Zhou Haibo |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |