CN105159205B - 应用于运动控制器的高速位置捕捉实现方法及装置 - Google Patents

Abstract

本发明涉及应用于运动控制器的高速位置捕捉实现方法及装置，方法中：运动控制器包括FPGA和ARM，目标在伺服电机的运转带动下改变位置；编码器将目标的移动信息以编码器差分信号的形式发送给GPIO模块，其中，编码器差分信号包括A、B、Z信号；GPIO模块将A、B信号发送给FPGA的编码信号解码模块，Z信号发送给编码触发寄存器，编码计数模块根据编码信号解码模块的解码信息进行计数，计数的数值信息存储于编码触发寄存器；编码触发寄存器根据Z信号对数值信息进行锁存；ARM根据数值信息对目标位置进行计算、捕捉。本发明通过实时接收和解析编码器的差分信号，对编码计数模块的计数信息进行锁存，实现高速运转的目标捕捉。

Description

应用于运动控制器的高速位置捕捉实现方法及装置

技术领域

本发明涉及运动控制设备技术领域，尤其涉及应用于运动控制器的高速位置捕捉实现方法及装置。

背景技术

在自动控制系统中，经常需要用外部信号实时触发、捕捉及存储伺服位置，特别是印刷和包装设备的控制中，需要用色标信号实时跟踪印刷位置，来完成模切、冲孔及封口等操作。在目前运动控制器中，运动控制器在控制目标运动时，目标一般以预定的轨迹进行运动；ARM计算出目标运行的位置，再向伺服驱动器发送控制信号，伺服驱动器控制伺服电机以某种运转方式运行一定的转数，使得目标到达预定位置。然而这种开环控制不能准确得到高速运行中目标的实际位置。无法精确捕捉伺服电机的位置，捕捉误差大。

发明内容

本发明的目的在于解决现有市场的不足，提供应用于运动控制器的高速位置捕捉实现方法和装置，该方法和装置均可以准确获得高速运动中的物体位置。可以满足高速、高精度的应用，运动控制器可实时接收和解析伺服电机的编码器的差分信号，用硬件逻辑电路来完成位置的实时捕捉。

为达到上述目的，本发明采用的技术方案为：

应用于运动控制器的高速位置捕捉实现方法：

所述运动控制器包括FPGA和ARM，目标在伺服电机的运转带动下改变位置；

编码器将目标的移动信息以编码器差分信号的形式发送给GPIO模块，其中，编码器差分信号包括A、B、Z信号；GPIO模块将A、B信号发送给FPGA的编码信号解码模块，Z信号发送给编码触发寄存器，编码计数模块根据编码信号解码模块的解码信息进行计数，计数的数值信息存储于编码触发寄存器；编码触发寄存器根据Z信号对数值信息进行锁存；

FPGA将单时钟周期内存入编码触发寄存器的数值信息传输给ARM，ARM根据数值信息对目标位置进行计算。

为了进一步提高捕捉精度；还包括：

设置有用于感应目标位置的传感器；

FPGA接收来自ARM的控制信号，FPGA根据控制信号计算出伺服电机需要旋转到的位置点（即伺服电机需要旋转到哪个位置），并控制脉冲发送模块向伺服电机的伺服驱动器发送脉冲信号，脉冲发送模块设有脉冲计数模块和脉冲触发寄存器，脉冲计数模块根据脉冲信号进行计数，并将该计数的数值信息存储于脉冲触发寄存器；

当传感器感应到目标时，传感器向GPIO模块发送感应信号，GPIO发送触发信号给编码触发寄存器和脉冲触发寄存器；编码触发寄存器、脉冲触发寄存器根据触发信号分别对数值信息进行锁存；FPGA将两个锁存的数值信息发送给ARM，ARM根据两个数值信息计算出目标位置，实现目标的高速位置捕捉。

进一步地，计数过程中，伺服电机正转时，脉冲计数模块、编码计数模块均以加的方式计数，伺服电机反转时，脉冲计数模块、编码计数模块均以减的方式计数。

即脉冲信号中，控制伺服电机正转的信号在计数时，以加的方式增加计数，控制伺服电机反转的信号在计数时，以减的方式减少计数。编码计数模块根据编码器差分信号的解码信息进行计数，反馈伺服电机正转的信息在计数时，以加的方式增加计数，反馈伺服电机反转的信息在计数时，以减的方式减少计数。

在进行锁存时，以触发信号的上升沿或下降沿有效，即当触发信号从低电平变为高电平时，或者从高电平变为低电平时，编码触发寄存器、脉冲触发寄存器进行锁存。在没有外部触发信号时，编码触发寄存器根据Z信号进行锁存，如通过Z信号的上升沿或下降沿进行锁存。

锁存之后，当触发信号再次反转时，解除锁存，更新相应寄存器的值。即：如果锁存在上升沿进行，则在下降沿解除锁存。从而使得计数、锁存的连续。

应用于运动控制器的高速位置捕捉实现装置，其包括：

用于将伺服电机的运转信息以编码器差分信号的形式对外发送的编码器，其中，编码器差分信号包括A、B、Z信号；

FPGA，FPGA设有用于解码A、B信号的编码信号解码模块、用于根据编码信号解码模块的解码信息进行计数的编码计数模块以及用于存储编码计数模块计数的数值信息的编码触发寄存器；

用于将A、B信号发送给FPGA的编码信号解码模块、Z信号发送给编码触发寄存器接收编码器信号的GPIO模块；

用于将单时钟周期内存入编码触发寄存器的数值信息读取、并计算目标位置的ARM。

应用于运动控制器的高速位置捕捉实现装置，还包括：

用于感应目标位置、并向GPIO模块发送感应信号的传感器；

FPGA设有根据ARM的控制信号向伺服驱动器发送脉冲信号的脉冲发送模块，脉冲模块设有用于根据脉冲信号进行计数的脉冲计数模块以及用于存储该计数的数值信息的脉冲触发寄存器。

本发明取得的有益效果为：本发明通过实时接收和解析伺服电机的编码器的差分信号，对编码计数模块的计数信息进行锁存，用硬件逻辑电路来完成位置的实时捕捉，从而实现高速运转的目标捕捉。

附图说明

图1为本发明的工作原理示意图。

具体实施方式

下面结合具体实施方式对本发明做进一步地说明。

实施例：参见图1。

运动控制器中用FPGA作为控制模块、ARM作为运算处理模块，FPGA采用verilog编写IP核，用来完成伺服驱动的差分信号的解码和实时计数。目标通过伺服电机的运转改变其位置，伺服电机在运转过程中，通过编码器反馈其位置信号；当寄存器有触发信号输入时，利用其上升沿或者下降沿完成位置锁存，同时在单时钟周期内存入锁存寄存器，方便ARM通过总线读取和位置修正。FPGA为逻辑电路。伺服电机通过传动机构（如皮带传动机构）带动目标移动，传动机构同时与编码器连接，带动编码器，编码器感应传动机构的位移或转动角度，从而获得目标的位移或转动角度。

FPGA接收来自ARM的控制信号，根据控制信号计算出伺服电机需要旋转的位置点，并控制脉冲发送模块向伺服驱动器发送脉冲信号，脉冲发送模块设有脉冲计数模块和脉冲触发寄存器，脉冲计数模块根据脉冲信号进行计数，并存储于脉冲触发寄存器；

GPIO模块接收编码器反馈的编码器差分信号和触发信号，编码器差分信号包括A、B、Z信号；触发信号由传感器等产生，当传感器感应到目标后，传感器向GPIO模块发送感应信号，GPIO模块向脉冲触发寄存器、编码触发寄存器发送触发信号；其中编码器的差分信号（A、B信号）发送给编码信号解码模块；编码计数模块根据编码信号解码模块的解码信息进行计数，并存储于编码触发寄存器；

当有触发信号结束时，脉冲触发寄存器对计数数值进行锁存；编码触发寄存器也对相应的计数数值进行锁存；当有新的触发信号接收时，脉冲触发寄存器开始更新，接收新的计数；编码触发寄存器也开始更新，接收新的计数；

FPGA将脉冲触发寄存器、编码触发寄存器的数值发送给ARM，ARM根据数值计算出目标位置，实现目标的高速位置捕捉。

在进行计数时，由于伺服电机有两个旋转方向，将伺服电机正向旋转方式设为正数计数，反向旋转设为负数计数，即正向加，反向减。当没有触发信号时，编码信号解码模块对差分信号（A、B信号）进行解析，差分信号的Z信号对编码触发寄存器进行锁存，FPGA将单时钟周期内存入锁存寄存器的数值通过总线传输给ARM，ARM对目标位置进行计算和修正。当传感器感应到目标时，传感器向FPGA发送感应信号，FPGA形成触发信号发送给编码触发寄存器和脉冲触发寄存器，编码触发寄存器和脉冲触发寄存器同时对计数进行锁存。ARM根据两个锁存的数值进行计算，可以准确捕捉到其位置。两个锁存的数值可能因为信号传输上有差异，通过读取两个值，以最快锁存的数值为准。可以参考前一次（最近一次）根据Z信号锁存的数值，最为接近的数值为最快锁存的数值。

运动控制器在控制目标运动时，ARM发送控制信号，FPGA的脉冲发送模块根据控制信号通过GPIO模块向伺服驱动器发送脉冲信号，伺服驱动器根据脉冲信号控制伺服电机运转；伺服电机的运转信息传输给编码器，编码器以编码器差分信号的形式通过GPIO模块发送给FPGA，同时传感器将感应的信号发送给FPGA，FPGA通过运算获得伺服电机的参数，并将该参数传输给ARM，ARM经过运算获取目标的位置，实现高速捕捉。

实时位置高速捕捉锁存过程中，首先是基于实时位置解析，精确的位置解析才能保证捕捉的位置的实时性，在这里，位置解析的精度可以达到5MHz(5,000,000次/秒)。第二个是关键点是捕获的信号解析，此信号的抖动和延时将直接导致捕获位置的精度，在这里，采用高速接口，单次外部信号的解析时间可以达到100ns(1/10,000,000 秒)。第三个要点就是位置锁存的速度，当外部信号有效或者变化的时候，要尽快的锁存当前位置，因为是实时位置解析，极短的延时会导致非常大的误差，在这里通过外部触发信号的锁存，锁存的速度可以达到10ns(1/100,000,000 秒)。基于以上三点，在自动控制过程当中，可以实现精度极高的位置捕捉。

以上仅是本申请的较佳实施例，在此基础上的等同技术方案仍落入申请保护范围。

Claims (5)

1.应用于运动控制器的高速位置捕捉实现方法，其特征在于：

编码器将目标的移动信息以编码器差分信号的形式发送给GPIO模块，其中，编码器差分信号包括A、B、Z信号；

GPIO模块将A、B信号发送给FPGA的编码信号解码模块，Z信号发送给编码触发寄存器；

编码计数模块根据编码信号解码模块的解码信息进行计数，计数的数值信息存储于编码触发寄存器；编码触发寄存器根据Z信号对数值信息进行锁存；

FPGA将单时钟周期内存入编码触发寄存器的数值信息传输给ARM，ARM根据数值信息对目标位置进行计算、捕捉；

设置有用于感应目标位置的传感器；

FPGA接收来自ARM的控制信号，FPGA根据控制信号计算出伺服电机需要旋转到的位置点，并控制脉冲发送模块向伺服驱动器发送脉冲信号，脉冲发送模块设有脉冲计数模块和脉冲触发寄存器，脉冲计数模块根据脉冲信号进行计数，并将该计数的数值信息存储于脉冲触发寄存器；

当传感器感应到目标时，传感器向GPIO模块发送感应信号，GPIO发送触发信号给编码触发寄存器和脉冲触发寄存器；编码触发寄存器、脉冲触发寄存器根据触发信号分别对数值信息进行锁存；FPGA将两个锁存的数值信息发送给ARM，ARM根据两个数值信息计算出目标位置，实现目标的高速位置捕捉；

FPGA通过传感器的感应信号以及Z信号实现数值锁存，若感应信号与Z信号有差异，则FPGA以最快锁存的信号为准。

2.根据权利要求1所述的应用于运动控制器的高速位置捕捉实现方法，其特征在于：计数过程中，伺服电机正转时，脉冲计数模块、编码计数模块均以加的方式计数，伺服电机反转时，脉冲计数模块、编码计数模块均以减的方式计数。

3.根据权利要求1所述的应用于运动控制器的高速位置捕捉实现方法，其特征在于：在进行锁存时，以触发信号的上升沿或下降沿有效，即当触发信号从低电平变为高电平时，或者从高电平变为低电平时，编码触发寄存器、脉冲触发寄存器进行锁存。

4.用于权利要求1所述高速位置捕捉实现方法的高速位置捕捉实现装置，其特征在于，其包括：

用于将伺服电机的运转信息以编码器差分信号的形式对外发送的编码器，其中，编码器差分信号包括A、B、Z信号；

FPGA，FPGA设有用于解码A、B信号的编码信号解码模块、用于根据编码信号解码模块的解码信息进行计数的编码计数模块以及用于存储编码计数模块计数的数值信息的编码触发寄存器；

用于将A、B信号发送给FPGA的编码信号解码模块、Z信号发送给编码触发寄存器接收编码器信号的GPIO模块；

用于将单时钟周期内存入编码触发寄存器的数值信息读取、并计算目标位置的ARM。

5.根据权利要求4所述的高速位置捕捉实现装置，其特征在于，还包括：

用于感应目标位置、并向GPIO模块发送感应信号的传感器；

FPGA设有根据ARM的控制信号向伺服驱动器发送脉冲信号的脉冲发送模块，脉冲模块设有用于根据脉冲信号进行计数的脉冲计数模块以及用于存储该计数的数值信息的脉冲触发寄存器。