CN105141482A - 一种基于fpga技术设计的高速突发模式误码测试仪 - Google Patents

Abstract

本发明公开了一种基于FPGA技术设计的高速突发模式误码测试仪，包括FPGA处理器，FPGA处理器上设置有接收端处理系统和发射端处理系统，接收端处理系统包括状态编码器、误码检测器及计数系统，状态编码器连接误码检测器，误码检测器连接计数系统；发射端处理系统包括码型产生器、控制信号译码器及GTP固核，控制信号译码器连接码型产生器，码型产生器连接GTP固核；误码检测器内设置有同步检测状态机、本地伪随机系列产生器、随机种子器、第一逻辑门电路、接收状态机及包长度计数器，采用FPGA技术而设计的高速突发模式误码测试仪，能够快速、稳定的对误码进行测试记录，超卓的处理性能，能够有效的保证误码处理的精度及准确性。

Description

一种基于FPGA技术设计的高速突发模式误码测试仪

技术领域

本发明涉及光通信技术领域，具体的说，是一种基于FPGA技术设计的高速突发模式误码测试仪。

背景技术

FPGA（Field－ProgrammableGateArray），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

以硬件描述语言（Verilog或VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA上进行测试，是现代IC设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完整的记忆块。

系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。

FPGA一般来说比ASIC（专用集成电路）的速度要慢，实现同样的功能比ASIC电路面积要大。但是他们也有很多的优点比如可以快速成品，可以被修改来改正程序中的错误和更便宜的造价。厂商也可能会提供便宜的但是编辑能力差的FPGA。因为这些芯片有比较差的可编辑能力，所以这些设计的开发是在普通的FPGA上完成的，然后将设计转移到一个类似于ASIC的芯片上。另外一种方法是用CPLD（ComplexProgrammableLogicDevice，复杂可编程逻辑器件)。

FPGA采用了逻辑单元阵列LCA（LogicCellArray）这样一个概念，内部包括可配置逻辑模块CLB（ConfigurableLogicBlock）、输入输出模块IOB（InputOutputBlock）和内部连线（Interconnect）三个部分。现场可编程门阵列（FPGA）是可编程器件，与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）相比，FPGA具有不同的结构。FPGA利用小型查找表（16×1RAM）来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无限次的编程。

电源类型

FPGA电源要求输出电压范围从1.2V到5V，输出电流范围从数十毫安到数安培。可用三种电源：低压差(LDO)线性稳压器、开关式DC-DC稳压器和开关式电源模块。最终选择何种电源取决于系统、系统预算和上市时间要求。

如果电路板空间是首要考虑因素，低输出噪声十分重要，或者系统要求对输入电压变化和负载瞬变做出快速响应，则应使用LDO稳压器。LDO功效比较低（因为是线性稳压器），只能提供中低输出电流。输入电容通常可以降低LDO输入端的电感和噪声。LDO输出端也需要电容，用来处理系统瞬变，并保持系统稳定性。也可以使用双输出LDO，同时为VCCINT和VCCO供电。

如果在设计中效率至关重要，并且系统要求高输出电流，则开关式稳压器占优势。开关电源的功效比高于LDO，但其开关电路会增加输出噪声。与LDO不同，开关式稳压器需利用电感来实现DC-DC转换。

激光是光通讯的最理想光源。现在，可以生产多种激光器，可产生多种功率和波长的激光。

由于激光是以受激辐射的光放大为基础的发光现象，同以自发辐射为基础的普通光源相比，具有许多鲜明的特点。

1．单色性好

我们知道，不同颜色的光具有不同的波长。所谓单色光，实际是波长范围很小的一段辐射。谱线宽度越窄(即波长范围越小)，光的单色性就越好。需要说明的是，这里的谱线宽度是未调制前激光所包含的波长范围，它与激光调制后的频带宽度是两个不同的概念。调制前的谱线宽度越窄，调制后可以有效利用的频带宽度就越宽。

因为激光是在特定能级之间实现粒子数反转后产生的受激辐射，又经过谐振腔的选频作用，使其输出光的谱线宽度很小，即具有很好的单色性。

利用激光的单色性好，谱线分辨率高，可用来研究物质的能级和光谱的精细结构，制成一年内误差不超过一微秒的标准钟。

2．方向性好

我们通常用光的发散角来描述其方向性，发散角越小，方向性越好。普通光源中最好的探照灯，其发散角为0.1rad(弧度)。如果把它照射到离地球40万公里的月球上(这实际是不可能的)，其光斑直径有几万公里。在激光器中，由于受激原子发光的方向与外来光相同，再加上谐振腔只允许沿轴线传播的光得到放大，使输出激光的方向性很好，发散角可达10rad，把它照射到月球上，光斑直径不到2km。利用激光的方向性好，可用于测距、定位、导航等。

3．亮度高

由于激光器可以做到断续发光，使其能量积累到一定程度再突发出来，因而具有很高的功率，最大可达10W，再加上激光的方向性好，使其亮度极高，比太阳的亮度还高出上千亿倍，只有氢弹爆炸瞬间的强烈闪光才能与之相比。利用激光的高亮度，可以在局部范围产生10万度以上的高温，进行打孔、焊接、手术以及可控热核反应等等。

4．相干性好

所谓相干性是指两束光能够发生干涉，形成稳定的明暗相间干涉图像的特性。由于受激辐射原子发出的光在频率、位相、振动方向等方面都同外来光子一样，使激光具有很好的相干性比较接近于理想的、完全相干的电磁波。一般单色光源发出光的相干长度不超过O.1m，但激光的相干长度可达几十公里。这里的相干长度是指把一束光分成两束，让它们经过不同的路程，能够产生干涉的最大光程差。利用激光的相干性好，可以进行全息摄影，进行精密测量。

现代光纤网干线长度一般较长（几十公里以上），且传输频道较多，从系统质量、可靠性，以及经济上各方面考虑，都应该选择调幅光纤系统。

1966年英籍华裔学者高锟（C.K.KA）和霍克哈母（C.K.HOCKHAM）发表了关于传输介质新概念的论文，指出了利用光纤（OpticalFiber）进行信息传输的可能性和技术途径，奠定了现代光通信——光纤通信的基础。1970年，光纤研制取得了重大突破，同时作为光纤通信用的光源也取得了实质性的进展。由于光纤和半导体激光器的技术进步，是1970年成为光纤通信发展的一个重要里程碑。1976年，美国在亚特兰大（ATLANTA）进行了世界上第一个实用光纤通信系统的现场实验，系统采用GAALAS激光器作为光源，多模光纤做传输介质，速率为44.7Mb/s，传输距离约10km。1976年美国亚特兰大进行的现场实验，标志着光纤通信从基础发展到了商业应用的阶段。此后，光纤通信技术不断发展：光纤从多模发展到单模，工作波长从0.85um发展到1.31和1.55um，传输速率从几十发展到几十。另一方面，随着技术的进步和大规模产业的形成，光纤价格不断下降，应用范围不断扩大：从初期的市话局间中继到长途干线进一步延伸到用户接入网，从数字电话到有线电视（CATV），从单一类型信息的传输到多种业务的传输。目前光纤已成为信息宽带的主要媒质，光纤通信系统将成为未来国家基础设施的支柱。

光纤通信的诞生和发展是电信史上的一次重要革命与卫星通信、移动通信并列为20世纪90年代的技术。进入21世纪后，由于因特网业务的迅速发展和音频、视频、数据、多媒体应用的增长，对大容量（超高速和超长距离）光波传输系统和网络有了更为迫切的需求。

光纤通信就是利用光波作为载波来传送信息，而以光纤作为传输介质实现信息传输，达到通信目的的一种最新通信技术。

通信的发展过程是以不断提高载波频率来扩大通信容量的过程，光频作为载频已达通信载波的上限，因为光是一种频率极高的电磁波，因此用光作为载波进行通信容量极大，是过去通信方式的千百倍，具有极大的吸引力，光通信是人们早就追求的目标，也是通信发展的必然方向。

光纤通信与以往的电气通信相比，主要区别在于有很多优点：它传输频带宽、通信容量大；传输损耗低、中继距离长；线径细、重量轻，原料为石英，节省金属材料，有利于资源合理使用；绝缘、抗电磁干扰性能强；还具有抗腐蚀能力强、抗辐射能力强、可绕性好、无电火花、泄露小、保密性强等优点，可在特殊环境或军事上使用。

光纤通信的应用领域是很广泛的，主要用于市话中继线，光纤通信的优点在这里可以充分发挥，逐步取代电缆，得到广泛应用。还用于长途干线通信过去主要靠电缆、微波、卫星通信，现以逐步使用光纤通信并形成了占全球优势的比特传输方法；用于全球通信网、各国的公共电信网（如我国的国家一级干线、各省二级干线和县以下的支线）；它还用于高质量彩色的电视传输、工业生产现场监视和调度、交通监视控制指挥、城镇有线电视网、共用天线（CATV）系统，用于光纤局域网和其他如在飞机内、飞船内、舰艇内、矿井下、电力部门、军事及有腐蚀和有辐射等中使用。

无源光网络PON以其独特的优势在网络中已经规模化地应用。由于GPON系统在现有PON系统中带宽利用率最高，系统成本最低，且具有全业务支持能力，因此其前景被普遍看好，成为众多电信运营商和设备制造商推崇的宽带接入技术。

在GPON中，下行数据是以广播形式发送的，上行数据由多个用户终端按时分多址的方式发送的数据包组成。因传输路径不同，各数据包有不同衰减，不同数据包相位间存在跳变，数据包中存在长连“1”、“0”，这些因素的影响使得OLT突发接收模块接收的信号是特殊的突发光信号。对于上行的突发信号，OLT突发接收模块不仅要从中恢复出幅值相等的信号，而且要消除相位突变，即完成时钟和相位的对齐，因此OLT输出的信号应该为幅值相等且时钟和相位对齐的电信号。本突发模式误码测试仪的作用是，准确地判断被测的OLT突发接收模块的完成幅值恢复响应时间和其可靠性。

发明内容

本发明的目的在于提供一种基于FPGA技术设计的高速突发模式误码测试仪，采用FPGA技术而设计的高速突发模式误码测试仪，能够快速、稳定的对误码进行测试并记录，其超卓的处理性能，能够有效的保证误码处理的精度及准确性。

本发明通过下述技术方案实现：一种基于FPGA技术设计的高速突发模式误码测试仪，包括FPGA处理器，所述FPGA处理器上设置有接收端处理系统和发射端处理系统，所述接收端处理系统包括状态编码器、误码检测器及计数系统，所述状态编码器连接误码检测器，所述误码检测器连接计数系统；所述发射端处理系统包括码型产生器、控制信号译码器及GTP固核，所述控制信号译码器连接码型产生器，所述码型产生器连接GTP固核。

进一步的为更好的实现本发明，特别采用下述设置结构：所述误码检测器内设置有同步检测状态机、本地伪随机系列产生器、随机种子器、第一逻辑门电路、接收状态机及包长度计数器，所述同步检测状态机连接本地伪随机系列产生器，所述本地伪随机系列产生器连接随机种子器，所述随机种子器连接接收状态机；所述第一逻辑门电路与接收状态机连接，且接收状态机与计数系统连接，所述第一逻辑门电路连接同步检测状态机，所述第一逻辑门电路与计数系统连接；所述包长度计数器与接收状态机连接。

进一步的为更好的实现本发明，特别采用下述设置结构：接收端处理系统内还设置有分频器和数据重构器，所述分频器连接误码检测器；所述数据重构器连接接收状态机，所述数据重构器通过总线与第一逻辑门电路连接，且随机种子器连接在该总线上，并通过该总线与接收状态机连接。

进一步的为更好的实现本发明，特别采用下述设置结构：所述计数系统内设置有误比特计数器和接收字计数器，所述第一逻辑门电路连接误比特计数器，所述接收状态机连接接收字计数器。

进一步的为更好的实现本发明，特别采用下述设置方式：所述状态编码器为32位宽数据输出，所述分频器采用二分频器；所述分频器和数据重构器皆输入数字信号，且数据重构器输入4位宽数据信号。

进一步的为更好的实现本发明，特别采用下述设置结构：所述码型产生器内设置有计数器系统、数据包封装状态机、PRBS产生器、数据包头产生器及第二逻辑门电路，所述第二逻辑门电路连接GTP固核，所述第二逻辑门电路分别连接PRBS产生器和数据包头产生器，所述数据包封装状态机分别连接计数器系统、PRBS产生器和数据包头产生器。

进一步的为更好的实现本发明，特别采用下述设置结构：所述计数器系统内设置有防护计数器和Tx计数器，所述数据包封装状态机分别连接防护计数器和Tx计数器。

进一步的为更好的实现本发明，特别采用下述设置结构：所述Tx计数器包括Tx0计数器和Tx1计数器，所述Tx0计数器和Tx1计数器皆连接数据包封装状态机。

进一步的为更好的实现本发明，特别采用下述设置结构：所述GTP固核包括GTP1和GTP0，所述第二逻辑门电路分别连接GTP1和GTP0。

进一步的为更好的实现本发明，特别采用下述设置方式：所述控制信号译码器的输入信号为32位宽数据信号。

本发明与现有技术相比，具有以下优点及有益效果：

本发明采用FPGA技术而设计的高速突发模式误码测试仪，能够快速、稳定的对误码进行测试并记录，其超卓的处理性能，能够有效的保证误码处理的精度及准确性。

本发明能够产生两路高速的时分复用信号，此两路信号具有GPON上行数据包的特点（32位保护时间，44位前导码，20位定界符），其科学的设计理念，合理的设计模式，能够快速有效的生成所需的码信号。

本发明能够将4位宽的数据并化为8位宽数据，并搜寻定界符将接收的数据进行边界对齐；同时利用误码检测器将接收到的边界对齐后的数据与本地产生的伪随机码进行比对，仅对有效数据中出现的误码进行统计，在进行比对时，当出现失步情况时，还可利用同步检测状态机进行失步后的重新同步。

附图说明

图1为本发明的工作原理图。

具体实施方式

下面结合实施例对本发明作进一步地详细说明，但本发明的实施方式不限于此。

实施例1：

一种基于FPGA技术设计的高速突发模式误码测试仪，采用FPGA技术而设计的高速突发模式误码测试仪，能够快速、稳定的对误码进行测试并记录，其超卓的处理性能，能够有效的保证误码处理的精度及准确性，如图1所示，特别设置有下述结构：包括FPGA处理器，所述FPGA处理器上设置有接收端处理系统和发射端处理系统，所述接收端处理系统包括状态编码器、误码检测器及计数系统，所述状态编码器连接误码检测器，所述误码检测器连接计数系统；所述发射端处理系统包括码型产生器、控制信号译码器及GTP固核，所述控制信号译码器连接码型产生器，所述码型产生器连接GTP固核。

实施例2：

本实施例是在上述实施例的基础上进一步优化，进一步的为更好的实现本发明，如图1所示，特别采用下述设置结构：所述误码检测器内设置有同步检测状态机、本地伪随机系列产生器、随机种子器、第一逻辑门电路、接收状态机及包长度计数器，所述同步检测状态机连接本地伪随机系列产生器，所述本地伪随机系列产生器连接随机种子器，所述随机种子器连接接收状态机；所述第一逻辑门电路与接收状态机连接，且接收状态机与计数系统连接，所述第一逻辑门电路连接同步检测状态机，所述第一逻辑门电路与计数系统连接；所述包长度计数器与接收状态机连接。

实施例3：

本实施例是在上述实施例的基础上进一步优化，进一步的为更好的实现本发明，如图1所示，特别采用下述设置结构：接收端处理系统内还设置有分频器和数据重构器，所述分频器连接误码检测器；所述数据重构器连接接收状态机，所述数据重构器通过总线与第一逻辑门电路连接，且随机种子器连接在该总线上，并通过该总线与接收状态机连接。

实施例4：

本实施例是在上述实施例的基础上进一步优化，进一步的为更好的实现本发明，如图1所示，特别采用下述设置结构：所述计数系统内设置有误比特计数器和接收字计数器，所述第一逻辑门电路连接误比特计数器，所述接收状态机连接接收字计数器。

实施例5：

本实施例是在上述实施例的基础上进一步优化，进一步的为更好的实现本发明，特别采用下述设置方式：所述状态编码器为32位宽数据输出，所述分频器采用二分频器；所述分频器和数据重构器皆输入数字信号，且数据重构器输入4位宽数据信号。

实施例6：

本实施例是在上述任一实施例的基础上进一步优化，进一步的为更好的实现本发明，如图1所示，特别采用下述设置结构：所述码型产生器内设置有计数器系统、数据包封装状态机、PRBS产生器、数据包头产生器及第二逻辑门电路，所述第二逻辑门电路连接GTP固核，所述第二逻辑门电路分别连接PRBS产生器和数据包头产生器，所述数据包封装状态机分别连接计数器系统、PRBS产生器和数据包头产生器。

实施例7：

本实施例是在上述实施例的基础上进一步优化，进一步的为更好的实现本发明，如图1所示，特别采用下述设置结构：所述计数器系统内设置有防护计数器和Tx计数器，所述数据包封装状态机分别连接防护计数器和Tx计数器。

实施例8：

本实施例是在上述实施例的基础上进一步优化，进一步的为更好的实现本发明，如图1所示，特别采用下述设置结构：所述Tx计数器包括Tx0计数器和Tx1计数器，所述Tx0计数器和Tx1计数器皆连接数据包封装状态机。

实施例9：

本实施例是在上述任一实施例的基础上进一步优化，进一步的为更好的实现本发明，如图1所示，特别采用下述设置结构：所述GTP固核包括GTP1和GTP0，所述第二逻辑门电路分别连接GTP1和GTP0。

实施例10：

本实施例是在上述任一实施例的基础上进一步优化，进一步的为更好的实现本发明，特别采用下述设置方式：所述控制信号译码器的输入信号为32位宽数据信号。

所述状态编码器将误码检测器的状态信息存储并通过32位宽数据输出，映射到不同地址的GPIO_OUT上，然后传送给与之相连的Microblaze微处理器上。输出的状态信息主要包括：误码比特数、接收到的总码数、同步状态、接收无信号等。

数据重构器将接收到的4位宽的数据并化为8位宽的数据，并搜寻16位定界符将接收的数据进行边界对齐。

误码检测器主要由1个本地伪随机序列产生器、1个接收状态机和1个同步检测状态机构成。本地伪随机序列产生器与发送端的随机序列产生器阶数和本原多项式相同，它生成的伪随机数据与接收到的数据进行比对，对比的结果由计数系统进行统计。接收状态机根据定界符检测信号和包长(包1或包2)计数器来判断接收的数据是否为有效数据，并生成一个有效数据指示信号。同步检测状态机根据比对结果判断本地随机序列产生器生成的数据与接收到的数据是否已经同步，如果没有同步，本地伪随机序列产生器将从接收的数据中截取32位的连续信号作为其移位寄存器的初始值来产生后面的数据以重新同步(灌码同步)。

所述误比特计数器用来统计误比特数，它仅对有效数据中出现的误码进行统计。所述接收字计数器用来统计接收到的有效数据字节数。

控制信号译码器根据所连接的Microblaze微处理器通过GPIO_IN输入的地址信息，将控制信息（32位宽数据信号）赋值给误码测试逻辑模块相应的控制信号。控制信息主要包括：包长度、保护时间长度、前导码长度、码型选择、GTP属性的DRP地址和值、时钟合成芯片的控制信息等。

GTP0和GTPl为固核组件。它将低速的8位宽度的并行数据txdatal和txdata2串化为1路高速的串行数据，在具体应用时，可以通过修改GTP的DRP属性来改变发送数据的速率；GTP还负责提供同步时钟。

以上所述，仅是本发明的较佳实施例，并非对本发明做任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本发明的保护范围之内。

Claims (10)

1.一种基于FPGA技术设计的高速突发模式误码测试仪，其特征在于：包括FPGA处理器，所述FPGA处理器上设置有接收端处理系统和发射端处理系统，所述接收端处理系统包括状态编码器、误码检测器及计数系统，所述状态编码器连接误码检测器，所述误码检测器连接计数系统；所述发射端处理系统包括码型产生器、控制信号译码器及GTP固核，所述控制信号译码器连接码型产生器，所述码型产生器连接GTP固核。

2.根据权利要求1所述的一种基于FPGA技术设计的高速突发模式误码测试仪，其特征在于：所述误码检测器内设置有同步检测状态机、本地伪随机系列产生器、随机种子器、第一逻辑门电路、接收状态机及包长度计数器，所述同步检测状态机连接本地伪随机系列产生器，所述本地伪随机系列产生器连接随机种子器，所述随机种子器连接接收状态机；所述第一逻辑门电路与接收状态机连接，且接收状态机与计数系统连接，所述第一逻辑门电路连接同步检测状态机，所述第一逻辑门电路与计数系统连接；所述包长度计数器与接收状态机连接。

3.根据权利要求2所述的一种基于FPGA技术设计的高速突发模式误码测试仪，其特征在于：接收端处理系统内还设置有分频器和数据重构器，所述分频器连接误码检测器；所述数据重构器连接接收状态机，所述数据重构器通过总线与第一逻辑门电路连接，且随机种子器连接在该总线上，并通过该总线与接收状态机连接。

4.根据权利要求3所述的一种基于FPGA技术设计的高速突发模式误码测试仪，其特征在于：所述计数系统内设置有误比特计数器和接收字计数器，所述第一逻辑门电路连接误比特计数器，所述接收状态机连接接收字计数器。

5.根据权利要求4所述的一种基于FPGA技术设计的高速突发模式误码测试仪，其特征在于：所述状态编码器为32位宽数据输出，所述分频器采用二分频器；所述分频器和数据重构器皆输入数字信号，且数据重构器输入4位宽数据信号。

6.根据权利要求1-5任一项所述的一种基于FPGA技术设计的高速突发模式误码测试仪，其特征在于：所述码型产生器内设置有计数器系统、数据包封装状态机、PRBS产生器、数据包头产生器及第二逻辑门电路，所述第二逻辑门电路连接GTP固核，所述第二逻辑门电路分别连接PRBS产生器和数据包头产生器，所述数据包封装状态机分别连接计数器系统、PRBS产生器和数据包头产生器。

7.根据权利要求6所述的一种基于FPGA技术设计的高速突发模式误码测试仪，其特征在于：所述计数器系统内设置有防护计数器和Tx计数器，所述数据包封装状态机分别连接防护计数器和Tx计数器。

8.根据权利要求7所述的一种基于FPGA技术设计的高速突发模式误码测试仪，其特征在于：所述Tx计数器包括Tx0计数器和Tx1计数器，所述Tx0计数器和Tx1计数器皆连接数据包封装状态机。

9.根据权利要求8所述的一种基于FPGA技术设计的高速突发模式误码测试仪，其特征在于：所述GTP固核包括GTP1和GTP0，所述第二逻辑门电路分别连接GTP1和GTP0。

10.根据权利要求9所述的一种基于FPGA技术设计的高速突发模式误码测试仪，其特征在于：所述控制信号译码器的输入信号为32位宽数据信号。